專利名稱：一種串行合并計算的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于通信技術(shù)領(lǐng)域，特別涉及一種采用延遲流水線結(jié)構(gòu)的實現(xiàn)串行合并計算的方法。
背景技術(shù)：
第三代移動通信系統(tǒng)普遍采用碼分多址(CDMA)調(diào)制技術(shù)。在系統(tǒng)實現(xiàn)的過程中，為了提高系統(tǒng)的容量，CDMA基站的設(shè)計由于工藝和結(jié)構(gòu)的限制，要使用許多基帶處理板處理基帶信號，對信元進(jìn)行擴(kuò)頻處理，然后把基帶板出來的擴(kuò)頻信號送到合并處理板，由合并處理板把相同扇區(qū)的數(shù)據(jù)進(jìn)行相加，最后送往射頻板進(jìn)行調(diào)制輸出。為了使基帶的輸出信號達(dá)到一定的動態(tài)范圍，擴(kuò)頻后的信號采用了離散的數(shù)字信號來表示基帶信號的能量。CDMA技術(shù)采用QPSK調(diào)制，一個扇區(qū)輸出I、Q兩路擴(kuò)頻信號。為了提高系統(tǒng)容量和滿足無線通信系統(tǒng)的切換要求，通常一塊基帶處理板可支持幾個扇區(qū)的處理。如果采用并行傳輸，合并處理模塊與基帶處理板之間的背板接口需要多達(dá)幾百條的連線。將會造成背板設(shè)計的許多困難。為了減少背板的連線，從基帶處理板到合并處理板之間的數(shù)據(jù)傳送一般采用串行傳輸，簡化背板設(shè)計。
由于各板送到的數(shù)據(jù)延遲不能完全一致，會產(chǎn)生1、2個串行時鐘周期的誤差。一般的串行數(shù)據(jù)處理方法是首先把接收到的數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，變成并行的數(shù)字信號后才能把來自各板的信號進(jìn)行相加、相乘等合并運(yùn)算，在把得到的結(jié)果進(jìn)行并串轉(zhuǎn)換送出去。參見圖1，數(shù)據(jù)符號為串行數(shù)據(jù)102和104的離散的數(shù)字信號輸入到串并轉(zhuǎn)換105和106，同時它們各自的同步信號101和103也送入串并轉(zhuǎn)換105和106，串并轉(zhuǎn)換105和106根據(jù)同步信號對串行數(shù)據(jù)102和104進(jìn)行串并轉(zhuǎn)換，輸出數(shù)據(jù)符號為并行數(shù)據(jù)107和108的離散的數(shù)字信號；然后并行數(shù)據(jù)107和108分別輸入到各自的緩沖器109和110把數(shù)據(jù)存儲起來，緩沖器109和110的輸出111和112輸入到加法器113，相加的結(jié)果輸出到并行數(shù)據(jù)114的離散的數(shù)字信號，并行數(shù)據(jù)114輸入到并串轉(zhuǎn)換115，并串轉(zhuǎn)換115裝載數(shù)據(jù)的信號117由計數(shù)器116產(chǎn)生。計數(shù)器116是一個計數(shù)周期為并行數(shù)據(jù)114位寬的計數(shù)器，每個計數(shù)周期向并串轉(zhuǎn)換115產(chǎn)生一個裝載數(shù)據(jù)的信號117，同時產(chǎn)生本地的同步信號119。并串轉(zhuǎn)換115對輸入的并行數(shù)據(jù)114進(jìn)行并串轉(zhuǎn)換，輸出數(shù)據(jù)符號為串行數(shù)據(jù)118的離散的數(shù)字信號。
由于串并轉(zhuǎn)換、緩沖、并串轉(zhuǎn)換都需要寄存器存儲數(shù)據(jù)，并且隨著數(shù)字信號位數(shù)的增加規(guī)模成倍擴(kuò)大，多位的加法器也需要較大的組合邏輯電路。在合并處理板需要處理幾十路串行數(shù)據(jù)信息時發(fā)現(xiàn)這樣做需要相當(dāng)大規(guī)模的集成電路才能完成設(shè)計。

發(fā)明內(nèi)容
為克服上述缺陷，希望提供新的處理方法簡化電路設(shè)計，降低電路成本。本發(fā)明是一種經(jīng)過改進(jìn)的方法，用延遲流水線結(jié)構(gòu)的串行合并計算實現(xiàn)數(shù)據(jù)處理，技術(shù)方案如下一種串行合并計算的方法，應(yīng)用于串行通信系統(tǒng)，使用數(shù)據(jù)延遲方法，使本地同步信號與串行同步信號比較之后選擇其中一條延遲線以達(dá)到每條串行鏈路相互同步的目的，之后進(jìn)行逐位合并計算。
所述的串行合并計算的方法使用1位的全加器完成離散的數(shù)字信號的合并計算。
由上述技術(shù)方案可知，在本發(fā)明當(dāng)中，移位寄存器需要寄存器的數(shù)量和計數(shù)器需要寄存器的數(shù)量加在一起與已知方法中實現(xiàn)串并轉(zhuǎn)換需要寄存器的數(shù)量相當(dāng)，而同步信號發(fā)生器、多選一選擇器和逐位和并模塊所需的寄存器資源和組合邏輯資源遠(yuǎn)小于已知方法，并且同步信號發(fā)生器不會隨處理串行數(shù)據(jù)鏈路的增加而增加，因此設(shè)計規(guī)模會降低許多。當(dāng)系統(tǒng)比較復(fù)雜時，特別是由于合并處理板需要處理幾十路串行數(shù)據(jù)信息而需要使用許多觸發(fā)電路才能完成合并處理工作時，將會進(jìn)一步增加本發(fā)明的好處，簡化電路設(shè)計。


圖1是現(xiàn)有技術(shù)使用串并轉(zhuǎn)換進(jìn)行處理的方框圖；圖2是使用本發(fā)明的利用數(shù)字延遲處理的方框圖；具體實施方式
圖2圖示了本發(fā)明的典型的實施例數(shù)據(jù)符號為串行數(shù)據(jù)201和202的離散的數(shù)字信號輸入到各自的移位寄存器211和212，同時它們各自的同步信號輸入到計數(shù)器203和204，作為計數(shù)器203和204的開始計數(shù)信號；同步信號產(chǎn)生器由一個計數(shù)周期為一個數(shù)據(jù)符號寬度的計數(shù)器組成，每一個計數(shù)周期向計數(shù)器203和204產(chǎn)生一個計數(shù)停止信號206和207，同時產(chǎn)生本地的同步信號210；計數(shù)器203和204通過比較開始計數(shù)信號和計數(shù)停止信號之間的相差，得到本地同步信號與串行數(shù)據(jù)201和202的同步信號之間的延遲數(shù)據(jù)208和209。
移位寄存器211和212采用串行輸入并行輸出的方式，因此它一共有從不延直到一個數(shù)據(jù)符號寬度延遲的輸出數(shù)據(jù)213和214，延遲輸出數(shù)據(jù)213和214輸入到多選一選擇器215和216，多選一選擇器215和216根據(jù)延遲數(shù)據(jù)208和209選擇延遲輸出數(shù)據(jù)213和214中的一路延遲信號輸出到數(shù)據(jù)符號為串行數(shù)據(jù)217和218。
這時串行數(shù)據(jù)217和218最低位與同步信號產(chǎn)生器205產(chǎn)生的同步信號210保持同步；當(dāng)同步信號210到達(dá)逐位合并219時，串行數(shù)據(jù)217和218最低位輸入到逐位合并219，對串行數(shù)據(jù)217和218最低位進(jìn)行相加，相加的結(jié)果輸出到數(shù)據(jù)符號為串行數(shù)據(jù)220。同時保存進(jìn)位位，進(jìn)位位在下一個串行數(shù)據(jù)217和218到達(dá)時進(jìn)行帶進(jìn)位位的加法器運(yùn)算，相加的結(jié)果輸出到數(shù)據(jù)220，依次一個數(shù)據(jù)符號的計算完成后進(jìn)位位清0。
至此，采用延遲流水線結(jié)構(gòu)的串行合并計算輸出最后結(jié)果。然而，可以用其他方式代替其中一些模塊。比如，對計數(shù)器203和204的控制，本地同步信號與輸入的串行同步信號互換，改用同步信號做計數(shù)起始信號，輸入的串行同步信號做計數(shù)停止信號。又如，串行數(shù)據(jù)的寬度也可以變?yōu)槎辔唬岣邆鬏斔俣?，使用相?yīng)并行或復(fù)用的結(jié)構(gòu)得到相同的結(jié)果。
上面提供的實施例的描述能使本技術(shù)領(lǐng)域的熟練人員制作和使用本發(fā)明。對于本技術(shù)領(lǐng)域的熟練人員來說能容易地對這些實施例作種種改變，并且可以把此處所限定的一般原理應(yīng)用于其他實施例而不使用本發(fā)明。因此，本發(fā)明并不受限于此處所示的實施例，而應(yīng)與此處所揭示的原理和新穎的特征所組成的最寬的范圍相一致。
權(quán)利要求
1.一種串行合并計算的方法，應(yīng)用于串行通信系統(tǒng)，其特征在于使用數(shù)據(jù)延遲方法，使本地同步信號與串行同步信號比較之后選擇其中一條延遲線以達(dá)到每條串行鏈路相互同步的目的，之后進(jìn)行逐位合并計算。
2.如權(quán)利要求1所述的串行合并計算的方法，其特征在于使用1位的全加器完成離散的數(shù)字信號的合并計算。
3.如權(quán)利要求1所述的串行合并計算的方法，其特征在于所述串行同步信號輸入計數(shù)器，作為計數(shù)器的開始計數(shù)信號。
4.如權(quán)利要求3所述的串行合并計算的方法，其特征在于所述本地同步信號由同步信號產(chǎn)生器產(chǎn)生，所述的同步信號產(chǎn)生器在每一個計數(shù)周期向所述的計數(shù)器產(chǎn)生一個計數(shù)停止信號，同時產(chǎn)生本地的同步信號。
5.如權(quán)利要求1所述的串行合并計算的方法，其特征在于所述本地同步信號輸入計數(shù)器，作為計數(shù)器的開始計數(shù)信號。
6.如權(quán)利要求5所述的串行合并計算的方法，其特征在于所述串行同步信號向所述的計數(shù)器產(chǎn)生計數(shù)停止信號。
7.如權(quán)利要求1所述的串行合并計算的方法，其特征在于所述每條串行鏈路相互同步之后輸出的串行數(shù)據(jù)的最低位與本地同步信號保持同步。
全文摘要
本發(fā)明涉及在串行通信系統(tǒng)中采用一種延遲流水線結(jié)構(gòu)的實現(xiàn)串行合并計算的方法。它通過移位寄存器進(jìn)行延遲處理，使用數(shù)據(jù)延遲方法，使本地同步信號與串行同步信號比較之后選擇其中一條延遲線以達(dá)到每條串行鏈路相互同步的目的，之后使用一位的全加器就能完成離散的數(shù)字信號的合并處理工作。在本發(fā)明當(dāng)中，移位寄存器需要寄存器的數(shù)量和計數(shù)器需要寄存器的數(shù)量加在一起與已知方法中實現(xiàn)串并轉(zhuǎn)換需要寄存器的數(shù)量相當(dāng)，而同步信號發(fā)生器、多選一選擇器和逐位和并模塊所需的寄存器資源和組合邏輯資源遠(yuǎn)小于已知方法，因此，采用本發(fā)明的電路設(shè)計簡單。
文檔編號H04L29/00GK1522017SQ03101939
公開日2004年8月18日 申請日期2003年1月30日 優(yōu)先權(quán)日2003年1月30日
發(fā)明者常宇光 申請人:東方通信科技發(fā)展有限公司