專利名稱：一種判斷單板在位的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種判斷單板在位的裝置，特別涉及一種在設(shè)備中用于判斷功能單板是否在位的裝置。
背景技術(shù)：
尤其是在通信設(shè)備中，往往一套設(shè)備是由若干功能單板組成的，這些單板通過通信總線和一個或多個主控單板通信，從而完成對設(shè)備中各個部分的控制，實現(xiàn)設(shè)備的各種功能，主控單板必須知道與它通信的單板的配置情況，單板是否插到了設(shè)備上等信息。如何有效的管理和了解各個功能單板的配置情況是實現(xiàn)整套設(shè)備功能的基礎(chǔ)，因此必須找到一種穩(wěn)定可靠的判斷單板在位情況的裝置。只有在正確判斷出單板在位情況的基礎(chǔ)上，設(shè)備才能正常工作。
在通信設(shè)備中用于板在位檢測的技術(shù)有很多種，比如通過單板在位線的方法來檢測單板在位情況，這種方法是通過每個單板提供給主控板一根在位信號線，由主控板檢測這些信號線的電平來判斷某個單板是否在位，因為每個單板都需要一個信號線與主控板相連，因此這種方法需要較多的信號線，特別是在復(fù)雜的系統(tǒng)中，單板數(shù)量很大，這勢必造成背板和主控板的設(shè)計十分復(fù)雜，PCB布線困難，造成子架、機(jī)架間連線過多，無形中也增加了系統(tǒng)的不穩(wěn)定性，給調(diào)試和生產(chǎn)帶來不便，經(jīng)常發(fā)生由于在位線的焊接問題導(dǎo)致板在位判斷的錯誤。
另外，還有一種方法，這種方法利用了設(shè)備中主控板和單板之間的通信總線，通過通信口使用軟件輪詢的方式檢測板在位的方法，雖然這種方法減少了連線，但占用了通信口的帶寬，造成通信總線的阻塞，不但影響了正常的通信，而且對板在位的判斷也不可靠，此外這種方法效率較低，可靠性較差，由于需要軟件參與，因此一旦軟件出現(xiàn)故障，板在位檢測就會出現(xiàn)異常。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決目前通信設(shè)備中板在位判斷的不穩(wěn)定性，占用系統(tǒng)有限的通信資源，需要軟件參與等缺點。發(fā)明一種用于判斷單板在位的裝置。使用本發(fā)明的裝置，邏輯上較為簡單，可靠性、實時性和效率都大大提高。
本發(fā)明利用當(dāng)前數(shù)字電路設(shè)計中常用的可編程邏輯器件，采用VHDL語言設(shè)計，通用性好，成本低，極大的提高了板在位判斷的準(zhǔn)確性和實時性，提高了系統(tǒng)的穩(wěn)定性。在主控板和被檢測單板之間設(shè)計一條專用的總線，總線上傳送的信息由硬件產(chǎn)生，通過這條總線來完成相應(yīng)的功能。
本發(fā)明是這樣實現(xiàn)的一種判斷單板在位的裝置，其特征在于該裝置包括主控節(jié)點、從控節(jié)點、通信總線；所述主控節(jié)點通過通信總線經(jīng)總線驅(qū)動器、總線接收器至從控節(jié)點，所述從控節(jié)點通過通信總線經(jīng)總線驅(qū)動器、總線接收器再至主控節(jié)點；所述主控節(jié)點主動發(fā)送數(shù)據(jù)；所述從控節(jié)點被動應(yīng)答接收主控節(jié)點發(fā)送的數(shù)據(jù)，所有從控節(jié)點共享同一通信總線；由主控節(jié)點發(fā)送在位查詢命令，從控節(jié)點收到后返回在位標(biāo)志字，主控節(jié)點據(jù)此判定板在位情況。
采用通用可編程邏輯器件實現(xiàn)主控節(jié)點和從控節(jié)點邏輯控制；所述主控節(jié)點的邏輯控制包括發(fā)送部分和接收部分；所述從控節(jié)點邏輯控制包括接收移位寄存器，用于從控節(jié)點從接收數(shù)據(jù)線按位接收數(shù)據(jù)，采用接收時鐘的邊沿接收數(shù)據(jù)，并且將接收到的數(shù)據(jù)送給接收數(shù)據(jù)分析邏輯處理；接收數(shù)據(jù)分析邏輯，用于對接收的數(shù)據(jù)進(jìn)行分析，判斷主控節(jié)點發(fā)送的數(shù)據(jù)是否合法，是否是板在位查詢命令，判斷為正確的板在位查詢命令，則將結(jié)果送至發(fā)送控制邏輯；發(fā)送控制邏輯，在接收數(shù)據(jù)分析邏輯的觸發(fā)下，啟動從控節(jié)點的應(yīng)答數(shù)據(jù)發(fā)送；發(fā)送移位寄存器，在發(fā)送控制模塊的作用下，將應(yīng)答數(shù)據(jù)以串行的方式發(fā)送到發(fā)送數(shù)據(jù)總線；板位地址寄存器，用于存放當(dāng)前從控節(jié)點所處的槽位地址，該槽位地址應(yīng)該具有唯一性；發(fā)送時鐘管理，將從控節(jié)點的接收時鐘作為從控節(jié)點的發(fā)送時鐘，使從控節(jié)點的發(fā)送始終具有相同的周期和相位，確保了從控節(jié)點的發(fā)送數(shù)據(jù)不會相互沖突；當(dāng)系統(tǒng)工作時，主控節(jié)點向從控節(jié)點發(fā)送板在位查詢消息，從控節(jié)點上的邏輯使用其接收時鐘鎖存總線上的數(shù)據(jù)，并且將數(shù)據(jù)移入移位寄存器中，從控節(jié)點將移位寄存器中的數(shù)據(jù)交給接收數(shù)據(jù)分析邏輯處理，判斷收到的主控節(jié)點命令是否正確，接收數(shù)據(jù)分析邏輯將處理結(jié)果送給發(fā)送控制邏輯，在發(fā)送控制邏輯的控制下，從控節(jié)點發(fā)送移位寄存器將從控節(jié)點的應(yīng)答消息通過總線發(fā)送給主控節(jié)點，主控節(jié)點根據(jù)收到的應(yīng)答數(shù)據(jù)就可確定單板在位情況。
所述主控節(jié)點發(fā)送部分包括發(fā)送控制模塊、發(fā)送數(shù)據(jù)BUFFER和發(fā)送移位寄存器；其中發(fā)送控制模塊可由CPU通過數(shù)據(jù)地址總線訪問，并進(jìn)行初始化，用于啟動和終止發(fā)送數(shù)據(jù)，控制將發(fā)送數(shù)據(jù)BUFFER中的數(shù)據(jù)傳送到發(fā)送移位寄存器，并用時鐘將數(shù)據(jù)串行發(fā)出到發(fā)送總線；一旦發(fā)送控制邏輯啟動發(fā)送板在位查詢命令，發(fā)送移位寄存器就會循環(huán)發(fā)送查詢命令，在兩個相鄰的命令中間，發(fā)送控制邏輯會控制發(fā)送移位寄存器等待足夠長的時鐘周期，在這段時間內(nèi)，接收部分可以接收從控節(jié)點的應(yīng)答數(shù)據(jù)，通過分析判斷，更新板在位狀態(tài)寄存器的值，并且可通過中斷邏輯告訴CPU，CPU讀取板在位狀態(tài)寄存器就可知道從控節(jié)點的在位情況；同時CPU可以通過數(shù)據(jù)地址總線讀寫發(fā)送數(shù)據(jù)BUFFER，用于改變發(fā)送的命令數(shù)據(jù)，發(fā)送移位寄存器在發(fā)送控制模塊的作用下，將發(fā)送數(shù)據(jù)BUFFER的數(shù)據(jù)以串行的方式發(fā)送到發(fā)送數(shù)據(jù)總線。
所述主控節(jié)點接收部分包括接收移位寄存器、接收數(shù)據(jù)分析邏輯和板在位狀態(tài)寄存器；其中接收數(shù)據(jù)分析邏輯對接收的數(shù)據(jù)，也就是從控節(jié)點的應(yīng)答消息進(jìn)行分析，確定是哪個槽位上的從控節(jié)點上報的數(shù)據(jù)，從而可判斷該槽位上是否有從控節(jié)點存在，將分析結(jié)果送板在位狀態(tài)寄存器，CPU可讀取該寄存器從而了解板在位情況，板在位狀態(tài)寄存器也可產(chǎn)生中斷，用中斷的方式通知CPU。
所述從控節(jié)點發(fā)送控制邏輯在接收數(shù)據(jù)分析邏輯的觸發(fā)下，啟動從控節(jié)點的應(yīng)答數(shù)據(jù)發(fā)送。
所述從控節(jié)點發(fā)送使能信號，在從控節(jié)點不發(fā)送數(shù)據(jù)時，將總線驅(qū)動器設(shè)置為高阻。
所述從控節(jié)點發(fā)送控制邏輯根據(jù)從控節(jié)點的板位地址不同，在不同的時間片內(nèi)使能發(fā)送使能信號。
所述主控節(jié)點發(fā)送的消息包括前導(dǎo)字節(jié)，用來界定一個消息的開始；
消息ID，表明當(dāng)前發(fā)送消息的類型；單板ID，代表單板的識別信息，每個單板的ID是唯一的，各個單板之間ID是互不相同的。
單板在位查詢命令的應(yīng)答命令由一個字節(jié)構(gòu)成，字節(jié)的內(nèi)容可以固定為一個特殊的值。
本發(fā)明克服了以前板在位檢測的復(fù)雜性和不穩(wěn)定性，降低了成本，增強了系統(tǒng)的可靠性，同時為空間有限的PCB板節(jié)省了空間。
采用本發(fā)明所述裝置，與現(xiàn)有技術(shù)相比，由于它采用的獨特硬件結(jié)構(gòu)，不需要占用系統(tǒng)其他通信口的帶寬，不需要軟件參與處理，同時主從節(jié)點的連線少，結(jié)構(gòu)簡單，因此，該發(fā)明具有簡單可靠，成本低的優(yōu)點。采用該發(fā)明可極大的提高板在位查詢的穩(wěn)定性和實時性。


圖1板在位檢測硬件原理框圖。
圖2主、從節(jié)點的邏輯控制原理框圖。
圖3實施例硬件結(jié)構(gòu)圖。
圖4主節(jié)點時序關(guān)系圖。
具體實施例方式
本發(fā)明采用目前常用的通用可編程邏輯器件。
如圖1所示本發(fā)明的系統(tǒng)硬件結(jié)構(gòu)，采用一主多從的總線結(jié)構(gòu)，通過合理的選擇總線驅(qū)動器可提供長距離、大負(fù)荷的通信體系。從圖中可以看出，硬件結(jié)構(gòu)主要包括3個部分主控節(jié)點、從節(jié)點和通信總線。
主節(jié)點在系統(tǒng)中處于主導(dǎo)地位，它和各個從節(jié)點間通過總線進(jìn)行通信。通信接口側(cè)主節(jié)點包含四個信號主節(jié)點發(fā)送數(shù)據(jù)M_TX、主節(jié)點發(fā)送時鐘M_TCLK、主節(jié)點接收數(shù)據(jù)M_RX和主節(jié)點接收時鐘M_RCLK。主節(jié)點主動發(fā)送數(shù)據(jù)，所有從節(jié)點都能接收到主節(jié)點發(fā)送的數(shù)據(jù)；從節(jié)點采用被動應(yīng)答的方式和主節(jié)點通信。主節(jié)點采用通用的可編程邏輯器件設(shè)計，用于完成主節(jié)點的所有邏輯控制。
從節(jié)點在系統(tǒng)中處于從屬地位，因為所有從節(jié)點共享同一通信總線，所以從節(jié)點采用被動應(yīng)答的方式和主節(jié)點通信，從節(jié)點不能主動隨機(jī)發(fā)送數(shù)據(jù)，否則將產(chǎn)生總線數(shù)據(jù)沖突，影響系統(tǒng)性能，損壞器件。從節(jié)點通信口側(cè)包含五個信號從節(jié)點發(fā)送數(shù)據(jù)S_TX、從節(jié)點發(fā)送時鐘S_TCLK、從節(jié)點接收數(shù)據(jù)S_RX、從節(jié)點接收時鐘S_RCLK和從節(jié)點發(fā)送使能S_TXEN。S_TXEN發(fā)送使能控制從節(jié)點在不發(fā)送數(shù)據(jù)時將總線驅(qū)動器置為高阻以避免發(fā)生沖突燒壞驅(qū)動芯片。
通信總線是連接主控節(jié)點和從節(jié)點的紐帶，主從節(jié)點的通信必須通過通信總線來實現(xiàn)。本系統(tǒng)采用一主多從的架構(gòu)設(shè)計，在總線設(shè)計過程中主要要考慮總線帶寬、帶負(fù)載能力、傳輸距離和總線沖突等因素。其中總線時鐘頻率是衡量總線帶寬的關(guān)鍵因素，頻率越高帶寬越大，但頻率過高會影響到總線的傳輸距離，而且受總線驅(qū)動器的頻率限制。
采用可編程邏輯器件實現(xiàn)主控節(jié)點邏輯，圖2中M部分是主控節(jié)點的邏輯原理框圖。虛線框內(nèi)就是主從節(jié)點的邏輯控制原理框圖，其中M是主節(jié)點的邏輯框圖，S是從節(jié)點的原理框圖。
主要包括兩個部分發(fā)送部分和接收部分。
發(fā)送部分可具體化分為發(fā)送控制模塊、發(fā)送數(shù)據(jù)BUFFER和發(fā)送移位寄存器。以下分別進(jìn)行描述發(fā)送控制模塊如圖2中的201。CPU可以通過數(shù)據(jù)地址總線訪問該模塊，對控制模塊進(jìn)行初始化，201主要的作用是用于啟動和終止發(fā)送數(shù)據(jù)，用于控制將發(fā)送數(shù)據(jù)BUFFER中的數(shù)據(jù)傳送到發(fā)送移位寄存器中，并用時鐘將數(shù)據(jù)串行發(fā)出到發(fā)送總線上。一旦發(fā)送控制邏輯啟動發(fā)送板在位查詢命令，發(fā)送移位寄存器就會循環(huán)發(fā)送查詢命令，在兩個相鄰的命令中間，發(fā)送控制邏輯會控制發(fā)送移位寄存器等待足夠長的時鐘周期，在這段時間內(nèi)，接收部分可以接收從節(jié)點的應(yīng)答數(shù)據(jù)，通過分析判斷，更新板在位狀態(tài)寄存器的值，并且可通過中斷邏輯告訴CPU，CPU讀取板在位狀態(tài)寄存器就可知道從節(jié)點的在位情況。201的輸出同時作用于202和203。
發(fā)送數(shù)據(jù)BUFFER如圖2中的202。CPU可以通過數(shù)據(jù)地址總線讀寫202，202主要的作用是用于存放欲發(fā)送的命令數(shù)據(jù)。202的輸出作為203的輸入。
發(fā)送移位寄存器如圖2中的203。203在201的作用下，將202的數(shù)據(jù)以串行的方式發(fā)送到發(fā)送數(shù)據(jù)總線上。
接收部分可具體化分為接收移位寄存器、接收數(shù)據(jù)分析邏輯和板在位狀態(tài)寄存器。以下分別進(jìn)行描述接收移位寄存器如圖2中的204。204從接收數(shù)據(jù)線按位接收數(shù)據(jù)，采用接收時鐘的下降沿接收數(shù)據(jù)，并且將接收到的數(shù)據(jù)送205處理。
接收數(shù)據(jù)分析邏輯如圖2中的205。205對接收的數(shù)據(jù)進(jìn)行分析，確定是哪個槽位上的從節(jié)點上報的數(shù)據(jù)，從而可判斷該槽位上是否有從節(jié)點存在，205將分析得到結(jié)果送206，用于206的更新。
板在位狀態(tài)寄存器如圖2中的206。206存放當(dāng)前從節(jié)點的在位狀態(tài)，CPU可讀取該寄存器從而了解板在位情況，206也可產(chǎn)生中斷，用中斷的方式通知CPU。
采用可編程邏輯器件實現(xiàn)從控節(jié)點邏輯，圖2中S部分是從節(jié)點的邏輯原理框圖。主要包括6部分接收移位寄存器、接收數(shù)據(jù)分析邏輯、發(fā)送控制邏輯、發(fā)送移位寄存器、板位地址寄存器和發(fā)送時鐘管理。以下分別進(jìn)行描述
接收移位寄存器如圖2中的301。301用于從節(jié)點從接收數(shù)據(jù)線按位接收數(shù)據(jù)，采用接收時鐘的下降沿接收數(shù)據(jù)，并且將接收到的數(shù)據(jù)送302處理。
接收數(shù)據(jù)分析邏輯如圖2中的302。302對接收的數(shù)據(jù)進(jìn)行分析，判斷主節(jié)點發(fā)送的數(shù)據(jù)是否合法，是否是板在位查詢命令。如果判斷為正確的板在位查詢命令，則將結(jié)構(gòu)送發(fā)送控制邏輯303。
發(fā)送控制邏輯如圖2中的303。303在302的觸發(fā)下啟動從節(jié)點的應(yīng)答數(shù)據(jù)發(fā)送。從節(jié)點由于共享同一發(fā)送總線，因此各個從節(jié)點的發(fā)送數(shù)據(jù)必須在時間上相互錯開，不能同時發(fā)送，以避免數(shù)據(jù)沖突。由于從節(jié)點的板位地址是唯一的，因此303采用了板位地址的唯一性，根據(jù)從節(jié)點的板位地址不同在不同的時間片內(nèi)使能發(fā)送使能信號。
發(fā)送移位寄存器如圖2中的304。304在303的作用下，將應(yīng)答數(shù)據(jù)以串行的方式發(fā)送到發(fā)送數(shù)據(jù)總線上。
板位地址寄存器如圖2中的305。305的作用是存放當(dāng)前從節(jié)點所處的槽位地址。
發(fā)送時鐘管理如圖2中的306。由于各個從節(jié)點之間的發(fā)送數(shù)據(jù)是在不同時間片內(nèi)完成的，都是針對同一時鐘基準(zhǔn)而言的，因此各個從節(jié)點的發(fā)送時鐘必須相同，306采用了從節(jié)點的接收時鐘作為從節(jié)點的發(fā)送時鐘，而從節(jié)點的接收時鐘都來自同一節(jié)點——主控節(jié)點，因此它們具有相同的周期和相位，從而確保了從節(jié)點的發(fā)送數(shù)據(jù)不會相互沖突。這樣也簡化了主控節(jié)點的接收邏輯設(shè)計，提高了系統(tǒng)的穩(wěn)定性。
通信總線協(xié)議為自定義，命令格式和種類可見表1和表2。主節(jié)點提供發(fā)送時鐘和命令數(shù)據(jù)，從節(jié)點上的邏輯使用此時鐘鎖存總線上的數(shù)據(jù)，并判斷是否收到主節(jié)點命令以及收到命令的種類。
總線完成在位查詢功能方法為由主節(jié)點發(fā)送在位查詢命令，從節(jié)點收到后返回在位標(biāo)志字，主節(jié)點據(jù)此判定板在位情況。
主節(jié)點發(fā)送的消息結(jié)構(gòu)定義如下表1總線消息格式

前導(dǎo)字節(jié)用來界定一個消息的開始，消息ID表明當(dāng)前發(fā)送消息的類型，消息ID和前導(dǎo)字節(jié)在定義上應(yīng)該充分考慮硬件的可實現(xiàn)性，應(yīng)可以滿足實際需要以及擴(kuò)展要求，單板ID代表單板的識別信息，每個單板的ID是唯一的，各個單板之間ID是互不相同的。
單板在位查詢命令的應(yīng)答命令由一個字節(jié)構(gòu)成，字節(jié)的內(nèi)容可以固定為一個特殊的值。
在本實施例中通信總線物理層采用了RS485標(biāo)準(zhǔn)，總線收發(fā)器采用國半的DS1487，可編程邏輯器件采用XILINX的SPARTEN系列的XCS20TQ144，主控節(jié)點和從節(jié)點的邏輯都用它實現(xiàn)。系統(tǒng)原理圖見圖1。
可編程器件邏輯設(shè)計采用XILINXFOUNDATION3.1i，利用原理圖和VHDL語言進(jìn)行邏輯功能的實現(xiàn)。
通信總線協(xié)議為自定義，命令格式和種類可見表2和表3。主節(jié)點提供發(fā)送時鐘和命令數(shù)據(jù)，從節(jié)點上的邏輯使用此時鐘鎖存總線上的數(shù)據(jù)，并判斷是否收到主節(jié)點命令以及收到命令的種類。
主節(jié)點發(fā)送的消息結(jié)構(gòu)定義如下表2實施例總線消息格式

在本實施例中單板ID由機(jī)架地址、子架號和槽位地址三部分組成，工占用兩個字節(jié)，消息ID占用一個字節(jié)，該字節(jié)的最高位定義為0，次高位定義為1，最低位定義為1，次低位定義為0，這樣該消息ID可以產(chǎn)生16個有效的ID，應(yīng)當(dāng)可以滿足實際需要以及擴(kuò)展要求，前導(dǎo)字節(jié)定義為0xF0，按照這樣的定義可得到如表4所示的一個比特流其中x表示其值可取0或1。由于bit4-bit0不可能出現(xiàn)均為0的情況(假定槽位地址0保留)，因此在這樣一個消息流中判斷出前導(dǎo)字節(jié)將很容易，不會出現(xiàn)誤判的情況。
根據(jù)上述原則可以給出總線支持的消息的定義(此定義為推薦使用方案，可以根據(jù)要求進(jìn)行修改或擴(kuò)充)，見表3表3總線命令字協(xié)議

表4總線消息比特排列

表4中bit31到bit24是串行比特流中的第一個字節(jié)，內(nèi)容固定為0×F0；bit23到bit16是串行比特流中的第二個字節(jié)，內(nèi)容固定為0×49；bit15到bit8是串行比特流中的第三個字節(jié)，其高4比特固定為0，低4比特表示機(jī)架號，范圍是1-15，0保留；bit7到bit0是串行比特流中的第四個字節(jié)，高三位代表子架號，0保留，取值范圍是1-7，低五為代表槽位號，0保留，取值范圍是1-31。
單板在位查詢命令的應(yīng)答命令由一個字節(jié)構(gòu)成，字節(jié)的內(nèi)容定義為0xCC。具體時序可見圖4，主節(jié)點在其發(fā)送時鐘M_TCLK的上升沿將數(shù)據(jù)發(fā)送到發(fā)送數(shù)據(jù)線M_TX上，在接收時鐘M_RCLK的下降沿采樣數(shù)據(jù)。相應(yīng)的從節(jié)點應(yīng)該在其接收時鐘S_RCLK的下降沿采樣接收數(shù)據(jù)S_RX，在發(fā)送時鐘S_TCLK的上升沿打出數(shù)據(jù)。
采用該方法實現(xiàn)板在位查詢功能，實踐證明該方法穩(wěn)定可靠，能夠穩(wěn)定可靠的實現(xiàn)板在位查詢功能，節(jié)省了系統(tǒng)的資源，給板在位查詢帶來了極大的穩(wěn)定性。
本發(fā)明所述的板在位查詢方法，解決了通信系統(tǒng)中各個功能單板板在位查詢的不穩(wěn)定性問題，同時不占用系統(tǒng)其它資源，不需軟件直接參與處理，節(jié)省了CPU的處理時間，保障了系統(tǒng)的穩(wěn)定可靠性，降低了成本。
權(quán)利要求
1.一種判斷單板在位的裝置，其特征在于該裝置包括主控節(jié)點、從控節(jié)點、通信總線；所述主控節(jié)點通過通信總線經(jīng)總線驅(qū)動器、總線接收器至從控節(jié)點，所述從控節(jié)點通過通信總線經(jīng)總線驅(qū)動器、總線接收器再至主控節(jié)點；所述主控節(jié)點主動發(fā)送數(shù)據(jù)；所述從控節(jié)點被動應(yīng)答接收主控節(jié)點發(fā)送的數(shù)據(jù)，所有從控節(jié)點共享同一通信總線；由主控節(jié)點發(fā)送在位查詢命令，從控節(jié)點收到后返回在位標(biāo)志字，主控節(jié)點據(jù)此判定板在位情況。
2.如權(quán)利要求1所述判斷單板在位的裝置，其特征在于采用通用可編程邏輯器件實現(xiàn)主控節(jié)點和從控節(jié)點邏輯控制；所述主控節(jié)點的邏輯控制包括發(fā)送部分和接收部分；所述從控節(jié)點邏輯控制包括接收移位寄存器，用于從控節(jié)點從接收數(shù)據(jù)線按位接收數(shù)據(jù)，采用接收時鐘的邊沿接收數(shù)據(jù)，并且將接收到的數(shù)據(jù)送給接收數(shù)據(jù)分析邏輯處理；接收數(shù)據(jù)分析邏輯，用于對接收的數(shù)據(jù)進(jìn)行分析，判斷主控節(jié)點發(fā)送的數(shù)據(jù)是否合法，是否是板在位查詢命令，判斷為正確的板在位查詢命令，則將結(jié)果送至發(fā)送控制邏輯；發(fā)送控制邏輯，在接收數(shù)據(jù)分析邏輯的觸發(fā)下，啟動從控節(jié)點的應(yīng)答數(shù)據(jù)發(fā)送；發(fā)送移位寄存器，在發(fā)送控制模塊的作用下，將應(yīng)答數(shù)據(jù)以串行的方式發(fā)送到發(fā)送數(shù)據(jù)總線；板位地址寄存器，用于存放當(dāng)前從控節(jié)點所處的槽位地址，該槽位地址應(yīng)該具有唯一性；發(fā)送時鐘管理，將從控節(jié)點的接收時鐘作為從控節(jié)點的發(fā)送時鐘，使從控節(jié)點的發(fā)送始終具有相同的周期和相位，確保了從控節(jié)點的發(fā)送數(shù)據(jù)不會相互沖突；當(dāng)系統(tǒng)工作時，主控節(jié)點向從控節(jié)點發(fā)送板在位查詢消息，從控節(jié)點上的邏輯使用其接收時鐘鎖存總線上的數(shù)據(jù)，并且將數(shù)據(jù)移入移位寄存器中，從控節(jié)點將移位寄存器中的數(shù)據(jù)交給接收數(shù)據(jù)分析邏輯處理，判斷收到的主控節(jié)點命令是否正確，接收數(shù)據(jù)分析邏輯將處理結(jié)果送給發(fā)送控制邏輯，在發(fā)送控制邏輯的控制下，從控節(jié)點發(fā)送移位寄存器將從控節(jié)點的應(yīng)答消息通過總線發(fā)送給主控節(jié)點，主控節(jié)點根據(jù)收到的應(yīng)答數(shù)據(jù)就可確定單板在位情況。
3.如權(quán)利要求2所述判斷單板在位的裝置，其特征在于所述主控節(jié)點發(fā)送部分包括發(fā)送控制模塊、發(fā)送數(shù)據(jù)BUFFER和發(fā)送移位寄存器；其中發(fā)送控制模塊可由CPU通過數(shù)據(jù)地址總線訪問，并進(jìn)行初始化，用于啟動和終止發(fā)送數(shù)據(jù)，控制將發(fā)送數(shù)據(jù)BUFFER中的數(shù)據(jù)傳送到發(fā)送移位寄存器，并用時鐘將數(shù)據(jù)串行發(fā)出到發(fā)送總線；一旦發(fā)送控制邏輯啟動發(fā)送板在位查詢命令，發(fā)送移位寄存器就會循環(huán)發(fā)送查詢命令，在兩個相鄰的命令中間，發(fā)送控制邏輯會控制發(fā)送移位寄存器等待足夠長的時鐘周期，在這段時間內(nèi)，接收部分可以接收從控節(jié)點的應(yīng)答數(shù)據(jù)，通過分析判斷，更新板在位狀態(tài)寄存器的值，并且可通過中斷邏輯告訴CPU，CPU讀取板在位狀態(tài)寄存器就可知道從控節(jié)點的在位情況；同時CPU可以通過數(shù)據(jù)地址總線讀寫發(fā)送數(shù)據(jù)BUFFER，用于改變發(fā)送的命令數(shù)據(jù)，發(fā)送移位寄存器在發(fā)送控制模塊的作用下，將發(fā)送數(shù)據(jù)BUFFER的數(shù)據(jù)以串行的方式發(fā)送到發(fā)送數(shù)據(jù)總線。
4.如權(quán)利要求2所述判斷單板在位的裝置，其特征在于所述主控節(jié)點接收部分包括接收移位寄存器、接收數(shù)據(jù)分析邏輯和板在位狀態(tài)寄存器；其中接收數(shù)據(jù)分析邏輯對接收的數(shù)據(jù)，也就是從控節(jié)點的應(yīng)答消息進(jìn)行分析，確定是哪個槽位上的從控節(jié)點上報的數(shù)據(jù)，從而可判斷該槽位上是否有從控節(jié)點存在，將分析結(jié)果送板在位狀態(tài)寄存器，CPU可讀取該寄存器從而了解板在位情況，板在位狀態(tài)寄存器也可產(chǎn)生中斷，用中斷的方式通知CPU。
5.如權(quán)利要求2所述判斷單板在位的裝置，其特征在于所述從控節(jié)點發(fā)送控制邏輯在接收數(shù)據(jù)分析邏輯的觸發(fā)下，啟動從控節(jié)點的應(yīng)答數(shù)據(jù)發(fā)送。
6.如權(quán)利要求2所述判斷單板在位的裝置，其特征在于所述從控節(jié)點發(fā)送使能信號，在從控節(jié)點不發(fā)送數(shù)據(jù)時，將總線驅(qū)動器設(shè)置為高阻。
7.如權(quán)利要求2所述判斷單板在位的裝置，其特征在于所述從控節(jié)點發(fā)送控制邏輯根據(jù)從控節(jié)點的板位地址不同，在不同的時間片內(nèi)使能發(fā)送使能信號。
8.如權(quán)利要求3所述判斷單板在位的裝置，其特征在于所述主控節(jié)點發(fā)送的消息包括前導(dǎo)字節(jié)，用來界定一個消息的開始；消息ID，表明當(dāng)前發(fā)送消息的類型；單板ID，代表單板的識別信息，每個單板的ID是唯一的，各個單板之間ID是互不相同的。
9.如權(quán)利要求8所述判斷單板在位的裝置，其特征在于單板在位查詢命令的應(yīng)答命令由一個字節(jié)構(gòu)成，字節(jié)的內(nèi)容可以固定為一個特殊的值。
全文摘要
本發(fā)明涉及一種判斷單板在位的裝置，特別涉及一種在設(shè)備中用于判斷功能單板是否在位的裝置。本發(fā)明利用當(dāng)前數(shù)字電路設(shè)計中常用的可編程邏輯器件，采用VHDL語言設(shè)計，通用性好，成本低，極大的提高了板在位判斷的準(zhǔn)確性和實時性，提高了系統(tǒng)的穩(wěn)定性。在主控板和被檢測單板之間設(shè)計一條專用的總線，總線上傳送的信息由硬件產(chǎn)生，通過這條總線來完成相應(yīng)的功能。采用本發(fā)明所述裝置，與現(xiàn)有技術(shù)相比，由于它采用的獨特硬件結(jié)構(gòu)，不需要占用系統(tǒng)其他通信口的帶寬，不需要軟件參與處理，同時主從節(jié)點的連線少，結(jié)構(gòu)簡單，因此，該發(fā)明具有簡單可靠，成本低的優(yōu)點。
文檔編號H04Q3/545GK1533187SQ03115979
公開日2004年9月29日 申請日期2003年3月21日 優(yōu)先權(quán)日2003年3月21日
發(fā)明者夏亮, 夏 亮 申請人:中興通訊股份有限公司