專利名稱：一種數(shù)據(jù)包復(fù)用接收受控器及數(shù)據(jù)接收方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)通信領(lǐng)域，具體地說，涉及一個鏈路層(Link Layer)器件到多個物理層(PHY Layer)器件的數(shù)據(jù)包上行方向復(fù)用接收受控器電路裝置，特別涉及一種數(shù)據(jù)包復(fù)用接收受控器及數(shù)據(jù)接收的方法。
背景技術(shù)：
近年來，Internet的迅猛發(fā)展，促使IP技術(shù)無論從網(wǎng)絡(luò)結(jié)構(gòu)、傳輸能力還是業(yè)務(wù)開拓上都取得了巨大的進展。IP是網(wǎng)絡(luò)層協(xié)議，SDH與WDM是物理層傳送技術(shù)，在兩層之間需要一個數(shù)據(jù)鏈路層，數(shù)據(jù)鏈路層負(fù)責(zé)把物理層提供的信號轉(zhuǎn)換成網(wǎng)絡(luò)層所需要的信號。目前，最流行的IP傳送技術(shù)有三種，即IP overATM，IP over SDH/SONET和IP over WDM。
其中，IP over SDH/SONET是以SDH網(wǎng)絡(luò)作為IP數(shù)據(jù)包的物理傳輸網(wǎng)絡(luò)，它使用鏈路及PPP(Point-to-Point Protocol，點到點協(xié)議)協(xié)議對IP數(shù)據(jù)包進行封裝。IP分組根據(jù)RFC1662規(guī)范簡單地插入到PPP幀中的信息段，然后再由SDH通道層的業(yè)務(wù)適配器把封裝后的IP數(shù)據(jù)包映射到SDH同步凈荷中。然后向下，經(jīng)過SDH傳輸層和段層，加上相應(yīng)的開銷，把凈荷裝入一個SDH幀中，最后到達(dá)光層，在光纖中傳輸。
IP over SDH，也稱Packet over SDH(POS)，它保留了IP面向無連接的特性。在國外，通常將IP over SDH稱為IP over SONET/SDH。SONET是指同步光網(wǎng)絡(luò)(Synchronous Optical Network)，它首先在美國發(fā)展起來，由一整套分等級的標(biāo)準(zhǔn)數(shù)字傳送結(jié)構(gòu)組成，適合于各種經(jīng)適配處理的凈負(fù)荷(Payload，指網(wǎng)絡(luò)比特流中可用于電信業(yè)務(wù)的部分)在物理媒質(zhì)上進行傳送。1998年，CCITT(現(xiàn)在的ITU-T)接受了SONET的概念，并重新命名為SDH(SynchronousDigital Hierarchy)，使之成為不僅適用于光纖傳輸同時也適用于微波和衛(wèi)星傳輸?shù)耐ㄓ眉夹g(shù)，并推動其成為數(shù)字傳輸體制上的世界性標(biāo)準(zhǔn)。SONET和SDH規(guī)范略有差異，但兩者的基本原理完全相同，標(biāo)準(zhǔn)也相互兼容。
SDH是基于時分復(fù)用的在網(wǎng)管的配置下完成半永久性連接的網(wǎng)。在IP overSDH中，SDH只可能有一種工作方式，即SDH只可能以鏈路方式來支持IP網(wǎng)。SDH作為鏈路來支持IP網(wǎng)，由于它不能參與IP網(wǎng)尋址，它的作用只是將路由器以點到點的方式連接起來，提高點到點之間的傳送速率，它不可能從總體上提高IP網(wǎng)的性能，這種IP網(wǎng)其本質(zhì)上仍是一個路由器網(wǎng)。IP網(wǎng)整體性能的提高將取決于路由器技術(shù)是否有突破性進展。千兆路由器在技術(shù)上是有突破的，但是技術(shù)的突破導(dǎo)致了設(shè)備復(fù)雜度的提高。由于這種突破性技術(shù)目前并不能廣泛用于普通路由器中，除非全網(wǎng)全部路由器都采用千兆路由器(IP over SDH)，否則就不可能從整體上提高IP網(wǎng)的水平。另外，SDH是依靠網(wǎng)管來完成端到端的半永久性連接的配置，一個大網(wǎng)完全依靠網(wǎng)管來完成配置是不可想象的。所以千兆比路由器(IP over SDH)只可能在干線上用，用以疏導(dǎo)高速率數(shù)據(jù)流。
Packet Over Sonet(POS)Level 2協(xié)議是關(guān)于數(shù)據(jù)包傳輸系統(tǒng)中數(shù)據(jù)包(HDLC，PPP，F(xiàn)rame Relay)復(fù)用的協(xié)議，它規(guī)定了1個鏈路層(Link Layer)器件和多個物理層(PHY Layer)器件之間的接口關(guān)系。
圖1是物理層器件和鏈路層器件之間基本關(guān)系的結(jié)構(gòu)圖，該傳輸系統(tǒng)包含1個鏈路層器件和1個有4通道的物理層器件，物理層器件和鏈路層器件之間的主要接口信號有RFCLK、PRPA、RVAL、DRPA、RADR、RENB、RERR、REOP、RSOP、RMOD、RPRTY和RDAT共12種，數(shù)據(jù)包在這些信號的控制下從物理層器件傳輸?shù)芥溌穼悠骷?br> 為方便理解，下面介紹上述12種接口信號的含義。
RFCLK信號是鏈路層器件和物理層器件接口的時鐘信號，在RFCLK信號的上升沿鏈路層器件將來自的物理層器件數(shù)據(jù)包存放在鏈路層器件的存儲單元中。
PRPA查詢通道數(shù)據(jù)包存在信號，當(dāng)物理層器件收到來自鏈路層器件的查詢地址后，相關(guān)物理層器件在下一個時鐘向鏈路層器件發(fā)出該信號，用以告訴鏈路層器件物理層存儲單元是否有數(shù)據(jù)包。PRPA信號包含三種情況，當(dāng)存在數(shù)據(jù)包時，該信號為高電平；當(dāng)接收到無效的查詢地址時，該信號為高阻；當(dāng)沒有數(shù)據(jù)包時，保持低電平。
RVAL傳送通道數(shù)據(jù)包有效信號，在數(shù)據(jù)包進行傳送時，該信號指示當(dāng)前物理層通道傳送到接口總線上的數(shù)據(jù)，如RERR、REOP、RSOP、RMOD、RPRTY和RDAT，是否有效。RVAL信號包含三種情況，當(dāng)前物理層通道傳送的數(shù)據(jù)包有效時，該信號為高電平；當(dāng)REND信號為高或物理層接收到無效的查詢地址時，該信號為高阻；當(dāng)前物理層通道傳送的數(shù)據(jù)包無效時，即物理層FIFO已經(jīng)為空，該信號保持低電平。
DRPA通道數(shù)據(jù)包存在直接指示信號，物理層的每個通道都可以有一根DRPA[x]信號線(x代表通道號)與鏈路層器件相連，DRPA信號為高電平，表示該通道存儲單元有數(shù)據(jù)包，DRPA信號為低電平，表示該通道存儲單元沒有數(shù)據(jù)包。
RADR信號是鏈路層器件和物理層器件之間的5位地址總線，是用于鏈路層器件對物理層器件進行查詢，當(dāng)物理層器件得到相匹配的地址時，就將PRPA信號反饋給鏈路層器件。RADR信號包含兩種輸出，一種是所查詢的物理層器件的地址，另一種是間插在物理層器件的地址之間的1F信號。
RENB信號是數(shù)據(jù)傳輸使能信號，在低電平時有效；該信號有效時表示鏈路層器件正在與物理層進行數(shù)據(jù)傳輸，反之則表示數(shù)據(jù)總線處于空閑狀態(tài)，可以隨時處理待發(fā)的數(shù)據(jù)包。
RERR信號是錯誤數(shù)據(jù)包指示信號，當(dāng)它為高電平時表示當(dāng)前傳送的是錯誤的數(shù)據(jù)包，必須被丟棄；當(dāng)它為低電平時表示當(dāng)前傳送的數(shù)據(jù)包沒有錯誤。只有在傳送數(shù)據(jù)包的最后一個字時它才有效。
REOP信號是傳送數(shù)據(jù)包結(jié)束信號，當(dāng)它為高電平時表示當(dāng)前傳送的是數(shù)據(jù)包的最后一個字或字節(jié)。
RSOP信號是傳送數(shù)據(jù)包開始信號，當(dāng)它為高電平時表示當(dāng)前傳送的是數(shù)據(jù)包的第一個字。
RMOD信號是傳送數(shù)據(jù)包字節(jié)指示信號，當(dāng)它為高電平時表示16位數(shù)據(jù)線的高8位有效；當(dāng)它為低電平時表示16位數(shù)據(jù)線全部有效。只有在傳送數(shù)據(jù)包的最后一個字時它才有效。
RPRTY信號是數(shù)據(jù)總線奇偶校驗指示信號，它是對數(shù)據(jù)總線上的數(shù)據(jù)包做奇偶校驗，可以配置成奇校驗或偶校驗，只有RENB為低時，RPRTY的數(shù)據(jù)才有效。
RDAT信號是用來傳輸來自物理層器件的數(shù)據(jù)包的數(shù)據(jù)總線，物理層器件通過該數(shù)據(jù)總線將相應(yīng)的數(shù)據(jù)發(fā)送到鏈路層器件的存儲單元中。
POS Level 2協(xié)議規(guī)定了2種傳輸方式，分別是字節(jié)級傳輸方式和數(shù)據(jù)包級傳輸方式。字節(jié)級傳輸方式就是物理層器件以DRPA[x]信號直接向鏈路層器件回應(yīng)其存儲單元里數(shù)據(jù)包是否存在的情況，鏈路層器件以RADR信號選擇傳送數(shù)據(jù)包通道，并且用RENB信號使能數(shù)據(jù)傳輸來完成協(xié)議。數(shù)據(jù)包級傳輸方式就是鏈路層器件輪詢物理層器件，物理層器件以PRPA信號向鏈路層器件回應(yīng)其存儲單元里數(shù)據(jù)包是否存在的情況，鏈路層器件使RENB信號為低的前一個時鐘周期將要選擇的物理層器件地址送到RADR，物理層響應(yīng)來完成協(xié)議。
圖2給出了鏈路層器件和物理層器件在字節(jié)級傳輸方式下接口信號間的時序關(guān)系。在時鐘1之前，物理層器件的DRPA
信號為高，告訴鏈路層器件它的存儲單元有一個數(shù)據(jù)包或它存儲的數(shù)據(jù)已經(jīng)超過了預(yù)定的閾值。鏈路層器件在時鐘2將RENB信號置低要進行數(shù)據(jù)傳送，物理層器件在時鐘3檢測到RENB信號為低時，將RVAL信號置高表明以后在數(shù)據(jù)總線的數(shù)據(jù)都是有效的，同時物理層器件將RSOP信號置高，表示這一拍傳送的是數(shù)據(jù)包的第一個字。在時鐘13物理層器件將REOP信號置高，表示這一拍傳送的是數(shù)據(jù)包的最后一個字或字節(jié)。時鐘14物理層器件將RVAL信號置低，表示以后在數(shù)據(jù)總線上的數(shù)據(jù)都是無效的。由于數(shù)據(jù)包的長短不一，鏈路層器件要在時鐘15檢測到RVAL為低才知道此次傳送結(jié)束，時鐘14稱為固定周期(Dead Cycle)，POS Level 2協(xié)議規(guī)定鏈路層器件可以再檢測RVAL一個周期，既在時鐘16將RENB置高來完成此次數(shù)據(jù)傳送。
以上是POS Level 2協(xié)議中對鏈路層器件和物理層器件輸入輸出接口的基本描述，該協(xié)議只規(guī)定了物理層器件和鏈路層器件之間的接口方式，時序特點等，并沒有給出其內(nèi)部的具體結(jié)構(gòu)，并且通道與通道之間的轉(zhuǎn)換，協(xié)議也沒有規(guī)定是否要有固定周期(Dead Cycle)，另外，申請人通過檢索也沒有發(fā)現(xiàn)有關(guān)POS接口標(biāo)準(zhǔn)的具體實現(xiàn)方法的文獻。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種數(shù)據(jù)包復(fù)用接收受控器及數(shù)據(jù)接收方法，可以實現(xiàn)從物理層到鏈路層的上行方向數(shù)據(jù)包復(fù)用，完成用戶和寬帶數(shù)據(jù)之間的數(shù)據(jù)交換。
本發(fā)明公開了一種數(shù)據(jù)包復(fù)用接收受控器，包括PHY處理器模塊、接收控制模塊、地址譯碼及鎖存模塊、PRPA響應(yīng)模塊、CPU配置模塊和上行緩沖器模塊；
所述PHY處理器模塊，辨認(rèn)數(shù)據(jù)包包頭，數(shù)據(jù)包包尾以及數(shù)據(jù)包字節(jié)數(shù)是否超過預(yù)定的閾值等控制信息，然后將數(shù)據(jù)包和相關(guān)的信息，存入上行緩沖器模塊對應(yīng)地址中；所述接收控制模塊，接收地址譯碼及鎖存模塊送來的通道選擇信號，檢測主控器的控制信號，將存儲在上行緩沖器模塊中相關(guān)通道的數(shù)據(jù)包以及相關(guān)的信息放到POS-PHY總線上；所述地址譯碼及鎖存模塊，將地址總線上的信號譯碼，作為選擇上行緩沖器存儲單元的依據(jù)，在傳輸數(shù)據(jù)前將傳輸通道地址鎖存?。凰鯬RPA響應(yīng)模塊，接收地址譯碼及鎖存模塊送來的通道選擇信號以及上行緩沖器模塊各存儲單元數(shù)據(jù)包存儲狀態(tài)信號，產(chǎn)生PRPA信號向主控器返回，響應(yīng)主控器的有效地址查詢；所述CPU配置模塊，CPU接口可以訪問并配制此模塊，可以設(shè)置數(shù)據(jù)包的最長字節(jié)數(shù)和最短字節(jié)數(shù)，可以設(shè)置通道和外部地址的對應(yīng)關(guān)系；所述上行緩沖器模塊，按通道地址將數(shù)據(jù)包和數(shù)據(jù)包包頭、數(shù)據(jù)包包尾等相關(guān)信息存入存儲單元中，接收地址譯碼及鎖存模塊送來的通道選擇信號，由接收控制模塊讀取相應(yīng)存儲單元地址中的數(shù)據(jù)。
所述上行緩沖器模塊可以進一步分為通道寫控制邏輯子模塊，存儲單元子模塊，同步邏輯子模塊和通道讀控制邏輯子模塊；所述通道寫控制邏輯子模塊，按存儲單元地址將數(shù)據(jù)包和相關(guān)信息寫入存儲單元子模塊；所述存儲單元子模塊，包括與物理層器件通道個數(shù)相同的緩存器，用于存儲對應(yīng)的物理層器件的數(shù)據(jù)包和相關(guān)信息；所述緩存器可以采用RAM構(gòu)成；所述同步邏輯子模塊，在跨時鐘域里將寫邏輯指針和讀邏輯指針做同步轉(zhuǎn)換，以產(chǎn)生存儲狀態(tài)信號；所述通道讀控制邏輯子模塊，按存儲單元地址將數(shù)據(jù)包和相關(guān)信息從存儲單元子模塊中讀出，并將經(jīng)同步后的存儲狀態(tài)信號輸出。
本發(fā)明還公開了一種數(shù)據(jù)包解復(fù)用接收受控器進行數(shù)據(jù)接收的方法，至少包括以下步驟
(1)將數(shù)據(jù)長度記數(shù)器設(shè)計在PHY處理器模塊中，PHY處理器模塊辨認(rèn)數(shù)據(jù)包包頭、數(shù)據(jù)包包尾，并在數(shù)據(jù)包包尾辯識是否有Abort Sequence編碼，以決定是否將丟棄信息存入上行緩沖器模塊相應(yīng)地址中；(2)各個通道數(shù)據(jù)包數(shù)據(jù)和相應(yīng)的信息存入上行緩沖器模塊；(3)上行緩沖器模塊將數(shù)據(jù)存儲的狀態(tài)信息送給PRPA響應(yīng)模塊，經(jīng)過閾值處理，或者直接指示或者經(jīng)過地址查詢，向主控器匯報狀態(tài)。
所述的數(shù)據(jù)包解復(fù)用接收方法，其特征在于，步驟(3)還包括如下步驟(a)PRPA響應(yīng)模塊判斷存儲單元是否有空間存儲一完整數(shù)據(jù)包或者存儲空間所能存儲的數(shù)據(jù)包的字節(jié)數(shù)是否已經(jīng)超過了CPU配置模塊預(yù)定的閾值，然后產(chǎn)生PRPA和DRPA[x]信號；(b)地址譯碼及鎖存模塊對地址線TADR上的地址譯碼成相應(yīng)的通道地址，送給PRPA響應(yīng)模塊作為輸出PRPA信號多選一的判據(jù)；同時在數(shù)據(jù)包傳輸前的一個時鐘節(jié)拍將地址線TADR上的地址鎖住，經(jīng)通道譯碼后送給接收控制模塊，作為寫入通道數(shù)據(jù)的依據(jù)；(c)當(dāng)主控器與受控器達(dá)成接收協(xié)議后，受控器的接收控制模塊檢測主控器發(fā)過來的TENB信號，然后由相應(yīng)的通道地址讀取上行緩沖器模塊里的數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息。
所述的數(shù)據(jù)包解復(fù)用接收方法，步驟(a)所述預(yù)定的閾值包括設(shè)定數(shù)據(jù)包最短閾值和最長閾值。
所述的數(shù)據(jù)接收方法，當(dāng)PHY處理器模塊檢測到當(dāng)前數(shù)據(jù)包小于最短閾值，就將丟棄信息存入上行緩沖器模塊；當(dāng)PHY處理器模塊檢測到當(dāng)前數(shù)據(jù)包大于閾值，也將丟棄信息存入上行緩沖器模塊10，之后將大于閾值的數(shù)據(jù)包字節(jié)丟棄。
所述的數(shù)據(jù)接收方法，步驟(2)中還包括上行緩沖器模塊要進行異步讀寫指針的調(diào)整。
所述的數(shù)據(jù)接收方法，步驟(3)后還包括以下步驟由接收控制模塊輸入讀使能和通道地址、每個時鐘節(jié)拍，上行緩沖器模塊從存儲單元讀取數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息，送給接收控制模塊。
所述的數(shù)據(jù)接收方法，傳輸方式分為兩種字節(jié)級傳送方式和數(shù)據(jù)包級傳送方式。
所述的數(shù)據(jù)接收方法，在字節(jié)級傳送方式，由DRPA[x]信號直接向主控器指示受控器各通道數(shù)據(jù)存儲的狀態(tài)；在數(shù)據(jù)包級傳送方式，由地址譯碼及鎖存模塊輸入通道地址譯碼，PRPA響應(yīng)模塊經(jīng)過多選一，由PRPA信號向主控器回應(yīng)受控器各通道數(shù)據(jù)存儲的狀態(tài)。
所述的數(shù)據(jù)接收方法，步驟(c)進行的同時給數(shù)據(jù)包數(shù)據(jù)做奇偶校驗，如果所得奇偶校驗結(jié)果與TPRTY信號線上的結(jié)果不一致，就產(chǎn)生告警信息匯報給CPU配置模塊。
所述的數(shù)據(jù)接收方法，主控器和受控器增加一個接口信號，使外接物理層器件增加到32個。
本發(fā)明提供數(shù)據(jù)包復(fù)用接收受控器，滿足POS level 2接口標(biāo)準(zhǔn)，支持HDLC，PPP，F(xiàn)rame Relay等多種數(shù)據(jù)包的復(fù)用協(xié)議。此外本發(fā)明采用片內(nèi)通道轉(zhuǎn)換背靠背傳輸，消除固定周期(Dead Cycle)占用的帶寬。另外，POS level2接口標(biāo)準(zhǔn)支持1個鏈路層器件對接31個物理層器件，本發(fā)明增加一個接口信號，使得本接口可以作為32個物理層器件被選中。本發(fā)明可以采用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)。


圖1 POS level 2接口協(xié)議物理層器件和鏈路層器件基本關(guān)系的結(jié)構(gòu)圖；圖2物理層器件和鏈路層器件在字節(jié)級傳輸方式接口信號的時序關(guān)系圖；圖3本發(fā)明數(shù)據(jù)包復(fù)用接收受控器電路結(jié)構(gòu)圖；圖4本發(fā)明上行緩沖器模塊電路結(jié)構(gòu)圖；圖5本發(fā)明字節(jié)級傳輸方式片內(nèi)背靠背傳輸時序圖；圖6本發(fā)明數(shù)據(jù)包級傳輸方式時序圖；圖7本發(fā)明作為第32個PHY器件時序圖。
具體實施例方式
下面結(jié)合附圖，對本發(fā)明做進一步的詳細(xì)描述。
圖1為POS level 2接口協(xié)議物理層器件和鏈路層器件之間基本關(guān)系的結(jié)構(gòu)圖。鏈路層器件為主控器，物理層器件為受控器。圖中物理層器件有4個通道，也就是片內(nèi)集成了4個PHY器件。如果進行字節(jié)級傳輸，DRPA[4:1]信號分別指示這4個通道數(shù)據(jù)包的存儲狀態(tài)。如果進行數(shù)據(jù)包級傳輸，主控器由RADR[4:0]查詢地址，受控器PRPA信號在下1個時鐘節(jié)拍回應(yīng)通道數(shù)據(jù)包的存儲狀態(tài)。接口所有信號都在時鐘RFCLK的上升沿采樣，因而對于物理層器件和鏈路層器件時鐘必須同源，它可以由主控器發(fā)出，也可以由系統(tǒng)引入。接口的數(shù)據(jù)總線寬度為16位，因而在數(shù)據(jù)包尾傳送時需要RMOD信號指示數(shù)據(jù)總線整個字還是高8位有效。
圖2為物理層器件和鏈路層器件在字節(jié)級傳輸方式下接口信號間的時序關(guān)系。因為是進行單對單的數(shù)據(jù)傳送，RADR[4:0]地址總線可以定在固定電平上。DRPA
信號指示受控器存儲單元內(nèi)數(shù)據(jù)包的存儲狀況，而RVAL信號指示當(dāng)前數(shù)據(jù)傳送中數(shù)據(jù)總線上的數(shù)據(jù)是否有效。在時鐘13，受控器向主控器發(fā)REOP為高信號，表示數(shù)據(jù)總線上的是數(shù)據(jù)包最后一個字或字節(jié)。此時，RMOD和RERR信號才有效。RMOD信號為高表示數(shù)據(jù)總線上高8位數(shù)據(jù)有效，RMOD信號為低表示數(shù)據(jù)總線上16位均有效；RERR信號為高表示這次傳送的數(shù)據(jù)包應(yīng)該被丟棄，RERR信號為低表示這次傳送的數(shù)據(jù)包應(yīng)該被保留。
圖3本發(fā)明數(shù)據(jù)包復(fù)用接收受控器電路結(jié)構(gòu)圖。數(shù)據(jù)包復(fù)用接收受控器電路包括PHY處理器模塊1、2、3、4、接收控制模塊14、地址譯碼及鎖存模塊11、PRPA響應(yīng)模塊12、CPU配置模塊13和上行緩沖器模塊10。
由于數(shù)據(jù)包的長度不能預(yù)先估計，所以不能在與主控器對應(yīng)的接口上設(shè)計記數(shù)模塊來給數(shù)據(jù)包計算長度。本發(fā)明將數(shù)據(jù)包長度計數(shù)器設(shè)計在PHY處理器模塊1、2、3、4中，同時PHY處理器模塊1、2、3、4負(fù)責(zé)辨認(rèn)數(shù)據(jù)包包頭字節(jié)，數(shù)據(jù)包包尾字節(jié)，并在數(shù)據(jù)包包尾辨識是否有7D-7E數(shù)據(jù)編碼，來確定是否將丟棄信息存入上行緩沖器模塊10相應(yīng)的地址中?？梢酝ㄟ^CPU接口訪問CPU配置模塊13，設(shè)定數(shù)據(jù)包最短、最長閾值。當(dāng)PHY處理器模塊1、2、3、4檢測到當(dāng)前數(shù)據(jù)包小于閾值，就將丟棄信息存入上行緩沖器模塊10；當(dāng)PHY處理器模塊1、2、3、4檢測到當(dāng)前數(shù)據(jù)包大于閾值，也將丟棄信息存入上行緩沖器模塊10，之后將大于閾值的數(shù)據(jù)包字節(jié)丟棄。
對于上行緩沖器模塊10，各個通道存入數(shù)據(jù)包數(shù)據(jù)和相應(yīng)的信息。由于是跨時鐘域工作，上行緩沖器模塊10要進行異步讀寫指針的調(diào)整，具體我們結(jié)合圖4詳細(xì)介紹。上行緩沖器模塊10里的存儲單元會將數(shù)據(jù)存儲的狀態(tài)信息送給PRPA響應(yīng)模塊12，由PRPA響應(yīng)模塊12經(jīng)閾值處理，或是直接指不或是經(jīng)過地址查詢，向主控器匯報狀態(tài)。由接收控制模塊14輸入讀使能和通道地址，每個時鐘節(jié)拍，上行緩沖器模塊10會從存儲單元讀取數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息，送給接收控制模塊14。
PRPA響應(yīng)模塊12從上行緩沖器模塊10輸入數(shù)據(jù)存儲的狀態(tài)信息，然后判斷存儲單元是否有一完整數(shù)據(jù)包或數(shù)據(jù)包的字節(jié)數(shù)是否已經(jīng)超過了CPU配置模塊13所預(yù)定的閾值，然后產(chǎn)生PRPA和DRPA[x](x表示通道號)信號。在字節(jié)級傳送方式，由DRPA[x]信號直接向主控器指示受控器各通道數(shù)據(jù)存儲的狀態(tài)；在數(shù)據(jù)包級傳送方式，由地址譯碼及鎖存模塊11輸入通道地址譯碼，PRPA響應(yīng)模塊12經(jīng)過多選一，由PRPA信號向主控器回應(yīng)受控器各通道數(shù)據(jù)存儲的狀態(tài)。
地址譯碼及鎖存模塊11對地址線RADR上的地址譯碼成相應(yīng)的通道地址，送給PRPA響應(yīng)模塊12作為輸出PRPA信號多選一的判據(jù)。同時在數(shù)據(jù)包傳輸前的一個時鐘節(jié)拍(既RENB由高變低前的一個時鐘節(jié)拍)將地址線RADR上的地址鎖住，經(jīng)通道譯碼后送給接收控制模塊14，作為讀取通道數(shù)據(jù)的依據(jù)。
當(dāng)主控器與受控器達(dá)成輸送協(xié)議后，受控器的接收控制模塊14檢測主控器發(fā)過來的RENB信號，然后由相應(yīng)的通道地址讀取上行緩沖器模塊10里的數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息；接著將數(shù)據(jù)包包頭、數(shù)據(jù)包包尾以及是否丟棄信息與相應(yīng)的數(shù)據(jù)包字節(jié)對應(yīng)起來；同時給16位數(shù)據(jù)包數(shù)據(jù)做奇偶校驗；最后由RSOP、REOP、RERR、RMOD、RPRTY和RDAT信號將數(shù)據(jù)包相關(guān)信息和數(shù)據(jù)傳送給主控器。
圖4為本發(fā)明上行緩沖器模塊電路結(jié)構(gòu)圖。它分為通道寫控制邏輯子模塊203，存儲單元子模塊201，同步邏輯子模塊202和通道讀控制邏輯子模塊204。
存儲單元子模塊201包含與受控器通道數(shù)相同的緩存器，它按通道地址存儲相應(yīng)通道數(shù)據(jù)包數(shù)據(jù)以及相關(guān)信息，可以采用RAM來實現(xiàn)。
通道寫控制邏輯子模塊203控制存儲單元寫邏輯指針，由PHY處理器控制，將數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息寫入相應(yīng)通道的相應(yīng)地址中；同時通道寫控制邏輯子模塊203輸入由同步邏輯子模塊202送來的經(jīng)時鐘同步過后讀指針，判斷上行緩沖器是否產(chǎn)生數(shù)據(jù)上溢出，然后向CPU配置模塊13報告。
通道讀控制邏輯子模塊204控制存儲單元讀邏輯指針，由接收控制模塊14控制，將數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息從相應(yīng)通道的相應(yīng)地址中讀出；同時通道讀控制邏輯子模塊204輸入由同步邏輯子模塊202送來的經(jīng)時鐘同步過后寫指針，產(chǎn)生各通道存儲單元數(shù)據(jù)包存儲的情況，將這些信號送給PRPA響應(yīng)模塊12作為產(chǎn)生回應(yīng)主控器查詢PRPA信號的依據(jù)；比較讀寫指針，判斷上行緩沖器是否產(chǎn)生數(shù)據(jù)下溢出，然后向CPU配置模塊13報告。
由于上行緩沖器模塊10工作在跨時鐘域里，為了消除異步時鐘域產(chǎn)生的邏輯不定態(tài)，本發(fā)明設(shè)立同步邏輯子模塊202做時鐘同步邏輯。具體為用寫時鐘控制的寄存器二級采樣讀時鐘產(chǎn)生的讀指針，將同步過后的讀指針?biāo)徒o通道寫控制邏輯子模塊203；同樣用讀時鐘控制的寄存器二級采樣寫時鐘產(chǎn)生的寫指針，將同步過后的寫指針?biāo)徒o通道讀控制邏輯子模塊204。
圖5為本發(fā)明字節(jié)級傳輸方式片內(nèi)背靠背傳輸時序圖。由于數(shù)據(jù)包的長度不確定，所以在數(shù)據(jù)傳輸時，主控器要檢測受控器的RVAL信號來確定本次數(shù)據(jù)傳輸是否結(jié)束。如主控器檢測到受控器的RVAL信號由高變低，然后可以將RENB信號由低拉高，如圖2的時鐘14，或由于數(shù)據(jù)通道切換，需要插入一個空物理層地址周期，這個時鐘周期稱為固定周期(Dead Cycle)。但如果受控器幾個通道集成在同一IC里，受控器與主控器數(shù)據(jù)傳輸在這幾個通道切換時，是否需要固定周期(Dead Cycle)，POS-PHY接口協(xié)議沒有做規(guī)定。為了提高帶寬，本發(fā)明支持片內(nèi)通道轉(zhuǎn)換背靠背傳輸。如圖5，通道1和通道2在一個IC內(nèi)，通道3和通道4在另一個IC內(nèi)。時鐘1之前主控器與受控器通道1進行數(shù)據(jù)傳輸，在時鐘4主控器想切換數(shù)據(jù)通道，因而在地址線RADR上給出通道2的地址，受控器在時鐘5檢測到通道地址的變化，不需要固定周期(Dead Cycle)的等待，立即將通道切換到通道2，完成片內(nèi)通道轉(zhuǎn)換背靠背傳輸。在時鐘7通道3的存儲單元已經(jīng)存儲到足夠的數(shù)據(jù)包，因此將DRPA[3]信號置高。主控器在時鐘9想將數(shù)據(jù)傳輸通道切換到通道3，將RENB信號由底拉高，同時在地址線上給出空物理層地址IF；通道2所在的IC在時鐘10檢測到后將所有的輸出信號RDAT、RVAL、RSOP、REOP、RMOD、RERR和RPRTY等驅(qū)動到高阻態(tài)；時鐘11，通道3所在的IC檢測到通道選擇地址，將所有的輸出信號驅(qū)動到固定電平。為了避免一個IC將片外數(shù)據(jù)總線驅(qū)動到高阻態(tài)而另一個IC同時將片外數(shù)據(jù)總線驅(qū)動到固定電平造成的邏輯沖突，所以本發(fā)明在片外通道切換需要一個固定周期(DeadCycle)。
圖6為本發(fā)明數(shù)據(jù)包級傳輸方式時序圖。在時鐘1之前，主控器與本發(fā)明復(fù)用接收受控器通道A進行數(shù)據(jù)傳輸。在時鐘1、時鐘3和時鐘5，復(fù)用接收受控器通道A、B和C回應(yīng)主控器的查詢，分別驅(qū)動PRPA信號。在時鐘7，復(fù)用受控器將REOP信號由低拉高，表示此時在數(shù)據(jù)總線RDAT上對應(yīng)的是數(shù)據(jù)包最后一個數(shù)據(jù)。在時鐘8，復(fù)用接收受控器將RVAL信號由高置低，向主控器表示要結(jié)束此次數(shù)據(jù)傳輸。主控器在時鐘9檢測到RVAL為高后，將RENB信號由低拉高結(jié)束此次數(shù)據(jù)傳輸，所以時鐘8是一個固定周期(Dead Cycle)。在時鐘3通道B已經(jīng)給主控器回應(yīng)高電平PRPA信號，表示此通道可以進行數(shù)據(jù)傳輸。在時鐘10，通道B鎖存地址，時鐘11檢測到RENB信號為低后，將數(shù)據(jù)打出。
圖7為本發(fā)明作為第32個PHY器件時序圖。由于POS level 2接口協(xié)議中查詢地址的寬度為5，而地址總線1F為空物理層地址，所有受控器都不應(yīng)該響應(yīng)。因此1個鏈路層器件理論上可以外接31個物理層器件。而在本發(fā)明中，借鑒SCI-PHY接口協(xié)議思路，由于引入了RVALID信號用于區(qū)分1F信號是否為空物理層地址，因此可以將物理層器件的查詢范圍增加到32個。如果主控器支持外接32個PHY器件，可以與受控器對應(yīng)RVALID信號連接起來?？梢栽O(shè)置CPU配置模塊13，配置本發(fā)明是否可做第32個PHY器件。圖7中，時鐘5 RVALID為高，1F通道作為第32個PHY期間被選中，因此回應(yīng)高電平PRPA信號表示它可以做數(shù)據(jù)傳送。在時鐘11，復(fù)用受控器鎖住地址。時鐘12檢測到RENB為低后，將數(shù)據(jù)送到數(shù)據(jù)總線上。
權(quán)利要求
1.一種數(shù)據(jù)包復(fù)用接收受控器，其特征在于，包括PHY處理器模塊、接收控制模塊、地址譯碼及鎖存模塊、PRPA響應(yīng)模塊、CPU配置模塊和上行緩沖器模塊；所述PHY處理器模塊，辨認(rèn)數(shù)據(jù)包包頭，數(shù)據(jù)包包尾以及數(shù)據(jù)包字節(jié)數(shù)是否超過預(yù)定的閾值等控制信息，然后將數(shù)據(jù)包和相關(guān)的信息，存入上行緩沖器模塊對應(yīng)地址中；所述接收控制模塊，接收地址譯碼及鎖存模塊送來的通道選擇信號，檢測主控器的控制信號，將存儲在上行緩沖器模塊中相關(guān)通道的數(shù)據(jù)包以及相關(guān)的信息放到POS-PHY總線上；所述地址譯碼及鎖存模塊，將地址總線上的信號譯碼，作為選擇上行緩沖器存儲單元的依據(jù)，在傳輸數(shù)據(jù)前將傳輸通道地址鎖存住；所述PRPA響應(yīng)模塊，接收地址譯碼及鎖存模塊送來的通道選擇信號以及上行緩沖器模塊各存儲單元數(shù)據(jù)包存儲狀態(tài)信號，產(chǎn)生PRPA信號向主控器返回，響應(yīng)主控器的有效地址查詢；所述CPU配置模塊，CPU接口可以訪問并配制此模塊，可以設(shè)置數(shù)據(jù)包的最長字節(jié)數(shù)和最短字節(jié)數(shù)，可以設(shè)置通道和外部地址的對應(yīng)關(guān)系；所述上行緩沖器模塊，按通道地址將數(shù)據(jù)包和數(shù)據(jù)包包頭、數(shù)據(jù)包包尾等相關(guān)信息存入存儲單元中，接收地址譯碼及鎖存模塊送來的通道選擇信號，由接收控制模塊讀取相應(yīng)存儲單元地址中的數(shù)據(jù)。
2.如權(quán)利要求1所述數(shù)據(jù)包復(fù)用接收受控器，其特征在于，所述上行緩沖器模塊進一步分為通道寫控制邏輯子模塊，存儲單元子模塊，同步邏輯子模塊和通道讀控制邏輯子模塊；所述通道寫控制邏輯子模塊，按存儲單元地址將數(shù)據(jù)包和相關(guān)信息寫入存儲單元子模塊；所述存儲單元子模塊，包括與物理層器件通道個數(shù)相同的緩存器，用于存儲對應(yīng)的物理層器件的數(shù)據(jù)包和相關(guān)信息；所述同步邏輯子模塊，在跨時鐘域里將寫邏輯指針和讀邏輯指針做同步轉(zhuǎn)換，以產(chǎn)生存儲狀態(tài)信號；所述通道讀控制邏輯子模塊，按存儲單元地址將數(shù)據(jù)包和相關(guān)信息從存儲單元子模塊中讀出，并將經(jīng)同步后的存儲狀態(tài)信號輸出。
3.如權(quán)利要求1所述數(shù)據(jù)包復(fù)用接收受控器，其特征在于，所述緩存器可以采用RAM構(gòu)成。
4.一種數(shù)據(jù)包解復(fù)用接收受控器進行數(shù)據(jù)接收的方法，其特征在于，至少包括以下步驟(1)將數(shù)據(jù)長度記數(shù)器設(shè)計在PHY處理器模塊中，PHY處理器模塊辨認(rèn)數(shù)據(jù)包包頭、數(shù)據(jù)包包尾，并在數(shù)據(jù)包包尾辯識是否有Abort Sequence編碼，以決定是否將丟棄信息存入上行緩沖器模塊相應(yīng)地址中；(2)各個通道數(shù)據(jù)包數(shù)據(jù)和相應(yīng)的信息存入上行緩沖器模塊；(3)上行緩沖器模塊將數(shù)據(jù)存儲的狀態(tài)信息送給PRPA響應(yīng)模塊，經(jīng)過閾值處理，或者直接指示或者經(jīng)過地址查詢，向主控器匯報狀態(tài)。
5.如權(quán)利要求4所述的數(shù)據(jù)包解復(fù)用接收方法，其特征在于，步驟(3)還包括如下步驟(a)PRPA響應(yīng)模塊判斷存儲單元是否有空間存儲一完整數(shù)據(jù)包或者存儲空間所能存儲的數(shù)據(jù)包的字節(jié)數(shù)是否已經(jīng)超過了CPU配置模塊預(yù)定的閾值，然后產(chǎn)生PRPA和DRPA[x]信號；(b)地址譯碼及鎖存模塊對地址線TADR上的地址譯碼成相應(yīng)的通道地址，送給PRPA響應(yīng)模塊作為輸出PRPA信號多選一的判據(jù)；同時在數(shù)據(jù)包傳輸前的一個時鐘節(jié)拍將地址線TADR上的地址鎖住，經(jīng)通道譯碼后送給接收控制模塊，作為寫入通道數(shù)據(jù)的依據(jù)；(c)當(dāng)主控器與受控器達(dá)成接收協(xié)議后，受控器的接收控制模塊檢測主控器發(fā)過來的TENB信號，然后由相應(yīng)的通道地址讀取上行緩沖器模塊里的數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息。
6.如權(quán)利要求5所述的數(shù)據(jù)包解復(fù)用接收方法，其特征在于，步驟(a)所述預(yù)定的閾值包括設(shè)定數(shù)據(jù)包最短閾值和最長閾值。
7.如權(quán)利要求6所述的數(shù)據(jù)接收方法，其特征在于，當(dāng)PHY處理器模塊檢測到當(dāng)前數(shù)據(jù)包小于最短閾值，就將丟棄信息存入上行緩沖器模塊；當(dāng)PHY處理器模塊檢測到當(dāng)前數(shù)據(jù)包大于閾值，也將丟棄信息存入上行緩沖器模塊10，之后將大于閾值的數(shù)據(jù)包字節(jié)丟棄。
8.如權(quán)利要求4所述的數(shù)據(jù)接收方法，其特征在于，步驟(2)中還包括上行緩沖器模塊要進行異步讀寫指針的調(diào)整。
9.如權(quán)利要求4所述的數(shù)據(jù)接收方法，其特征在于，步驟(3)后還包括以下步驟由接收控制模塊輸入讀使能和通道地址、每個時鐘節(jié)拍，上行緩沖器模塊從存儲單元讀取數(shù)據(jù)包數(shù)據(jù)和相關(guān)信息，送給接收控制模塊。
10.如權(quán)利要求5或9所述的數(shù)據(jù)接收方法，其特征在于，傳輸方式分為兩種字節(jié)級傳送方式和數(shù)據(jù)包級傳送方式。
11.如權(quán)利要求10所述的數(shù)據(jù)接收方法，其特征在于，在字節(jié)級傳送方式，由DRPA[x]信號直接向主控器指示受控器各通道數(shù)據(jù)存儲的狀態(tài)；在數(shù)據(jù)包級傳送方式，由地址譯碼及鎖存模塊輸入通道地址譯碼，PRPA響應(yīng)模塊經(jīng)過多選一，由PRPA信號向主控器回應(yīng)受控器各通道數(shù)據(jù)存儲的狀態(tài)。
12.如權(quán)利要求5所述的數(shù)據(jù)接收方法，其特征在于，步驟(c)進行的同時給數(shù)據(jù)包數(shù)據(jù)做奇偶校驗，如果所得奇偶校驗結(jié)果與TPRTY信號線上的結(jié)果不一致，就產(chǎn)生告警信息匯報給CPU配置模塊。
13.如權(quán)利要求5所述的數(shù)據(jù)接收方法，其特征在于，主控器和受控器增加一個接口信號，使外接物理層器件增加到32個。
全文摘要
本發(fā)明涉及一種數(shù)據(jù)包復(fù)用接收受控器及數(shù)據(jù)接收方法，包括PHY處理器模塊、接收控制模塊、地址譯碼及鎖存模塊、PRPA響應(yīng)模塊、CPU配置模塊和上行緩沖器模塊；將數(shù)據(jù)長度記數(shù)器設(shè)計在PHY處理器模塊中，PHY處理器模塊辨認(rèn)數(shù)據(jù)包包頭、數(shù)據(jù)包包尾，并在數(shù)據(jù)包包尾辯識是否有Abort Sequence編碼，以決定是否將丟棄信息存入上行緩沖器模塊相應(yīng)地址中；各個通道數(shù)據(jù)包數(shù)據(jù)和相應(yīng)的信息存入上行緩沖器模塊；上行緩沖器模塊將數(shù)據(jù)存儲的狀態(tài)信息送給PRPA響應(yīng)模塊，經(jīng)過閾值處理，或者直接指示或者經(jīng)過地址查詢，向主控器匯報狀態(tài)。從而實現(xiàn)從物理層到鏈路層的上行方向數(shù)據(jù)包解復(fù)用，完成用戶和寬帶數(shù)據(jù)之間的數(shù)據(jù)交換。
文檔編號H04Q3/545GK1553672SQ03131808
公開日2004年12月8日 申請日期2003年6月2日 優(yōu)先權(quán)日2003年6月2日
發(fā)明者田小峰 申請人:中興通訊股份有限公司