專利名稱：用于數(shù)字波束形成并行處理系統(tǒng)的數(shù)據(jù)分配方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字波束形成方法，更具體地說，本發(fā)明涉及一種用于數(shù)字波束形成并行處理系統(tǒng)的數(shù)據(jù)分配方法。
背景技術(shù)：
在現(xiàn)代高速發(fā)展的無線通訊領(lǐng)域內(nèi)，人們通過引入數(shù)字波束形成技術(shù)來降低多途干擾，提高信號檢測增益，擴大系統(tǒng)容量。
在文章“數(shù)字多波束形成在SHARC處理器上的實現(xiàn)，數(shù)據(jù)采集與處理，Vol14，pp429～432”中，公開了一種基于SHARC處理上實現(xiàn)數(shù)字多波束形成的并行計算方法。采用波前陣列的并行陣列結(jié)構(gòu)，即各個處理器采用數(shù)據(jù)驅(qū)動的方式，只有在計算所需要的數(shù)據(jù)從相鄰的處理器到達后，處理器才由靜止狀態(tài)轉(zhuǎn)為工作狀態(tài)，這是一個全局異步的處理器陣列，不需要全局的控制和同步，數(shù)據(jù)傳遞采用握手方式進行。為了實現(xiàn)實時的并行處理，文章提出了在三個層次上實現(xiàn)并行操作各子任務(wù)之間的并行、數(shù)據(jù)通信與計算之間的并行、乘法加法運算與數(shù)據(jù)訪問的并行，最終達到并行處理的目的。
“超級哈佛體系結(jié)構(gòu)”(SHARC)處理器內(nèi)包括DSP芯片和傳感器，在進行數(shù)據(jù)并行處理過程中，由傳感器向DSP處理器分配傳輸數(shù)據(jù)信號。如果傳感器向DSP芯片數(shù)據(jù)信號時分配不當(dāng)，則很容易引起數(shù)據(jù)傳遞的瓶頸問題或者造成硬件資源的浪費，從而使得系統(tǒng)的實時性很難達到。
在上述和許多其它公開發(fā)表的技術(shù)文獻中，雖然都提出了要進行任務(wù)之間、乃至多處理器之間的并行問題，但是，均沒有就這種應(yīng)用中如何分配數(shù)據(jù)信號給出定量的解決方法。
綜上所述，為了使數(shù)字波束形成技術(shù)在DSP平臺上的實現(xiàn)有更好的實時性和精確性，提高并行處理系統(tǒng)的有效性，必須尋找一種數(shù)據(jù)分配方法來解決多處理器并行處理的情況。

發(fā)明內(nèi)容
本發(fā)明的目的在于為數(shù)字波束形成并行處理系統(tǒng)提供一種數(shù)據(jù)分配方法，解決在DSP平臺上進行數(shù)字波束形成時容易出現(xiàn)的數(shù)據(jù)傳輸瓶頸問題，同時保證了每個DSP芯片的存儲量要求和運算量的飽和程度，提高系統(tǒng)的實時性。
本發(fā)明的技術(shù)方案為一種用于數(shù)字波束形成并行處理系統(tǒng)的數(shù)據(jù)分配方法，所述的數(shù)字波束形成并行處理系統(tǒng)包括N個傳感器和R片DSP芯片，形成一個波束使用的傳感器數(shù)目為M；用i作為DSP芯片的標號，其中1≤i≤R；對N個傳感器采用自然數(shù)循環(huán)編號的方法進行編號，即將第j個傳感器編號為j、j+N、j+2N、......，依次類推，其中1≤j≤N；當(dāng)N為R的整數(shù)倍時，利用公式ρ＝N/R+M-1計算每個DSP芯片上處理的傳感器信號路數(shù)；將編號在(i-1)(ρ-M+1)+1～iρ-(i-1)(M-1)范圍內(nèi)的傳感器的信號分配傳輸給第i個DSP芯片當(dāng)N不是R的整數(shù)倍時，令K為N/R的整數(shù)部分，令J＝(K+1)R，利用公式ρ＝J/R+M-1計算第1～(R-1)片DSP芯片上處理的傳感器信號路數(shù)，將編號在(i-1)(ρ-M+1)+1～iρ-(i-1)(M-1)范圍內(nèi)的傳感器的信號分配傳輸給第i個DSP芯片，其中1≤i≤(R-1)；第R片DSP芯片上處理的傳感器信號路數(shù)為ρ-J+N，將編號在(R-1)(ρ-M+1)+1～Rρ-(R-1)(M-1)-J+N范圍內(nèi)的傳感器的信號分配傳輸給第R個DSP芯片。
需要注意的是，當(dāng)N為R的整數(shù)倍時，系統(tǒng)將達到最好的利用率和穩(wěn)定性。
將本發(fā)明的數(shù)據(jù)分配方法用于數(shù)字波束形成并行處理系統(tǒng)后，既防止了數(shù)字波束并行處理系統(tǒng)容易出現(xiàn)的數(shù)據(jù)傳輸?shù)钠款i問題，而且因為信號的重復(fù)使用率高從而減少了數(shù)據(jù)存儲要求和運算量，降低了系統(tǒng)的硬件開銷和成本。而且，本發(fā)明的數(shù)據(jù)分配方法簡單易用，計算量小，可以在數(shù)字信號處理芯片(DSP)上實時、快速地完成數(shù)字波束形成并行處理過程。本發(fā)明的數(shù)據(jù)分配方法尤其適用于多傳感器系統(tǒng)進行數(shù)字波束形成的過程。
具體實施例方式
下面結(jié)合附圖
及具體實施方向?qū)Ρ景l(fā)明做進一步詳細描述。
實施例1在本實施例中，利用R＝3個DSP芯片完成對N＝24個傳感器的數(shù)據(jù)分配，形成一個波束所使用的傳感器數(shù)目M＝8，此時傳感器的數(shù)目24為DSP芯片數(shù)目3的整數(shù)倍。R、N、M的數(shù)目是由系統(tǒng)的設(shè)計要求給出的。對24個傳感器采用自然數(shù)循環(huán)編號的方法進行編號，即將第j個傳感器編號為j、j+N、j+2N、......，依次類推，其中1≤j≤N；即24個傳感器連續(xù)編號為1、2、3、...、23、24，然后再從第1個傳感器繼續(xù)編號為25、26、27、...、47、48，依次類推。
每個DSP芯片上處理的傳感器信號路數(shù)ρ＝N/R+M-1＝24/3+8-1＝15。將編號在(i-1)(ρ-M+1)+1～iρ-(i-1)(M-1)范圍內(nèi)的傳感器的信號分配給第i個DSP芯片。根據(jù)上述公式可算出，分配給第1片DSP芯片的傳感器編號為1～15，分配給第2片DSP芯片的傳感器編號為9～23，分配給第3片DSP芯片的傳感器編號為17～31；根據(jù)上面的傳感器編號方法得知，編號為25～31的傳感器事實上就是編號為1～7的傳感器，則分配給第3片DSP芯片的傳感器編號為17～24和1～7。
根據(jù)上述分配，將傳感器的信號傳輸至相應(yīng)的DSP芯片進行并行處理，這種并行處理方法已經(jīng)在背景技術(shù)中引入的參考文獻中有記載。其中，■第1片DSP芯片輸入1～15路信號，輸出7～22路波束；■第2片DSP芯片輸入9～23路信號，輸出23～38路波束；■第3片DSP芯片輸入17～24和1～7路信號，輸出39～48路和1～6路波束。
這樣就得到了所有的波束輸出。
在本實施例中，信號數(shù)據(jù)的復(fù)用率η=M-1NR=8-124×3=7/8,]]>使得數(shù)據(jù)信號得到了有效的利用。
可根據(jù)每個DSP芯片所處理的傳感器信號路數(shù)來估計DSP芯片所需存儲量的大小，所使用的公式為E=Δ1+Δ2R+ρ×K,]]>其中E為每個DSP芯片上所需數(shù)據(jù)存儲量的大小，K為處理每路接收信號每幀數(shù)據(jù)的長度，Δ1、Δ2為每一片DSP需要的固定存儲量。Δ1Δ2由系統(tǒng)的設(shè)計要求給出，K取1024字。E小于使用的DSP物理內(nèi)存。在本系統(tǒng)中每幀數(shù)據(jù)長度為1024×32位，則單片存儲量約為E=Δ1+Δ2R+ρ×K=Δ1+Δ23+15×1024×32.]]>因為 相對較小，所以單片內(nèi)存約為15×1024×32位。
實施例2在本實施例中，利用R＝3個DSP芯片完成對N＝22個傳感器的數(shù)據(jù)分配，形成一個波束所使用的傳感器數(shù)目M＝8，此時傳感器的數(shù)目22不是DSP芯片數(shù)目3的整數(shù)倍。R、N、M的數(shù)目是由系統(tǒng)的設(shè)計要求給出的。對傳感器的編號方法與實施例1相同。
令K為N/R的整數(shù)部分，在本實施例中K為22/3的整數(shù)部分，即K＝7。令J＝(K+1)R＝(7+1)×3＝24。
對于第1和第2片DSP芯片，其上處理的傳感器信號路數(shù)為ρ＝J/R+M-1＝24/3+8-1＝15。將編號在(i-1)(ρ-M+1)+1～iρ-(i-1)(M-1)范圍內(nèi)的傳感器的信號分配傳輸給第i個DSP芯片，其中i為1和2。這樣，可算出分配給第1片DSP芯片的傳感器編號為1～15，分配給第2片DSP芯片的傳感器編號為9～23，編號9～23的等價編號為9～22和1。第R片DSP芯片上處理的傳感器信號路數(shù)為ρ-J+N，將編號在(R-1)(ρ-M+1)+1～Rρ-(R-1)(M-1)-J+N范圍內(nèi)的傳感器的信號分配傳輸給第R個DSP芯片。在本實施例中R＝3，這樣對于第3片DSP芯片，其上處理的傳感器信號路數(shù)為ρ-J+N＝15-24+22＝13，其上分配的傳感器編號為17～29，其等價編號為17～22和1～7。
根據(jù)上述分配，將傳感器的信號傳輸至相應(yīng)的DSP芯片進行并行處理，這種并行處理方法已經(jīng)在背景技術(shù)中引入的參考文獻中有記載。其中，■第1片DSP芯片輸入1～15路信號，輸出7～22路波束；■第2片DSP芯片輸入9～22和1路信號，輸出23～38路波束；■第3片DSP芯片輸入17～22和1～7路信號，輸出39～44路和1～6路波束。
這樣就得到了所有的波束輸出。
在本實施例中，信號數(shù)據(jù)的復(fù)用率η=M-1NR=722×3=2122,]]>使得數(shù)據(jù)信號得到了有效的利用。
對于DSP芯片所需存儲量的計算與實施例1相同。在本實施例中，第1第2片DSP芯片所處理的傳感器信號路數(shù)都為15，所以其存儲量約為15×1024×32位，由于第3片DSP芯片處理的傳感器信號路數(shù)為13，所以第3片DSP芯片存儲量應(yīng)約為13×1024×32位。
權(quán)利要求
1.一種用于數(shù)字波束形成并行處理系統(tǒng)的數(shù)據(jù)分配方法，所述的數(shù)字波束形成并行處理系統(tǒng)包括N個傳感器和R片DSP芯片，形成一個波束使用的傳感器數(shù)目為M；用i作為DSP芯片的標號，其中1≤i≤R；對N個傳感器采用自然數(shù)循環(huán)編號的方法進行編號，即將第j個傳感器編號為j、j+N、j+2N、......，依次類推，其中1≤j≤N；當(dāng)N為R的整數(shù)倍時，利用公式ρ＝N/R+M-1計算每個DSP芯片上處理的傳感器信號路數(shù)；將編號在(i-1)(ρ-M+1)+1～iρ-(i-1)(M-1)范圍內(nèi)的傳感器的信號分配傳輸給第i個DSP芯片；當(dāng)N不是R的整數(shù)倍時，令K為N/R的整數(shù)部分，令J＝(K+1)R，利用公式ρ＝J/R+M-1計算第1～(R-1)片DSP芯片上處理的傳感器信號路數(shù)，將編號在(i-1)(ρ-M+1)+1～iρ-(i-1)(M-1)范圍內(nèi)的傳感器的信號分配傳輸給第i個DSP芯片，其中1≤i≤(R-1)；第R片DSP芯片上處理的傳感器信號路數(shù)為ρ-J+N，將編號在(R-1)(ρ-M+1)+1～Rρ-(R-1)(M-1)-J+N范圍內(nèi)的傳感器的信號分配傳輸給第R個DSP芯片。
全文摘要
本發(fā)明公開了一種用于數(shù)字波束形成并行處理系統(tǒng)的數(shù)據(jù)分配方法，這里的數(shù)字波束形成并行處理系統(tǒng)包括N個傳感器和片DSP芯片，形成一個波束使用的傳感器數(shù)目為M。用i作為DSP芯片的標號，其中1≤i≤；對N個傳感器采用自然數(shù)循環(huán)編號的方法進行編號。當(dāng)N為的整數(shù)倍時，利用公式p=N/+M－1計算每個DSP芯片上處理的傳感器信號路數(shù)；將編號在(i－1)(ρ－M+1)+1～iρ－(i－1)(M－1)范圍內(nèi)的傳感器的信號分配傳輸給第i個DSP芯片。對于N不是的整數(shù)倍的情況也可以做類似處理。將本發(fā)明應(yīng)用于數(shù)字波束形成并行處理系統(tǒng)后，可防止數(shù)據(jù)傳輸產(chǎn)生瓶頸，減少數(shù)據(jù)存儲要求，降低系統(tǒng)的硬件開銷和成本。本發(fā)明的數(shù)據(jù)分配方法簡單易用，計算量小，可在DSP芯片上實時快速地完成數(shù)字波束形成并行處理過程。
文檔編號H04B15/00GK1567741SQ0313774
公開日2005年1月19日 申請日期2003年6月23日 優(yōu)先權(quán)日2003年6月23日
發(fā)明者楊泰山, 李蕾, 馮欣欣, 蔡惠智 申請人:中國科學(xué)院聲學(xué)研究所