專利名稱：輸入突發(fā)信號中包含的加性直流分量檢測的制作方法
技術領域：
本發(fā)明涉及輸入突發(fā)信號中包含的加性直流(DC)分量的檢測，如權利要求1的前序部分所述。
本文中所述的加性DC分量被視為加到時變信號s(t)中的恒定值或者相對較為緩慢地變化的電信號。在實際的系統(tǒng)中，典型的加性DC分量是加到時變信號上的偏移電壓或電流。在許多實際情況下，這種DC分量不涉及其中出現(xiàn)它們的系統(tǒng)的性能的主要阻礙。但是存在DC信號可確定系統(tǒng)中比較主要的錯誤的情況。在例如采用數(shù)字數(shù)據(jù)的調(diào)頻以及更精確的GFSK調(diào)制的藍牙和DECT系統(tǒng)中，情況就是這樣。在藍牙信號的第一部分，前同步碼由表明突發(fā)信號傳輸開始的預定符號序列來表示。突發(fā)信號隨機出現(xiàn)，也就是說，在用戶發(fā)出對藍牙業(yè)務的請求的時刻出現(xiàn)。在藍牙接收機中，所接收的突發(fā)信號經(jīng)過解調(diào)，并經(jīng)過限幅器。限幅器基本上為判決電路，例如指明解調(diào)信號的幅度是高于還是低于參考值的比較器。當DC偏移信號出現(xiàn)在解調(diào)信號中時，限幅器判決可能受到影響，使得在其輸出中不提供正確的信息，即+1和-1的預定符號序列會被改變，產(chǎn)生另一符號序列。當發(fā)送突發(fā)信號的前同步碼以表明對藍牙或DECT系統(tǒng)的業(yè)務的請求時，這是備受關注的問題。如果突發(fā)的前同步碼未被正確地識別，則請求未被識別，必須重復該請求。因此，需要評估突發(fā)信號的DC分量。應該強調(diào)的是，DC分量表現(xiàn)為輸入信號與本地振蕩器產(chǎn)生的信號頻率之間的頻率誤差的直接結(jié)果。因此，估算的DC分量被用作反饋信號，用于控制本地振蕩器以便獲得盡可能低的DC偏移分量。
在US-A6104238中描述了采用DC偏移估算器的FM解調(diào)器。DC偏移估算器耦合在檢測器與限幅器之間。DC偏移估算器為限幅器以及本地振蕩器提供對從檢測器接收的信號的DC偏移的估算。限幅器采用DC偏移估算結(jié)果作為門限電壓。假定發(fā)射機發(fā)送無DC信號作為輸入信號的前同步碼。另外還指出，DC估算器包括低通濾波器，即與采樣和保持電路以及用于使樣本與調(diào)解器定時同步的同步電路結(jié)合的積分器。應該指出，即使發(fā)送信號是無DC的，但DC分量可能因解調(diào)過程而出現(xiàn)。此外，在突發(fā)模式中，必須識別比特的預定序列。通過上述專利所提供的解決方案，比特的預定序列僅在限幅器已經(jīng)在信號接收中引入補充延遲之后才能被可靠地識別。
因此，本發(fā)明的一個目的是提供一種以相對較短的時間周期、即以相對較高的速度執(zhí)行DC分量的檢測的方法。
根據(jù)本發(fā)明，這采用如權利要求1的前序部分所述的方法來實現(xiàn)，所述方法的特征在于，第一步驟和第二步驟并行地、即在自突發(fā)起始時刻開始的共同定義的時間周期中執(zhí)行。
在突發(fā)模式中，接收機必須識別突發(fā)的開始、即前同步碼，與接收的開始一致。這是利用如藍牙和DECT標準中那樣的比特的預定序列來實現(xiàn)的。必須首先估算突發(fā)中包含的屬于加性分量的DC分量，然后才可識別預定序列。這導致需要用于檢測預定序列所必需的附加延遲。在根據(jù)本發(fā)明的方法中，由于DC估算和預定序列檢測是并行地、即在自給定時刻開始的基本相等的時間周期中實現(xiàn)的，因此識別預定序列所需的時間大大減少。
在一個實施例中，突發(fā)檢測是在第三步驟和第四步驟中實現(xiàn)的。在第三步驟中，首先求信號的微分。作為主要結(jié)果，微分獲得任何DC分量的消失。預定序列通過微分轉(zhuǎn)換為另一個預定序列。因此，可靠地檢測所述另一個預定序列。由于突發(fā)包含輸入突發(fā)信號的預定部分，因此，在求該預定部分的微分之后，獲得信號的適當定義部分。信號的這個適當定義部分與另一預定信號部分進行比較，如果它們基本上彼此相等，則產(chǎn)生表明輸入突發(fā)信號包含預定信號部分的信號。
在本發(fā)明的另一個實施例中，用于檢測輸入突發(fā)信號的加性DC分量的電路包括用于估算加性DC分量以及產(chǎn)生表示輸入突發(fā)信號的DC偏移的估算結(jié)果的信號的第一模塊。該電路還包括用于從輸入突發(fā)信號中包含的多個可能信號部分中檢測一個信號部分的第二模塊。第二模塊從所述多個可能信號部分產(chǎn)生表示存在所述信號部分的控制信號。第一模塊和第二模塊在相同的時間間隔中、即自電路中輸入突發(fā)信號的輸入時刻所經(jīng)過的時間中工作，而且分別從第一模塊和第二模塊產(chǎn)生的信號明顯彼此相等。
在本發(fā)明的另一個實施例中，電路的第二模塊包括用于求輸入突發(fā)信號的微分并獲得微分信號的第三模塊。第三模塊微分耦合到信號識別電路。信號識別電路用于把微分信號識別為表示輸入突發(fā)信號中包含的多個可能信號部分的導數(shù)的另一組多個信號部分中的預定的一個。
在一個實施例中，控制信號是二進制信號。此外，控制信號控制耦合到第一模塊的開關，用于當從輸入突發(fā)信號中包含的多個可能信號部分中檢測到所述信號部分時，產(chǎn)生加性DC分量。這里應該指出，DC估算是對電路中的輸入突發(fā)信號連續(xù)執(zhí)行的。第一模塊產(chǎn)生的信號還僅當在第二模塊中檢測到信號的預定部分時才用于電路中。在本發(fā)明的另一個實施例中，估算DC分量輸入到突發(fā)檢測電路，用于消除在從輸入突發(fā)信號中包含的多個可能信號部分中檢測所述信號部分時可能出現(xiàn)的誤差。第一模塊和第二模塊之間經(jīng)由DC估算信號的這種耦合使得第二模塊中不需要提供微分電路。這使第二模塊的設計被簡化，從而以產(chǎn)生用于電路外部的DC估算信號需要較長時間為代價降低成本。應該強調(diào)的是，輸入突發(fā)信號可以是模擬的或者數(shù)字的。如果信號為模擬的，則它的預定部分可以是例如電信號形式、如電壓或電流，或者是光的形式、如光強度。信號可以經(jīng)過相位、頻率和幅度調(diào)制。當考慮數(shù)字信號時，所述信號部分表示符號或比特的指定序列。在這種情況下，在本發(fā)明的一個實施例中，信號識別電路包括第一串行-并行轉(zhuǎn)換器，用于把輸入突發(fā)信號從串行符號流轉(zhuǎn)換為第一并行流，所述串行-并行轉(zhuǎn)換器耦合到第一乘法器。第一乘法器把第一并行流與輸入突發(fā)信號中包含的信號部分的微分對應形式相乘，并產(chǎn)生第一乘積信號。第一乘積信號被輸入耦合到乘法器的模數(shù)電路。模數(shù)電路確定第一乘積信號的模數(shù)，并產(chǎn)生第一模數(shù)信號，第一模數(shù)信號被輸入耦合到模數(shù)電路的門限檢測器。門限檢測器把第一模數(shù)信號與表示輸入突發(fā)信號s(t)的信號部分的檢測的門限信號進行比較，門限檢測器每當檢測到輸入信號部分時產(chǎn)生控制信號。DC估算電路包括第二串行-并行轉(zhuǎn)換器，用于把輸入突發(fā)信號從串行符號流轉(zhuǎn)換為第二并行流。第二串行-并行轉(zhuǎn)換器耦合到第二乘法器。第二乘法器把第二并行流與符號的預定集合相乘。第二乘法器產(chǎn)生第二乘積信號，第二乘積信號被輸入耦合到第二乘法器的第一加法器電路，第一加法器把第二乘積信號中包含的多個分量彼此相加。第一加法器產(chǎn)生第一加法信號，所述第一加法信號被輸入耦合到加法器的放大器。放大器根據(jù)符號的預定集合以放大因數(shù)進行第一加法信號的放大，放大器產(chǎn)生估算信號。
考慮輸入突發(fā)信號具有關系式(1)所示的形式，s(t)=Σi=-∞∞sig(t-iT)+DC---(1)]]>其中si為符號，g(t-iT)為具有周期T的周期性采樣函數(shù)，以及DC為加性DC分量，即，它在時間上相對恒定。DC分量的估算由關系式(2)給出SD(t)=1Σi=1NaiΣi=1Nai[sig(t-iT)+DC]---(2)]]>其中N為輸入突發(fā)信號中的符號總數(shù)，以及符號ai滿足關系式(3)。
C=Σi=1Nai---(3)]]>可以看到，c被選擇為2的冪，以便更易于在實際中實現(xiàn)。此外，符號ai經(jīng)過選擇，使得當檢測器識別輸入突發(fā)信號的部分時，滿足等式(4)。
Σi=1Naisig(t-iT)=0---(4)]]>放大器的放大因數(shù)經(jīng)過選擇，使得Am=1c---(5)]]>常數(shù)c由關系式(3)定義。
在本發(fā)明的一個實施例中，改進的識別電路包括第一串行-并行轉(zhuǎn)換器，用于把輸入突發(fā)信號從串行符號流轉(zhuǎn)換為第一并行流，所述第一串行-并行轉(zhuǎn)換器耦合到減法器。減法器從第一并行流中減去輸入信號突發(fā)的估算加性分量，并產(chǎn)生差值信號，該差值信號被輸入耦合到減法器的第一乘法器。第一乘法器把差值信號與輸入突發(fā)信號中的信號部分的微分對應形式相乘在一起，并產(chǎn)生第一乘積信號。第一乘積信號被輸入耦合到第一乘法器的模數(shù)電路。第一模數(shù)電路執(zhí)行第一乘積信號的模數(shù)確定，并產(chǎn)生第一模數(shù)信號。第一模數(shù)信號被輸入耦合到模數(shù)電路的門限檢測器，門限檢測器執(zhí)行第一模數(shù)信號與表示輸入突發(fā)信號的信號部分的檢測的門限信號之間的比較。門限檢測器每當檢測到輸入信號部分時產(chǎn)生控制信號。
在本發(fā)明的另一個實施例中，所述方法和電路均設置成用于復合信號形式的輸入突發(fā)信號，其中包含實分量和虛分量，即虛分量相對于實分量被相移實質(zhì)上90度。一般當作正交信號的這個信號被廣泛地用于現(xiàn)代通信網(wǎng)絡，因為正交結(jié)構有助于進一步控制信號，而且正交檢測器和混頻器是比較易于實現(xiàn)的裝置。此外，信號的正交結(jié)構有助于把數(shù)字信號處理(DSP)技術應用于解調(diào)信號，從而提高接收信號的質(zhì)量。在這種情況下，耦合到模數(shù)電路的第一乘法器以及耦合到第一加法器的第二乘法器分別為FIR數(shù)字濾波器。
在本發(fā)明的一個實施例中，該電路用于通信系統(tǒng)。在通信系統(tǒng)中，加性寄生分量被反饋到差值電路，所述差值電路求出中頻信號與寄生加性分量之間的差值。減法的結(jié)果是具有基本為零的加性寄生分量的突發(fā)信號。輸入突發(fā)信號還輸入到限幅器、即微分輸入比較器。
在本發(fā)明的一個實施例中，該電路包含在第二通信系統(tǒng)中。在第二通信系統(tǒng)中，加性寄生分量控制本地振蕩器，所述本地振蕩器產(chǎn)生周期信號，該周期信號輸入到混頻器?；祛l器耦合到本地振蕩器，把射頻輸入突發(fā)信號與振蕩器提供的周期信號合并，以便獲得中頻信號。中頻信號被輸入耦合到混頻器的檢測器，檢測器產(chǎn)生輸入突發(fā)信號，所述輸入突發(fā)信號具有基本為零的加性寄生分量。信號的DC偏移因振蕩器所產(chǎn)生的周期信號中的頻率誤差而主要在混頻器中產(chǎn)生。所估算的偏移被用來通過控制振蕩、使得DC偏移信號充分減小來控制振蕩器。在大多數(shù)情況下，控制信號為電壓。
在本發(fā)明的另一個實施例中，該電路用于藍牙接收機。在藍牙系統(tǒng)中，信號具有指示傳輸開始的前同步碼。該電路識別前同步碼，而且DC估算信號在突發(fā)信號的時間周期中產(chǎn)生?？梢杂^察到，DC估算可以輸入到壓控振蕩器和差值電路，以便進一步提高DC估算的準確度。
通過以下結(jié)合附圖對本發(fā)明示范實施例的說明，本發(fā)明的上述及其它特征和優(yōu)點將會非常明顯。


圖1表示根據(jù)本發(fā)明、用于檢測輸入突發(fā)信號中包含的加性DC分量的方法結(jié)構示意圖和電路模塊圖，圖2表示根據(jù)本發(fā)明的輸入突發(fā)信號檢測的方法結(jié)構示意圖以及模塊圖的詳圖，圖3表示根據(jù)本發(fā)明、用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的變體，圖4表示根據(jù)本發(fā)明、用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的更詳細描述，圖5表示根據(jù)本發(fā)明的改進的信號檢測電路的更詳細描述，圖6表示包括使用根據(jù)本發(fā)明的用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的第一通信系統(tǒng)，圖7表示采用根據(jù)本發(fā)明的用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的第二通信系統(tǒng)，圖8表示采用根據(jù)本發(fā)明的用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的第三通信系統(tǒng)。
圖1表示根據(jù)本發(fā)明、用于檢測輸入突發(fā)信號s(t)中包含的加性DC分量的方法結(jié)構示意圖和電路模塊圖。該方法包括用于檢測輸入突發(fā)信號s(t)中包含的加性DC分量的第一步驟10。在此第一步驟中，產(chǎn)生信號Dcest，所述信號是信號s(t)中包含的加性DC分量的估算值。信號的加性DC分量為基本恒定的信號，即在時間上不會改變。該方法還包括用于輸入突發(fā)信號檢測的第二步驟20，所述檢測在與信號s(t)中包含的加性DC分量的估算相同的時間周期中執(zhí)行。在例如藍牙和DECT系統(tǒng)中，輸入突發(fā)信號包括包含符號的指定序列的前同步碼。在藍牙系統(tǒng)中，前同步碼包含5個符號，而在DECT系統(tǒng)中，前同步碼包含16個符號。當檢測到前同步碼時，意味著存在輸入突發(fā)信號s(t)的開始，DC分量的估算值Dcest必須被系統(tǒng)采用。當檢測到輸入突發(fā)信號時，產(chǎn)生控制信號BD，所述控制信號BD確定信號Dcest是否由檢測系統(tǒng)經(jīng)由開關30釋放，所述開關由控制信號BD控制?？捎^察到，信號Dcest被存儲，供突發(fā)周期中使用。所述存儲裝置可以是例如用于存儲模擬電壓的電容器，或者用于存儲有關DC估算值的數(shù)字信息的二進制存儲器。因此，開關可以分別是模擬的、如模擬開關或者數(shù)字開關。
圖2表示根據(jù)本發(fā)明的輸入突發(fā)信號檢測的方法結(jié)構示意圖以及模塊圖的詳圖。第二步驟20包括用于求輸入突發(fā)信號s(t)的微分并產(chǎn)生微分信號sd(t)的第三步驟21。第三步驟例如在第三電路21中實現(xiàn)。第二步驟20還包括用于把微分信號sd(t)識別為另一組多個信號部分其中之一的第四步驟22，所述另一組多個信號部分通過求多個可能信號部分的微分來獲得。根據(jù)第四步驟22有第四模塊22，第四模塊22用于把微分信號sd(t)識別為微分信號sd(t)中包含的預定信號部分之一。通過將包含加性DC分量的任何時間相關函數(shù)對時間求微分，產(chǎn)生無DC信號。因此，任何信號部分均被變換到其微分對應形式。例如，如果信號部分為二進制的且包含如表征藍牙序列的
這種形式的符號序列，則微分信號sd(t)包含不同于信號部分的序列[-1，+1，-1，+1，-1]。
圖3表示根據(jù)本發(fā)明、用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的變體。只要對于設計程序的簡單性、成本或其它技術和/或經(jīng)濟選擇而言方便時，用于檢測輸入突發(fā)信號s(t)的加性寄生分量的電路1可作如下修改。DC估算信號Dcest輸入到改進的信號識別電路22’，用于消除在從輸入突發(fā)信號中包含的多個可能信號部分中檢測信號部分時可能出現(xiàn)的誤差。改進的信號識別電路22’不需要具有微分器，避免了突發(fā)輸入信號s(t)的附加延遲，但同時，當它從本發(fā)明的其它實施例中產(chǎn)生時，硬件變得相對更為復雜。
圖4表示根據(jù)圖1和圖2所示的本發(fā)明的實施例、用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的更詳細描述。
應該強調(diào)的是，輸入突發(fā)信號可以是模擬的或者數(shù)字的。如果信號為模擬的，則它的預定部分可以是例如電信號形式、如電壓或電流，或者是光的形式、如光強度。信號可以經(jīng)過相位、頻率和幅度調(diào)制。當考慮數(shù)字信號時，信號部分表示比特的指定序列。在這種情況下，信號識別電路22包括第一串行-并行轉(zhuǎn)換器221，用于把微分輸入突發(fā)信號sD(t)從串行符號流轉(zhuǎn)換為第一并行流S1(t)，所述串行-并行轉(zhuǎn)換器221耦合到第一乘法器222。第一乘法器222把第一并行流S1(t)與輸入突發(fā)信號中包含的信號部分的微分對應形式SD(t)相乘，并產(chǎn)生第一乘積信號P1(t)。第一乘積信號P1(t)被輸入耦合到乘法器的模數(shù)電路223。模數(shù)電路執(zhí)行第一乘積信號P1(t)的模數(shù)確定，并產(chǎn)生第一模數(shù)信號M(t)，第一模數(shù)信號M(t)被輸入耦合到模數(shù)電路的門限檢測器224。門限檢測器224執(zhí)行第一模數(shù)信號M(t)與表示輸入突發(fā)信號s(t)的信號部分的檢測的門限信號之間的比較，門限檢測器每當檢測到輸入信號部分時產(chǎn)生控制信號BD。
DC估算電路10包括第二串行-并行轉(zhuǎn)換器101，用于把包含串行符號流的微分輸入突發(fā)信號SD(t)變換為第二并行流S2(t)。第二串行-并行轉(zhuǎn)換器101耦合到第二乘法器102。第二乘法器102把第二并行流P2(t)與符號的預定集合a(t)相乘。第二乘法器102產(chǎn)生第二乘積信號P2(t)，第二乘積信號P2(t)被輸入耦合到第二乘法器102的第一加法器電路103，第一加法器103把第二乘積信號中包含的多個分量彼此相加。第一加法器103產(chǎn)生第一加法信號A1(t)，所述第一加法信號A1(t)被輸入耦合到第一加法器103的放大器104。放大器104根據(jù)關系式3和5定義的符號的預定集合a(t)以放大因數(shù)執(zhí)行第一加法信號A1(t)的放大，放大器產(chǎn)生估算信號Dcest?？捎^察到，如果輸入突發(fā)信號為模擬的，則電路1的內(nèi)部結(jié)構被稍作修改，即，不需要第一和第二串行-并行轉(zhuǎn)換器。此外，電路1中包括的其它全部電路都是模擬的。門限檢測器224可以是具有提供二進制信號的輸出的差動比較器，例如當?shù)谝荒?shù)信號大于門限電平時產(chǎn)生邏輯值1，而在其它情況下產(chǎn)生邏輯值0。還觀察到，模數(shù)電路223使用于信號檢測的信號部分的數(shù)量加倍。例如，考慮用于檢測的信號部分采用5位來編碼，則獲得總計32個不同信號部分。模數(shù)電路把信號部分的總數(shù)減少到16，因為信號部分sp及其反信號non(sp)具有相同模數(shù)。當使用輸入信號部分的較大部分時，則在需要檢測多個輸入信號部分時可采用一組乘法器和門限檢測器。
圖5表示根據(jù)本發(fā)明的改進的信號檢測電路的更詳細描述。改進的識別電路包括第一串行-并行轉(zhuǎn)換器221，用于把輸入突發(fā)信號s(t)從串行符號流轉(zhuǎn)換為第一并行流S1(t)，所述第一串行-并行轉(zhuǎn)換器221耦合到減法器225。減法器225從第一并行流S1(t)中減去輸入信號突發(fā)的估算加性分量Dcest，并產(chǎn)生差值信號A2(t)，該差值信號A2(t)被輸入耦合到減法器225的第一乘法器222。第一乘法器222把差值信號A2(t)與突發(fā)信號中包含的信號部分的微分對應形式SD(t)相乘，并產(chǎn)生第一乘積信號P1(t)。第一乘積信號P1(t)被輸入耦合到第一乘法器222的模數(shù)電路223。第一模數(shù)電路223執(zhí)行第一乘積信號P1(t)的模數(shù)確定，并產(chǎn)生第一模數(shù)信號M(t)。第一模數(shù)信號M(t)被輸入耦合到模數(shù)電路223的門限檢測器224，門限檢測器224執(zhí)行第一模數(shù)信號M(t)與表示輸入突發(fā)信號s(t)的信號部分的檢測的門限信號之間的比較。門限檢測器每當檢測到輸入信號部分時產(chǎn)生控制信號BD。上述電路尤其適合于在與具有較低電平的DC加性分量的輸入信號配合工作的接收機中實現(xiàn)。在這種情況下，用于DC估算的電路10提供足夠精確的Dcest信號，使得在實際上無誤地檢測輸入突發(fā)信號中包含的信號部分。
圖6表示包括采用根據(jù)本發(fā)明的用于檢測突發(fā)信號中包含的加性DC分量的電路的第一通信系統(tǒng)。第一通信系統(tǒng)包括電路1，其中加性寄生分量Dcest被反饋到差值電路2，所述差值電路2求出中頻信號SIF(t)與寄生加性分量Dcest之間的差值，從而產(chǎn)生具有基本為零的加性寄生分量的輸入突發(fā)信號s(t)。這是降低輸入突發(fā)信號中的DC分量的比較簡單的方法。盡快進行輸入信號SIF(t)的糾正，而且該方法作為低成本解決方案適合于較高速度輸入信號流。
圖7表示采用根據(jù)本發(fā)明的用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的第二通信系統(tǒng)。第二通信系統(tǒng)包括電路1，其中加性寄生分量Dcest控制本地振蕩器4，所述本地振蕩器4產(chǎn)生周期信號，所述周期信號被輸入耦合到本地振蕩器4的混頻器3?；祛l器3把輸入射頻突發(fā)信號SRF(t)與振蕩器4的周期信號合并，從而獲得中頻信號SIF(t)。中頻信號SIF(t)被輸入耦合到混頻器3的檢測器6，檢測器6產(chǎn)生輸入突發(fā)信號s(t)，所述輸入突發(fā)信號s(t)具有基本為零的加性寄生分量。這個解決方案提供了對輸入突發(fā)信號中的DC加性分量的更精確估算，但控制壓控振蕩器4以及實際上無誤地獲得輸入突發(fā)信號s(t)所需的時間因檢測器6而比前一情況更長。在一個實施例中，檢測器6為耦合到相移檢測器的FM檢測器，相移是輸入突發(fā)信號中存在DC分量的指示。如果信號SIF(t)是模擬的，則檢測器6包括耦合到FM檢測器的硬限幅器。如果輸入信號SIF(t)是符號流，則包含在檢測器6中的相移檢測器可以是CORDIC處理器。CORDIC處理器利用特定算法以極精確的方式進行作為正弦和余弦函數(shù)的微積分的數(shù)學運算。在藍牙和DECT系統(tǒng)中，壓控振蕩器4為正交振蕩器，產(chǎn)生具有彼此相移90度的第一分量I和第二分量Q的復合信號。以模擬方式或數(shù)字方式控制壓控振蕩器。當控制是模擬的，控制信號是模擬電壓，當應用數(shù)字控制時，控制信號是數(shù)字代碼。
圖8表示采用根據(jù)本發(fā)明的用于檢測輸入突發(fā)信號中包含的加性DC分量的電路的第三通信系統(tǒng)。這個第三通信系統(tǒng)是第一通信系統(tǒng)與第二通信系統(tǒng)的組合。這為DC分量檢測及其從輸入突發(fā)信號中的消除提供了更好的解決方案。值得注意的是，這種解決方案比上述方案成本更高。此外，輸入突發(fā)信號中DC分量的檢測和糾正持續(xù)最長的時間。但在如TDMA和CDMA之類的系統(tǒng)中，這些不是主要阻礙。此外，可觀察到，當在CDMA系統(tǒng)中時，信號必須被檢測的部分也可以在信號的中間緩行(mid-amble)中。
注意，本發(fā)明的保護范圍并不局限于本文所述的實施例。本發(fā)明的保護范圍亦不受權利要求書中的參考標號所限制。單詞“包括”并不排除權利要求書中所述以外的其它部分。出現(xiàn)在某個元件前面的單詞“一個”并不排除多個這類元件的情況。構成本發(fā)明組成部分的裝置既可以按照專用硬件的形式也可以按照編程目的處理器的形式來實現(xiàn)。本發(fā)明在于各個新特征或者特征的組合。
權利要求
1.一種用于處理輸入突發(fā)信號(s(t))的方法，包括第一步驟(10)，用于識別加性DC分量以及產(chǎn)生表示所述DC分量的估算值的輸出信號(Dcest)，第二步驟(20)，用于從所述輸入突發(fā)信號(s(t))中包含的多個可能信號部分中檢測預定信號部分，并產(chǎn)生指明所述輸入突發(fā)信號(s(t))中存在所述預定信號部分的控制信號(BD)，特征在于，所述第一步驟(10)和所述第二步驟(20)并行地執(zhí)行，也就是說，在自所述突發(fā)的起始時間開始的共同定義的時間間隔中執(zhí)行。
2.如權利要求1所述的方法，其特征在于，所述第二步驟(20)包括第三步驟(21)，用于求所述輸入突發(fā)信號(s(t))的微分并產(chǎn)生微分信號(sD(t))，第四步驟(22)，用于把所述微分信號(SD(t)識別為表示所述輸入突發(fā)信號(s(t))中包含的所述多個可能信號部分的導數(shù)的另一組多個信號部分中的預定的一個。
3.如權利要求1所述的方法，其特征在于，所述方法應用于所述輸入突發(fā)信號(s(t))，所述信號(s(t))是包含實分量以及相對于所述實分量相移了實質(zhì)上90度的虛分量的復合信號。
4.一種用于處理輸入突發(fā)信號(s(t))的電路(1)，所述電路包括用于估算所述輸入突發(fā)信號(s(t))中出現(xiàn)的加性DC分量并產(chǎn)生表示所述估算值(Dcest)的輸出信號的第一模塊(10)，所述電路(1)還包括第二模塊(20)，用于從所述輸入突發(fā)信號(s(t))中包含的多個可能信號部分中識別預定信號部分，并且從所述多個可能信號部分中產(chǎn)生指明存在所述信號部分的控制信號(BD)作為輸出信號，特征在于，所述第一模塊(10)和所述第二模塊(20)在相同的時間間隔中工作，也就是說，在自所述突發(fā)的起始時間開始的共同定義的時間間隔中工作。
5.如權利要求4所述的電路(1)，其特征在于，所述第二模塊(20)包括用于求所述輸入突發(fā)信號(s(t))的微分并產(chǎn)生微分信號(sD(t))的微分器(21)，所述微分器(21)耦合到信號識別電路(22)，所述信號識別電路(22)可用于把所述微分信號(sD(t))識別為表示所述輸入突發(fā)信號(s(t))中包含的所述多個可能信號部分的導數(shù)的另一組多個信號部分中預定的一個。
6.如權利要求5所述的電路(1)，其特征在于，所述控制信號(BD)是二進制信號。
7.如權利要求6所述的電路(1)，其特征在于，所述控制信號(BD)控制耦合到所述第一模塊(10)的開關(30)，當從所述輸入突發(fā)信號(s(t))中包含的所述多個可能信號部分中檢測到所述信號部分時，所述開關(30)產(chǎn)生表示所述輸入突發(fā)信號(s(t))中出現(xiàn)的所述加性DC分量的所述估算值(Dcest)的輸出信號。
8.如權利要求4所述的電路(1)，其特征在于，表示所述輸入突發(fā)信號(s(t))中出現(xiàn)的所述加性DC分量的所述估算值(Dcest)的所述輸出信號被輸入到改進的信號識別電路(22’)，用于消除在從所述輸入突發(fā)信號(s(t))中包含的所述多個可能信號部分中檢測所述信號部分時可能出現(xiàn)的誤差。
9.如權利要求5所述的電路(1)，其特征在于，所述信號識別電路(22)包括用于把所述輸入突發(fā)信號(s(t))從串行符號流轉(zhuǎn)換為第一并行流(S1(t))的第一串行-并行轉(zhuǎn)換器(221)，所述串行-并行轉(zhuǎn)換器(221)耦合到第一乘法器(222)，所述第一乘法器(222)執(zhí)行所述第一并行流(S1(t))與所述輸入突發(fā)信號(s(t))中包含的信號部分的微分對應形式的乘法，并產(chǎn)生第一乘積信號(P1(t))，所述第一乘積信號(P1(t))被輸入耦合到所述乘法器(222)的模數(shù)電路(223)，所述模數(shù)電路(221)執(zhí)行所述第一乘積信號(P1(t))的模數(shù)確定，并產(chǎn)生第一模數(shù)信號(M1(t))，所述第一模數(shù)信號(M1(t))被輸入耦合到所述模數(shù)電路(223)的門限檢測器(224)，所述門限檢測器(224)執(zhí)行所述第一模數(shù)信號(M1(t))與表示所述輸入突發(fā)信號(s(t))的信號部分的檢測的門限信號之間的比較，所述門限檢測器(224)每當檢測到輸入信號部分時產(chǎn)生所述控制信號(BD)。
10.如權利要求4所述的電路(1)，其特征在于，所述DC估算電路(10)包括用于把包含串行符號流的所述輸入突發(fā)信號(s(t))轉(zhuǎn)換為第二并行流(S2(t))的第二串行-并行轉(zhuǎn)換器(101)，所述第二串行-并行轉(zhuǎn)換器(101)耦合到第二乘法器(102)，所述第二乘法器(102)把所述第二并行流(S2(t))與符號的預定集合(a(t))相乘，所述第二乘法器(102)產(chǎn)生第二乘積信號(P2(t))，所述第二乘積信號(P2(t))被輸入耦合到所述第二乘法器(102)的第一并行加法器電路(103)，所述加法器(103)把所述第二乘積信號(P2(t))中包含的多個分量彼此相加，所述第一加法器(103)產(chǎn)生第一加法信號(A1(t))，所述第一加法信號(A1(t))被輸入耦合到所述加法器(103)的放大器(104)，所述放大器(103)根據(jù)符號的所述預定集合(a(t))以放大因數(shù)執(zhí)行對所述第一加法信號(A1(t))的放大，所述放大器(104)產(chǎn)生所述估算信號(Dcest)。
11.如權利要求8所述的電路(1)，其特征在于，所述改進的識別電路(22’)包括用于把包含串行符號流的所述輸入突發(fā)信號(s(t))轉(zhuǎn)換為所述第一并行流(S1(t))的所述第一串行-并行轉(zhuǎn)換器(221)，所述第一串行-并行轉(zhuǎn)換器(221)耦合到減法器(225)，所述減法器從所述第一并行流(S1(t))中減去所述輸入信號突發(fā)的所述估算加性分量(Dcest)，并產(chǎn)生差值信號(A2(t))，所述差值信號(A2(t))被輸入耦合到所述減法器(225)的第一乘法器(222)，所述第一乘法器(222)執(zhí)行所述差值信號(A2(t))與所述輸入突發(fā)信號(s(t))中包含的符號的預定集合之間的乘法，并產(chǎn)生第一乘積信號(P1(t))，所述第一乘積信號(P1(t))被輸入耦合到所述第一乘法器(222)的模數(shù)電路(223)，所述第一模數(shù)電路(222)執(zhí)行所述第一乘積信號(P1(t))的模數(shù)確定，并產(chǎn)生所述第一模數(shù)信號(M1(t))，所述第一模數(shù)信號(M1(t))被輸入耦合到所述模數(shù)電路(224)的門限檢測器(224)，所述門限檢測器(224)執(zhí)行所述第一模數(shù)信號(M1(t))與表示所述輸入突發(fā)信號(s(t))的所述信號部分的檢測的門限信號之間的比較，所述門限檢測器(224)每當檢測到輸入信號部分時產(chǎn)生所述控制信號(BD)。
12.如權利要求4所述的電路(1)，其特征在于，它適用于包含實分量以及相對于所述實分量相移了實質(zhì)上90度的虛分量的復合信號的形式的輸入突發(fā)信號(s(t))。
13.包括如權利要求4或5所述的電路(1)的第一通信系統(tǒng)，其中表示所述估算值(Dcest)的所述輸出信號被反饋到差值電路(2)，所述差值電路(2)計算中頻信號SIF(t)與所述寄生加性分量(Dcest)之間的差值，從而產(chǎn)生具有表示基本為零的所述估算值(Dcest)的所述輸出信號的輸入突發(fā)信號(s(t))。
14.包括如權利要求4或5所述的電路(1)的第二通信系統(tǒng)，其中表示所述估算值(Dcest)的所述輸出信號控制本地振蕩器(4)，所述本地振蕩器產(chǎn)生周期信號，所述周期信號被輸入耦合到所述本地振蕩器(4)的混頻器(3)，所述混頻器(3)把輸入射頻突發(fā)信號(SRF(t))與所述振蕩器(4)的所述周期信號結(jié)合，從而獲得中頻信號sIF(t)，所述中頻信號sIF(t)被輸入耦合到所述混頻器(3)的檢測器(6)，所述檢測器(6)產(chǎn)生所述輸入突發(fā)信號s(t)，所述輸入突發(fā)信號s(t)具有表示基本為零的所述估算值(Dcest)的輸出信號。
15.如權利要求14所述的第二通信系統(tǒng)，其特征在于，所述壓控振蕩器(14)是正交振蕩器。
16.如權利要求13、14所述的包括在藍牙接收機系統(tǒng)中的通信系統(tǒng)。
全文摘要
一種用于處理輸入突發(fā)信號的方法包括用于識別加性DC分量并產(chǎn)生表示所述DC分量的估算值的輸出信號的第一步驟。該方法還包括用于從輸入突發(fā)信號中包含的多個可能信號部分中檢測預定信號部分并產(chǎn)生指明輸入突發(fā)信號中存在預定信號部分的控制信號的第二步驟。該方法的特征在于，第一步驟和第二步驟并行地執(zhí)行，即在自突發(fā)的起始時間開始的共同定義的時間間隔中執(zhí)行。
文檔編號H04B1/713GK1625833SQ03802892
公開日2005年6月8日 申請日期2003年1月20日 優(yōu)先權日2002年2月1日
發(fā)明者G·維茨克 申請人:皇家飛利浦電子股份有限公司