專利名稱：不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置及其轉(zhuǎn)發(fā)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，具體涉及IX總線(一種網(wǎng)絡(luò)處理器專用總線)和VX總線(一種DSP專用總線)這兩種不同總線之間的數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置及其轉(zhuǎn)發(fā)方法。
背景技術(shù)：
為了支持新的多媒體商業(yè)應(yīng)用，傳統(tǒng)電信網(wǎng)絡(luò)將越來越開放，并引入許多新的功能和物理部件，因此，有必要開發(fā)新的網(wǎng)絡(luò)結(jié)構(gòu)來反映這種新的網(wǎng)絡(luò)環(huán)境，即下一代網(wǎng)絡(luò)(NGN)。通過媒體網(wǎng)關(guān)設(shè)備實(shí)現(xiàn)與現(xiàn)有網(wǎng)絡(luò)(如PSTN)的互通，是NGN所必須解決的一個(gè)重要問題。然而，NGN的大容量要求是目前一些媒體網(wǎng)關(guān)設(shè)備解決方案所不能實(shí)現(xiàn)的，所以有必要使用一種具有高速總線的媒體處理芯片，開發(fā)出高密度的媒體網(wǎng)關(guān)設(shè)備。VX總線正是這樣一種具有高速轉(zhuǎn)發(fā)速率的總線，通過該總線，網(wǎng)絡(luò)處理器等可以對(duì)三層以上的數(shù)據(jù)包(如RTP包，即Real Time Protocal)進(jìn)行各種處理。Intel公司的媒體處理芯片IAS1000就是使用這樣的總線，但是這種總線是一種特殊的專用總線，不能與使用IX總線的網(wǎng)絡(luò)處理器直接相連，而且還沒有一種裝置直接把這兩種總線連接起來，所以必須通過一種轉(zhuǎn)換裝置完成兩總線的連接，才能實(shí)現(xiàn)數(shù)據(jù)包在兩總線間的轉(zhuǎn)發(fā)。

發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種轉(zhuǎn)發(fā)裝置及方法，實(shí)現(xiàn)數(shù)據(jù)包在IX總線和VX總線之間的轉(zhuǎn)發(fā)。
本發(fā)明目的的實(shí)現(xiàn)是通過對(duì)兩個(gè)總線接口之間轉(zhuǎn)發(fā)裝置的設(shè)計(jì)，實(shí)現(xiàn)兩總線間的數(shù)據(jù)包高速有效的轉(zhuǎn)發(fā)，該轉(zhuǎn)發(fā)裝置主要包括IX總線讀模塊、IX總線寫模塊、VX總線讀模塊、VX總線寫模塊、暫存收發(fā)數(shù)據(jù)的接收模塊、發(fā)送模塊、IX總線控制模塊和VX總線控制模塊。
IX總線讀模塊該模塊能與IX總線控制模塊進(jìn)行通信，判斷發(fā)送模塊的存儲(chǔ)區(qū)中是否有可用空間，如果有，則根據(jù)IX總線來的控制信號(hào)，發(fā)起IX總線的數(shù)據(jù)讀取操作，然后暫存在發(fā)送模塊的存儲(chǔ)區(qū)中，同時(shí)把相應(yīng)的控制信號(hào)及狀態(tài)信號(hào)發(fā)送至發(fā)送模塊。
發(fā)送模塊該模塊存儲(chǔ)從IX總線收到的數(shù)據(jù)包，并跟蹤每個(gè)數(shù)據(jù)包的長度，當(dāng)包尾到達(dá)并且再?zèng)]有數(shù)據(jù)時(shí)，它就會(huì)給VX總線寫模塊發(fā)送一個(gè)指示信號(hào)，同時(shí)給IX總線讀模塊發(fā)送一個(gè)信號(hào)表明此時(shí)的發(fā)送模塊存儲(chǔ)區(qū)無可用空間。
VX總線寫模塊該模塊負(fù)責(zé)把從IX總線收到的數(shù)據(jù)(即發(fā)送模塊中的數(shù)據(jù))寫入適當(dāng)?shù)腣X總線上器件的等待隊(duì)列中，IX總線在發(fā)送數(shù)據(jù)時(shí)會(huì)附加一個(gè)包頭信息，該模塊對(duì)其進(jìn)行解碼，得出VX總線上的器件號(hào)及隊(duì)列號(hào)(相當(dāng)于地址信息)，該模塊從發(fā)送模塊接收相應(yīng)指示信號(hào)，從而判斷是否可以向VX總線上寫數(shù)據(jù)包，當(dāng)收到包結(jié)束信號(hào)時(shí)，則通知VX總線。
IX總線寫模塊該模塊能與IX總線控制模塊進(jìn)行通信，判斷接收模塊的存儲(chǔ)區(qū)中是否有可用數(shù)據(jù)，如果有，則根據(jù)IX總線來的控制信號(hào)，發(fā)起接收模塊的存儲(chǔ)區(qū)中的數(shù)據(jù)讀取操作，然后寫入IX總線。
接收模塊該模塊存儲(chǔ)從VX總線收到的數(shù)據(jù)包，它會(huì)跟蹤每個(gè)數(shù)據(jù)包的長度，當(dāng)包尾到達(dá)并且再?zèng)]有數(shù)據(jù)時(shí)，則給VX總線讀模塊發(fā)送一個(gè)指示信號(hào)，表明現(xiàn)在沒有可用空間，同時(shí)給IX總線寫模塊發(fā)送一個(gè)信號(hào)表明此時(shí)的存儲(chǔ)區(qū)中有可用數(shù)據(jù)。
VX總線讀模塊該模塊負(fù)責(zé)從VX總線上讀取數(shù)據(jù)，并依次處理VX總線上的不同器件的不同隊(duì)列，首先它是探測(cè)VX總線上器件的隊(duì)列是否準(zhǔn)備就緒的，如果準(zhǔn)備就緒，則給接收模塊發(fā)送一個(gè)包含正確器件號(hào)及隊(duì)列號(hào)的包頭信息，然后把VX總線上這個(gè)準(zhǔn)備就緒的器件隊(duì)列中的數(shù)據(jù)讀出送入接收模塊的存儲(chǔ)區(qū)中，當(dāng)收到適當(dāng)?shù)臄?shù)目之后就給接收模塊發(fā)送包結(jié)束信號(hào)。
IX總線控制模塊該模塊會(huì)探測(cè)來自網(wǎng)絡(luò)處理器的MAC(Media AcessControl媒體訪問控制)器件收發(fā)選擇信號(hào)及收發(fā)準(zhǔn)備就緒等信號(hào)，譯碼產(chǎn)生IX總線上MAC器件(該轉(zhuǎn)發(fā)裝置也相當(dāng)于一個(gè)MAC器件)的收發(fā)選擇及發(fā)送或接收請(qǐng)求等。
VX總線控制模塊該模塊主要對(duì)VX總線進(jìn)行控制，并根據(jù)其內(nèi)部的優(yōu)先計(jì)算法，對(duì)讀寫請(qǐng)求進(jìn)行仲裁，并能區(qū)分多個(gè)不同器件的讀寫操作及響應(yīng)主處理器的請(qǐng)求，暫停對(duì)VX總線上器件的數(shù)據(jù)讀寫，如果VX總線上的數(shù)據(jù)傳輸超時(shí)了，則主處理器就會(huì)發(fā)送中斷給該模塊，丟棄當(dāng)前包。
本發(fā)明提供的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)方法，是通過兩總線間的轉(zhuǎn)發(fā)裝置，實(shí)現(xiàn)數(shù)據(jù)包在兩總線間的雙向轉(zhuǎn)發(fā)。
讀數(shù)據(jù)時(shí)，網(wǎng)絡(luò)處理器通過IX總線將數(shù)據(jù)包送到發(fā)送模塊的存儲(chǔ)區(qū)中，直到存儲(chǔ)區(qū)中無可用空間，發(fā)送完成后釋放IX總線；當(dāng)VX總線寫模塊探測(cè)到發(fā)送模塊中有可用數(shù)據(jù)時(shí)，則從包頭信息中提取器件號(hào)及隊(duì)列號(hào)，然后將數(shù)據(jù)通過VX總線寫入相應(yīng)的器件的隊(duì)列中。
寫數(shù)據(jù)時(shí)，轉(zhuǎn)換裝置會(huì)依次處理VX總線上不同器件的不同隊(duì)列，首先是把包含正確器件號(hào)及隊(duì)列號(hào)的包頭信息(準(zhǔn)備就緒的器件隊(duì)列)發(fā)送到接收模塊的存儲(chǔ)區(qū)中，然后把VX總線上該器件隊(duì)列中的數(shù)據(jù)信息通過VX總線送入接收模塊的存儲(chǔ)區(qū)中，當(dāng)發(fā)送適當(dāng)數(shù)目后則停止發(fā)送；當(dāng)IX總線寫模塊探測(cè)到接收模塊的存儲(chǔ)區(qū)中有可用數(shù)據(jù)時(shí)，則將數(shù)據(jù)通過IX總線送入網(wǎng)絡(luò)處理器中。
四

圖1是IX總線與VX總線轉(zhuǎn)發(fā)裝置的系統(tǒng)框圖；圖2是IX總線結(jié)構(gòu)圖；
圖3是IX總線的基本時(shí)序圖；圖4是VX總線結(jié)構(gòu)圖；圖5是VX總線讀操作的時(shí)序圖；圖6是VX總線寫操作的時(shí)序圖；圖7是VX總線讀操作的轉(zhuǎn)發(fā)流程圖；圖8是VX總線寫操作的轉(zhuǎn)發(fā)流程圖。
五具體實(shí)施例方式
下面通過本發(fā)明的具體實(shí)施例及IX總線和VX總線的介紹來闡明本發(fā)明是如何實(shí)現(xiàn)不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)。
如圖2所示IX總線是一個(gè)網(wǎng)絡(luò)處理器的接口總線，由64位數(shù)據(jù)線(可配成64位雙向、32位單向、32位雙向等模式)，器件/端口選擇信號(hào)線，時(shí)鐘線等組成。IX總線結(jié)構(gòu)如圖2所示。網(wǎng)絡(luò)處理器通過該總線可與外部器件進(jìn)行快速的數(shù)據(jù)收發(fā)，速率最高可達(dá)4.4Gbps，其基本時(shí)序如圖3所示。PORTCTL#[3:0]信號(hào)是用來譯碼不同的MAC器件的收或發(fā)操作。FPS[2:0]用來譯碼，進(jìn)行不同的端口選擇。SOP信號(hào)用來指示可以開始發(fā)送數(shù)據(jù)包，EOP用來指示包結(jié)束。當(dāng)EOP信號(hào)到來時(shí)，F(xiàn)BE[7:0]信號(hào)用來指示那一個(gè)字節(jié)有效FBE
對(duì)應(yīng)FDAT
，F(xiàn)BE[1]對(duì)應(yīng)FDAT[8:15]......FBE[7]對(duì)應(yīng)FDAT[56:63]。
如圖4所示VX總線是一個(gè)32位地址數(shù)據(jù)復(fù)用的總線，除了32位地址/數(shù)據(jù)線外還有1根地址鎖存線，1根準(zhǔn)備就緒線，1根讀寫指示線及1跟時(shí)鐘線等組成，它的基本讀寫時(shí)序如圖5、6所示。圖5表示該轉(zhuǎn)發(fā)裝置在突發(fā)讀數(shù)據(jù)時(shí)鐘線上各信號(hào)的時(shí)序圖，圖6表示該轉(zhuǎn)發(fā)裝置在突發(fā)寫數(shù)據(jù)時(shí)鐘線上各信號(hào)的時(shí)序圖。圖5、6中第2個(gè)時(shí)鐘的上升沿對(duì)應(yīng)的VXAS#為低電平(VXAS#信號(hào)是地址鎖閉信號(hào)，低電平有效)，指示的是此時(shí)VX_AD[31:0]上的數(shù)據(jù)為有效地址信息。VX_RDY#指示的是VX總線上的數(shù)據(jù)何時(shí)有效(必要的時(shí)候也可以通過該信號(hào)插入一個(gè)等待狀態(tài))，只有該信號(hào)在低電平期間，時(shí)鐘上升沿采樣到的數(shù)據(jù)才有效。VX_BLAST#信號(hào)用來指示在傳送(突發(fā)模式或非突發(fā)模式)時(shí)最后一個(gè)數(shù)據(jù)傳輸，當(dāng)該信號(hào)為低電平時(shí)，表示當(dāng)前時(shí)鐘沿采樣到的是最后一個(gè)數(shù)據(jù)。VX_WAIT#信號(hào)用來在VX總線存取時(shí)插入一個(gè)延遲(一個(gè)或多個(gè)時(shí)鐘周期)，低電平有效。IX總線結(jié)構(gòu)如圖4所示。
從上面的介紹可以看出IX總線和VX總線是不能夠直接相連的，而為了體現(xiàn)這種總線高速的收發(fā)能力，必須相應(yīng)的設(shè)計(jì)一種高速有效的轉(zhuǎn)發(fā)裝置。
本發(fā)明實(shí)現(xiàn)的系統(tǒng)框圖及各模塊之間的關(guān)系如圖1所示，該轉(zhuǎn)發(fā)裝置包括IX總線寫模塊1、IX總線讀模塊3、VX總線讀模塊6、VX總線寫模塊8、暫存收發(fā)數(shù)據(jù)的接收模塊4和發(fā)送模塊5、IX總線控制模塊2、VX總線控制模塊7。IX總線讀模塊3和寫模塊1與IX總線相連，VX總線讀模塊6和寫模塊8與VX總線相連。該轉(zhuǎn)發(fā)裝置與外部相連的信號(hào)就是IX總線和VX總線上的信號(hào)。接收模塊4和發(fā)送模塊5用于暫存接收和發(fā)送的數(shù)據(jù)，同時(shí)也保證了操作的同步性，接收、發(fā)送模塊的存儲(chǔ)區(qū)大小分別為2M字節(jié)和4M字節(jié)。
下面來看數(shù)據(jù)的讀寫過程，雙向轉(zhuǎn)發(fā)的讀寫流程如圖7、8所示。
首先看讀數(shù)據(jù)，當(dāng)網(wǎng)絡(luò)處理器完成對(duì)數(shù)據(jù)包的處理后就可以通過IX總線準(zhǔn)備發(fā)送數(shù)據(jù)，如果此時(shí)發(fā)送模塊5的存儲(chǔ)區(qū)中有可用空間，則開始向該存儲(chǔ)區(qū)發(fā)送數(shù)據(jù)，發(fā)送完成后，則釋放IX總線，而VX總線此時(shí)會(huì)監(jiān)測(cè)發(fā)送模塊5的存儲(chǔ)區(qū)中是否有可讀數(shù)據(jù)，當(dāng)監(jiān)測(cè)到有可讀數(shù)據(jù)時(shí)，就開始從存儲(chǔ)區(qū)中讀取數(shù)據(jù)，并對(duì)包頭信息進(jìn)行譯碼，將數(shù)據(jù)送入不同的媒體處理器的不同隊(duì)列。當(dāng)網(wǎng)絡(luò)處理器在傳輸過程中插入等待狀態(tài)時(shí)會(huì)發(fā)送流控信號(hào)，該轉(zhuǎn)換裝置會(huì)對(duì)其做出響應(yīng)，同時(shí)也會(huì)探測(cè)網(wǎng)絡(luò)處理器的隊(duì)列目前是否可以執(zhí)行寫操作，當(dāng)發(fā)現(xiàn)該隊(duì)列不可用時(shí)，則會(huì)把當(dāng)前包丟棄，然后給網(wǎng)絡(luò)處理器發(fā)送中斷信號(hào)。
寫過程與此類似。當(dāng)媒體處理器處理完數(shù)據(jù)后，該轉(zhuǎn)換裝置就會(huì)依次處理每一個(gè)媒體處理器的每一個(gè)隊(duì)列，并產(chǎn)生一個(gè)包頭信息，連同隊(duì)列中的數(shù)據(jù)一起送入接收模塊4的存儲(chǔ)區(qū)中。當(dāng)發(fā)送完成后，IX總線則會(huì)判斷是否有數(shù)據(jù)可讀，如果有可讀數(shù)據(jù)，則網(wǎng)絡(luò)處理器就會(huì)開始數(shù)據(jù)的接收工作。
可以看到，采用本發(fā)明方法，大部分處理都是在這個(gè)轉(zhuǎn)發(fā)裝置中通過硬件實(shí)現(xiàn)的，基本上不需要網(wǎng)絡(luò)處理器的干預(yù)，這大大的提高了數(shù)據(jù)包的轉(zhuǎn)發(fā)速率，滿足了系統(tǒng)對(duì)性能的要求。這種轉(zhuǎn)換裝置的實(shí)現(xiàn)也比較簡單，通過可編程器件就可以實(shí)現(xiàn)。
權(quán)利要求
1.一種不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于，該轉(zhuǎn)發(fā)裝置主要包括IX總線讀模塊(3)、IX總線寫模塊(1)、VX總線讀模塊(6)、VX總線寫模塊(8)、暫存收發(fā)數(shù)據(jù)的接收模塊(4)、發(fā)送模塊(5)、IX總線控制模塊(2)和VX總線控制模塊(7)。
2.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于IX總線讀模塊(3)與IX總線控制模塊(2)通信，判斷發(fā)送模塊(5)的存儲(chǔ)區(qū)中是否有可用空間，如果有，則根據(jù)IX總線上的控制信號(hào)，發(fā)起IX總線的數(shù)據(jù)讀取操作，然后暫存在發(fā)送模塊(5)的存儲(chǔ)區(qū)中，同時(shí)把相應(yīng)的控制信號(hào)及狀態(tài)信號(hào)發(fā)給發(fā)送模塊(5)。
3.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于發(fā)送模塊(5)存儲(chǔ)從IX總線收到的數(shù)據(jù)包，并跟蹤每個(gè)數(shù)據(jù)包的長度，當(dāng)包尾到達(dá)并且再?zèng)]有數(shù)據(jù)時(shí)，則給VX總線寫模塊(8)發(fā)送一個(gè)指示信號(hào)表明此時(shí)有可用數(shù)據(jù)，同時(shí)給IX總線讀模塊(3)發(fā)送一個(gè)信號(hào)表明此時(shí)的發(fā)送模塊(5)的存儲(chǔ)區(qū)無可用空間。
4.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于VX總線寫模塊(8)負(fù)責(zé)把從IX總線收到的數(shù)據(jù)寫入適當(dāng)?shù)腣X總線上器件的等待隊(duì)列中；IX總線在發(fā)送數(shù)據(jù)時(shí)附加了一個(gè)包頭信息，該模塊對(duì)其進(jìn)行解碼，得出VX總線上的器件號(hào)及隊(duì)列號(hào)，該模塊從發(fā)送模塊(5)接收相應(yīng)指示信號(hào)，從而判斷是否可以向VX總線上寫數(shù)據(jù)包，當(dāng)收到包結(jié)束信號(hào)時(shí)，通知VX總線。
5.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于IX總線寫模塊(1)與IX總線控制模塊(2)通信，判斷接收模塊(4)的存儲(chǔ)區(qū)中是否有可用數(shù)據(jù)，如果有，則根據(jù)IX總線送來的控制信號(hào)，發(fā)起接收模塊(4)的存儲(chǔ)區(qū)中的數(shù)據(jù)讀取操作，然后寫入IX總線。
6.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于接收模塊(4)存儲(chǔ)從VX總線收到的數(shù)據(jù)包，并跟蹤每個(gè)數(shù)據(jù)包的長度，當(dāng)包尾到達(dá)并且再?zèng)]有數(shù)據(jù)時(shí)，則給VX總線讀模塊(6)發(fā)送一個(gè)指示信號(hào)，表明現(xiàn)在沒有可用空間，同時(shí)給IX總線寫模塊(1)發(fā)送一個(gè)信號(hào)表明此時(shí)的存儲(chǔ)區(qū)中有可用數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于VX總線讀模塊(6)負(fù)責(zé)從VX總線上讀取數(shù)據(jù)，并依次處理VX總線上的不同器件的不同隊(duì)列，首先是探測(cè)VX總線上器件的隊(duì)列是否準(zhǔn)備就緒的，如果準(zhǔn)備就緒，則給接收模塊(4)發(fā)送一個(gè)包含正確器件號(hào)及隊(duì)列號(hào)的包頭信息，然后把VX總線上這個(gè)準(zhǔn)備就緒的器件隊(duì)列中的數(shù)據(jù)讀出送入接收模塊(4)的存儲(chǔ)區(qū)中，操作完成后就給接收模塊(4)發(fā)送包結(jié)束信號(hào)。
8.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于IX總線控制模塊(2)探測(cè)來自網(wǎng)絡(luò)處理器的MAC器件收發(fā)選擇信號(hào)及收發(fā)準(zhǔn)備就緒信號(hào)，譯碼產(chǎn)生IX總線上MAC器件的收發(fā)選擇及發(fā)送或接收請(qǐng)求等。
9.根據(jù)權(quán)利要求1所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置，其特征在于VX總線控制模塊(7)主要對(duì)VX總線進(jìn)行控制，并根據(jù)其內(nèi)部的優(yōu)先計(jì)算法，對(duì)讀寫請(qǐng)求進(jìn)行仲裁，并能區(qū)分多個(gè)不同器件的讀寫操作及響應(yīng)主處理器的請(qǐng)求，暫停對(duì)VX總線上器件的數(shù)據(jù)讀寫；如果VX總線上的數(shù)據(jù)傳輸超時(shí)了，則主處理器發(fā)送中斷給該模塊，丟棄當(dāng)前數(shù)據(jù)包。
10.一種不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)方法，其特征在于讀數(shù)據(jù)時(shí)，IX總線通過轉(zhuǎn)發(fā)裝置的IX總線讀模塊(3)將數(shù)據(jù)包送到發(fā)送模塊(5)的存儲(chǔ)區(qū)中，發(fā)送完成后釋放IX總線；當(dāng)VX總線寫模塊(8)探測(cè)到發(fā)送模塊(5)的存儲(chǔ)區(qū)中有可用數(shù)據(jù)時(shí)，會(huì)從包頭信息中提取器件號(hào)及隊(duì)列號(hào)，然后將數(shù)據(jù)通過VX總線寫入相應(yīng)的器件的隊(duì)列中；寫數(shù)據(jù)時(shí)，轉(zhuǎn)換裝置會(huì)依次處理VX總線上不同器件的不同隊(duì)列，首先是把包含正確器件號(hào)及隊(duì)列號(hào)的包頭信息通過VX總線讀模塊(6)發(fā)送到接收模塊(4)的存儲(chǔ)區(qū)中，然后把VX總線上對(duì)應(yīng)的器件隊(duì)列中的數(shù)據(jù)通過VX總線讀模塊(6)送入接收模塊(4)的存儲(chǔ)區(qū)中；當(dāng)IX總線寫模塊(1)探測(cè)到接收模塊(4)的存儲(chǔ)區(qū)中有可用數(shù)據(jù)時(shí)，則將數(shù)據(jù)通過IX總線送入網(wǎng)絡(luò)處理器中。
11.根據(jù)權(quán)利要求10所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)方法，其特征在于，讀數(shù)據(jù)時(shí)，當(dāng)網(wǎng)絡(luò)處理器完成對(duì)數(shù)據(jù)包的處理后就通過IX總線準(zhǔn)備發(fā)送數(shù)據(jù)，如果此時(shí)發(fā)送模塊(5)的存儲(chǔ)區(qū)中有可用空間，則開始向該存儲(chǔ)區(qū)發(fā)送數(shù)據(jù)，發(fā)送完成后，釋放IX總線，而VX總線此時(shí)會(huì)監(jiān)測(cè)發(fā)送模塊(5)的存儲(chǔ)區(qū)中是否有可讀數(shù)據(jù)，當(dāng)監(jiān)測(cè)到有可讀數(shù)據(jù)時(shí)，則從存儲(chǔ)區(qū)中讀取數(shù)據(jù)，并對(duì)包頭信息進(jìn)行譯碼，將數(shù)據(jù)送入不同的媒體處理器的不同隊(duì)列，當(dāng)網(wǎng)絡(luò)處理器在傳輸過程中插入等待狀態(tài)時(shí)則發(fā)送流控信號(hào)，該轉(zhuǎn)換裝置會(huì)對(duì)其做出響應(yīng)，同時(shí)也會(huì)探測(cè)網(wǎng)絡(luò)處理器的隊(duì)列目前是否可以執(zhí)行寫操作，當(dāng)發(fā)現(xiàn)該隊(duì)列不可用時(shí)，則會(huì)把當(dāng)前包丟棄，然后給網(wǎng)絡(luò)處理器發(fā)送中斷信號(hào)。
12.根據(jù)權(quán)利要求10所述的不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)方法，其特征在于，寫數(shù)據(jù)時(shí)，當(dāng)媒體處理器處理完數(shù)據(jù)后，該轉(zhuǎn)換裝置就會(huì)依次處理每一個(gè)媒體處理器的每一個(gè)隊(duì)列，并產(chǎn)生一個(gè)包頭信息，連同隊(duì)列中的數(shù)據(jù)一起送入接收模塊(4)的存儲(chǔ)區(qū)中；當(dāng)發(fā)送完成后，IX總線則會(huì)判斷是否有數(shù)據(jù)可讀，如果有可讀數(shù)據(jù)，則網(wǎng)絡(luò)處理器就會(huì)開始數(shù)據(jù)的接收工作。
全文摘要
一種不同總線間數(shù)據(jù)包的轉(zhuǎn)發(fā)裝置及方法。該轉(zhuǎn)發(fā)裝置主要包括IX總線讀模塊3、IX總線寫模塊1、VX總線讀模塊6、VX總線寫模塊8、暫存收發(fā)數(shù)據(jù)的接收模塊4、發(fā)送模塊5、IX總線控制模塊2和VX總線控制模塊7，方法是讀數(shù)據(jù)時(shí)，IX總線通過IX總線讀模塊3將數(shù)據(jù)包送到發(fā)送模塊5，當(dāng)VX總線寫模塊8探測(cè)到發(fā)送模塊5中有可用數(shù)據(jù)時(shí)，會(huì)從包頭信息中提取器件號(hào)及隊(duì)列號(hào)，然后將數(shù)據(jù)通過VX總線寫入相應(yīng)的器件的隊(duì)列中；寫數(shù)據(jù)時(shí)，首先是把包含器件號(hào)及隊(duì)列號(hào)的包頭信息發(fā)送到接收模塊4中，然后把相應(yīng)的數(shù)據(jù)信息通過VX總線送入接收模塊4中，當(dāng)接收模塊4中有可用數(shù)據(jù)時(shí)，IX總線寫模塊1則將數(shù)據(jù)通過IX總線送入網(wǎng)絡(luò)處理器中。
文檔編號(hào)H04B7/24GK1610328SQ20031010584
公開日2005年4月27日 申請(qǐng)日期2003年10月17日 優(yōu)先權(quán)日2003年10月17日
發(fā)明者李德輝, 李俊敏, 胡永康, 耿洪波 申請(qǐng)人:西安大唐電信有限公司