專利名稱：一種先進先出處理芯片及其數(shù)據(jù)更新方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)更新技術(shù)，特別涉及一種可以實現(xiàn)數(shù)據(jù)更新的先進先出(FIFO)處理芯片及其數(shù)據(jù)更新方法。
背景技術(shù)：
由于和普通緩存芯片相比，F(xiàn)IFO處理芯片不需要大量的指針維護工作和復(fù)雜的譯碼電路，因而，數(shù)據(jù)存儲轉(zhuǎn)發(fā)設(shè)備，如路由器和以太網(wǎng)交換機，大量采用的是FIFO處理芯片設(shè)計。但是采用這種緩存機制，目前在數(shù)據(jù)的更新技術(shù)上還存在一些問題。由于數(shù)據(jù)更新技術(shù)僅與FIFO處理芯片中寫操作相關(guān)部分有關(guān)，所以下面僅對與寫操作有關(guān)的部分加以描述。圖1是普通FIFO處理芯片組成結(jié)構(gòu)示意圖。如圖1所示，F(xiàn)IFO處理芯片100中與寫操作相關(guān)的部分主要有緩存模塊101、寫指針控制模塊102、空滿信號生成模塊103、寫信號生成模塊104和寫入數(shù)據(jù)線105。其中，寫入數(shù)據(jù)線105用于接收并輸出外部設(shè)備發(fā)送的寫入數(shù)據(jù)；緩存模塊101接收寫指針控制模塊102生成的寫指針即寫入地址、寫入數(shù)據(jù)和寫信號生成模塊104發(fā)來的寫信號，用于按寫指針標(biāo)識的地址存儲寫入數(shù)據(jù)；寫指針控制模塊102接收寫信號，用于生成并輸出寫指針；空滿信號生成模塊103接收寫信號，用于產(chǎn)生滿信號，并將其輸出至寫信號生成模塊104和FIFO處理芯片100外部；寫信號生成模塊104接收外部設(shè)備發(fā)來的外部寫信號和滿信號，用于產(chǎn)生并輸出寫信號。其中，寫指針控制模塊102生成寫指針的操作，至少包括如下步驟當(dāng)寫信號有效時，緩存模塊101每寫入一次數(shù)據(jù)后，寫指針控制模塊102將寫指針加一再輸出寫指針。此普通FIFO處理芯片不具備數(shù)據(jù)更新的功能。當(dāng)FIFO處理芯片需要對其緩存模塊的某一存儲單元進行數(shù)據(jù)更新時，現(xiàn)有技術(shù)的解決方案如下所述。
圖2是現(xiàn)有技術(shù)中可以實現(xiàn)數(shù)據(jù)更新的FIFO處理芯片組成結(jié)構(gòu)示意圖。如圖2所示，F(xiàn)IFO處理芯片200是由圖1所示的FIFO處理芯片100進行如下改動形成的。將圖1所示的寫指針控制模塊102取消，在FIFO處理芯片100外部設(shè)置一個接口模塊201。因此，F(xiàn)IFO處理芯片200中與寫操作相關(guān)的部分主要有圖1所示的緩存模塊101、接口模塊201、空滿信號生成模塊202、圖1所示的寫信號生成模塊104和寫入數(shù)據(jù)線105。其中，寫入數(shù)據(jù)線105用于接收并輸出外部設(shè)備發(fā)送的寫入數(shù)據(jù)；緩存模塊101接收接口模塊201輸出的寫指針即寫入地址、寫入數(shù)據(jù)和寫信號生成模塊104發(fā)送的寫信號，用于按寫指針標(biāo)識的地址存儲寫入數(shù)據(jù)；接口模塊201用于寄存并生成寫指針再輸出寫指針；空滿信號生成模塊202接收寫信號和寫指針，用于產(chǎn)生滿信號并輸出至寫信號生成模塊104和FIFO處理芯片200外部；寫信號生成模塊104接收外部設(shè)備發(fā)來的外部寫信號和滿信號，用于產(chǎn)生并輸出寫信號。圖2所示FIFO處理芯片200的數(shù)據(jù)更新工作原理如圖3所示。
圖3是圖2所述FIFO處理芯片完成數(shù)據(jù)更新的過程示意圖，圖3中，箭頭指向的是圖2中接口模塊201輸出的寫指針?biāo)鶚?biāo)識的地址。緩存模塊101將按寫指針?biāo)鶚?biāo)識的地址寫入數(shù)據(jù)。如圖3所示，圖中1到10表示的是圖2中緩存模塊101的十個存儲單元，每一次寫操作將對其中一個存儲單元寫入數(shù)據(jù)。在步驟301，系統(tǒng)要求寫入正常數(shù)據(jù)，則寫指針標(biāo)識的地址為存儲單元1的地址，緩存模塊101按存儲單元1的地址寫入正常數(shù)據(jù)。在步驟302，系統(tǒng)仍然要求寫入正常數(shù)據(jù)，則寫指針依次從右到左標(biāo)識的是存儲單元2～4的地址，緩存模塊101依次從右到左按存儲單元2～4的地址寫入正常數(shù)據(jù)；每寫入一次正常數(shù)據(jù)后，圖2所述的接口模塊201將當(dāng)前寫指針加一再輸出寫指針。在步驟303，系統(tǒng)要求寫入待更新數(shù)據(jù)寫指針標(biāo)識的地址為存儲單元5的地址，緩存模塊101按存儲單元5的地址寫入待更新數(shù)據(jù)后，圖2中的接口模塊201寄存當(dāng)前寫指針作為待更新地址，接口模塊201再將當(dāng)前寫指針加一再輸出寫指針。在步驟304，系統(tǒng)要求寫入正常數(shù)據(jù)，則寫指針依次從右到左標(biāo)識的是存儲單元6～9的地址，緩存模塊101繼續(xù)從右到左依次按存儲單元6～9的地址寫入正常數(shù)據(jù)；同樣緩存模塊101每寫入一次數(shù)據(jù)后，圖2中的接口模塊201將寫指針加一再輸出寫指針。在步驟305，系統(tǒng)要求寫入更新數(shù)據(jù)，此時，寫指針標(biāo)識的寫入地址為存儲單元10的地址，但緩存模塊101不對存儲單元10進行寫操作，圖2中的接口模塊201將寄存當(dāng)前寫指針作為當(dāng)前寫入地址。然后，在步驟306，圖2中的接口模塊201將寫指針賦為上述已寄存的待更新地址再輸出寫指針，即寫指針?biāo)鶚?biāo)識的地址變?yōu)榇鎯卧?的地址；緩存模塊101按存儲單元5的地址寫入更新數(shù)據(jù)。最后，在步驟307，圖2中的接口模塊201再將寫指針賦為上述已寄存的當(dāng)前寫入地址，即寫指針?biāo)鶚?biāo)識的地址又變回為存儲單元10的地址，更新操作結(jié)束。
由上述方案可見，現(xiàn)有的技術(shù)方案會出現(xiàn)如下問題1.FIFO處理芯片的數(shù)據(jù)更新的過程必須通過寫指針?biāo)鶚?biāo)識的地址的來回變化，即寫指針的跳轉(zhuǎn)來實現(xiàn)，造成系統(tǒng)的穩(wěn)定性較差。
2.現(xiàn)有技術(shù)將FIFO處理芯片打開，在FIFO處理芯片外部設(shè)置一個接口模塊，由接口模塊直接對寫指針進行操作，寄存并生成寫入地址。因此造成FIFO處理芯片缺乏獨立性，必須依靠外部操作來實現(xiàn)內(nèi)部的更新。
3.現(xiàn)有技術(shù)接口部分增加的接口模塊要直接對寫指針的地址線進行賦值和計算的操作，而地址線一般來講都是多于八位。因此，接口模塊功能的實現(xiàn)就變得異常復(fù)雜，使FIFO處理芯片的接口復(fù)雜度大大提高。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種FIFO處理芯片，使FIFO處理芯片在進行數(shù)據(jù)更新時，能夠保證其獨立性，減小接口復(fù)雜度，并避免寫指針的跳轉(zhuǎn)。
本發(fā)明的另一目的在于提供一種FIFO處理芯片實現(xiàn)數(shù)據(jù)更新方法，使FIFO處理芯片在進行數(shù)據(jù)更新時，能夠利用其內(nèi)部模塊獨立完成數(shù)據(jù)更新，避免寫指針的來回賦值，并簡化接口部分。
為達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的本發(fā)明公開了一種FIFO處理芯片，包括緩存模塊，用于接收寫入地址和寫入數(shù)據(jù)，按寫入地址存儲寫入數(shù)據(jù)；寫入數(shù)據(jù)線，用于從外部設(shè)備接收并輸出寫入數(shù)據(jù)。
該芯片還包括操作控制線，用于從外部設(shè)備接收并輸出控制信號；寫指針控制模塊，用于接收控制信號，生成并輸出寫指針；更新控制模塊，用于接收控制信號，寄存標(biāo)識待更新地址的寫指針，生成并輸出更新指針；寫入地址選擇器(MUX)，用于接收控制信號、寫指針和更新指針，選擇寫指針或更新指針作為寫入地址輸出。
該芯片進一步包括在操作控制線與寫指針控制模塊之間進一步連接有譯碼器；在操作控制線與更新控制模塊之間進一步連接譯碼器；在操作控制線與MUX之間進一步連接有譯碼器。
本發(fā)明還公開了一種FIFO處理芯片的數(shù)據(jù)更新方法，在FIFO處理芯片內(nèi)部設(shè)置更新控制模塊，其主要處理步驟如下a.根據(jù)從外部設(shè)備接收的控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為待更新數(shù)據(jù)，如果是，更新控制模塊寄存當(dāng)前寫指針，并將寫指針作為寫入地址寫入待更新數(shù)據(jù)，返回步驟a；否則，轉(zhuǎn)入步驟b；b.根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為更新數(shù)據(jù)，如果是，將更新控制模塊所寄存的寫指針作為寫入地址寫入更新數(shù)據(jù)，更新結(jié)束；否則，返回步驟a。
其中，步驟a與步驟b之間，進一步包括，根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為正常數(shù)據(jù)，如果是，將寫指針作為寫入地址寫入正常數(shù)據(jù)，返回步驟a；否則，轉(zhuǎn)入步驟b。
由上述方案可以看出，本發(fā)明所提供的一種FIFO處理芯片及其數(shù)據(jù)更新方法，其所帶來的有益效果包括以下幾個方面1.本發(fā)明在FIFO處理芯片內(nèi)部設(shè)置了專門的更新控制模塊來輸出更新指針。當(dāng)寫入待更新數(shù)據(jù)時，選擇寫指針作為寫入地址來寫入待更新數(shù)據(jù)，同時更新控制模塊寄存當(dāng)前寫指針，并將更新指針賦為當(dāng)前寫指針；當(dāng)需要寫入更新數(shù)據(jù)時，將更新指針作為寫入地址寫入更新數(shù)據(jù)。從而，避免了寫指針的跳轉(zhuǎn)，提高了系統(tǒng)的穩(wěn)定性。
2.本發(fā)明設(shè)置了從外部設(shè)備引入FIFO處理芯片的操作控制線，通過該操作控制線上控制信號標(biāo)識的輸入數(shù)據(jù)性質(zhì)來控制FIFO處理芯片內(nèi)部的更新操作，可避免現(xiàn)有技術(shù)中FIFO處理芯片的開放和接口模塊直接按地址寫入數(shù)據(jù)進行更新操作，從而保證了FIFO處理芯片的獨立性。
3.FIFO處理芯片的接口部分只是增加一條操作控制線來傳輸控制信號，遠比現(xiàn)有技術(shù)中的接口模塊對多位的寫指針地址線直接進行賦值和計算的操作簡單，使FIFO處理芯片在數(shù)據(jù)更新時，接口復(fù)雜度大大降低。


圖1為普通FIFO處理芯片組成結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中可以實現(xiàn)數(shù)據(jù)更新的FIFO處理芯片組成結(jié)構(gòu)示意圖；圖3為圖2所述FIFO處理芯片完成數(shù)據(jù)更新的過程示意圖；圖4為本發(fā)明可實現(xiàn)數(shù)據(jù)更新的FIFO處理芯片一較佳實施例組成結(jié)構(gòu)示意圖；圖5為圖4所述FIFO處理芯片完成數(shù)據(jù)更新的過程圖；圖6為圖4所述FIFO處理芯片的數(shù)據(jù)更新方法流程圖
具體實施例方式
下面結(jié)合附圖及具體實施例對本發(fā)明再作進一步詳細的說明。
本發(fā)明的主要設(shè)計思想為在FIFO處理芯片內(nèi)部加入一個更新控制模塊和一個寫入地址選擇器(MUX)；同時從外部引入了一條操作控制線輸出控制信號來標(biāo)識寫入數(shù)據(jù)的性質(zhì)。當(dāng)FIFO處理芯片的某個存儲區(qū)域需要更新時，更新控制模塊將當(dāng)前寫指針作為更新指針進行寄存，即寄存更新指針?biāo)鶚?biāo)識的地址為待更新地址，MUX選擇寫指針作為寫入地址寫入數(shù)據(jù)；當(dāng)需要寫入更新數(shù)據(jù)時，MUX選擇更新指針作為寫入地址在所寄存的待更新地址進行數(shù)據(jù)更新。
圖4本發(fā)明可實現(xiàn)數(shù)據(jù)更新的FIFO處理芯片一較佳實施例組成結(jié)構(gòu)示意圖。由于本發(fā)明涉及數(shù)據(jù)更新技術(shù)，僅對FIFO處理芯片中與寫操作有關(guān)部分加以改動，其它與讀操作有關(guān)的部分沒有變化。因此圖4僅顯示了FIFO處理芯片與寫操作有關(guān)部分的結(jié)構(gòu)關(guān)系，以下也僅對于寫操作有關(guān)的部分加以描述。如圖4所示該FIFO處理芯片中與寫操作相關(guān)的部分主要有操作控制線401，寫指針控制模塊402、更新控制模塊403、MUX404、緩存模塊405、寫入數(shù)據(jù)線406、寫信號生成模塊407、空滿信號生成模塊408、譯碼器a、譯碼器b、譯碼器c和譯碼器d。
其中，操作控制線401從外部設(shè)備引入FIFO處理芯片400，用于向FIFO處理芯片400內(nèi)部輸出控制信號來標(biāo)識寫入數(shù)據(jù)的性質(zhì)。譯碼器a、譯碼器b、譯碼器c和譯碼器d接收操作控制線401輸出的控制信號，并根據(jù)它們所控制的不同功能各自進行譯碼，輸出不同的控制信號。寫指針控制模塊402接收譯碼器b輸出的控制信號和寫信號生成模塊407生成的寫信號，用于生成并輸出寫指針。更新控制模塊403接收譯碼器a輸出的控制信號、寫信號和寫指針，用于將當(dāng)前寫指針作為更新指針進行寄存，并將更新指針輸出。MUX404接收譯碼器c輸出的控制信號、寫指針和更新指針，用于選擇寫指針或更新指針作為寫入地址并輸出寫入地址。寫入數(shù)據(jù)線406用于從外部設(shè)備接收并輸出寫入數(shù)據(jù)。緩存模塊405接收寫信號、寫入數(shù)據(jù)和寫入地址，用于按寫入地址存儲寫入數(shù)據(jù)?？諠M信號生成模塊408接收譯碼器d輸出的控制信號和寫信號，生成滿信號并輸出至FIFO處理芯片400外部和寫信號生成模塊407。寫信號生成模塊407，接收滿信號和外部設(shè)備發(fā)送的外部寫信號，用于生成并輸出寫信號。這里，外部設(shè)備為與FIFO處理芯片400進行通信、傳輸數(shù)據(jù)和控制其操作的設(shè)備。
這里，操作控制線401輸出的控制信號為兩位，其取值及其意義為00表示寫入正常數(shù)據(jù)；01表示寫入待更新數(shù)據(jù)；10表示寫入更新數(shù)據(jù)；11表示無效。當(dāng)控制信號為01，譯碼器a輸出有效控制信號，其它條件下，譯碼器a則輸出無效控制信號。如果譯碼器a輸出有效控制信號，并且寫信號有效，更新控制模塊403將當(dāng)前寫指針作為更新指針進行寄存；否則更新指針保持不變。當(dāng)兩位控制信號為00或01，譯碼器b輸出有效控制信號，其它條件下，譯碼器b則輸出無效控制信號。如果譯碼器b輸出有效控制信號，并且寫信號有效，寫指針控制模塊402將寫指針加一；否則寫指針不變。當(dāng)兩位控制信號為10時，譯碼器c輸出有效控制信號，其它條件下，譯碼器c則輸出無效控制信號。如果譯碼器c輸出有效控制信號，MUX404選擇更新指針作為寫入地址；否則選擇寫指針作為寫入地址。
下面結(jié)合圖4和圖5對該芯片完成數(shù)據(jù)更新的工作原理加以說明。由于圖4中寫信號生成模塊407、空滿信號生成模塊408和譯碼器d的工作原理不屬本發(fā)明重點，所以不再詳述。圖5為圖4所述FIFO處理芯片完成數(shù)據(jù)更新的過程示意圖。寫指針箭頭和更新指針箭頭分別指向的是寫指針?biāo)鶚?biāo)識的地址和更新指針?biāo)鶚?biāo)識的地址。如圖5所示，圖中1到10表示的是圖4中緩存模塊405的十個存儲單元。每一次寫操作將對其中一個存儲單元寫入數(shù)據(jù)。因為以下步驟描述為一個完整的數(shù)據(jù)更新過程，與寫信號是否有效無關(guān)，因此設(shè)定寫信號均有效。具體數(shù)據(jù)更新步驟如圖5所示步驟501當(dāng)前輸入的兩位控制信號為00，系統(tǒng)要求寫入正常數(shù)據(jù)。此時圖4中譯碼器a和譯碼器c發(fā)送無效控制信號，譯碼器b發(fā)送有效控制信號。因此，更新控制模塊403不進行操作；MUX404選擇寫指針作為寫入地址；寫指針?biāo)鶚?biāo)識的地址為存儲單元1的地址，緩存模塊405按存儲單元1的地址寫入正常數(shù)據(jù)；然后寫指針控制模塊402將寫指針加一再輸出至MUX404。
步驟502當(dāng)前輸入的兩位控制信號為00，系統(tǒng)仍要求寫入正常數(shù)據(jù)。圖4中譯碼器a和譯碼器c發(fā)送無效控制信號，譯碼器b發(fā)送有效控制信號。因此同樣，更新控制模塊403不進行操作；MUX404選擇寫指針作為寫入地址；寫指針?biāo)鶚?biāo)識的地址從右向左依次為存儲單元2～4的地址，緩存模塊405從右向左依次按存儲單元2～4的地址寫入正常數(shù)據(jù)；同時每對一個存儲單元寫入數(shù)據(jù)后，寫指針控制模塊402將寫指針加一再輸出至MUX404。
步驟503當(dāng)前輸入的兩位控制信號為01，即系統(tǒng)要求寫入待更新數(shù)據(jù)。圖4中譯碼器c發(fā)送無效控制信號，譯碼器a和譯碼器b發(fā)送有效控制信號。因此，更新控制模塊403將當(dāng)前寫指針作為更新指針進行寄存；MUX404選擇寫指針作為寫入地址；寫指針?biāo)鶚?biāo)識的地址為存儲單元5的地址，緩存模塊405按存儲單元5的地址寫入待更新數(shù)據(jù)；然后寫指針控制模塊402將寫指針加一再輸出至MUX404。
步驟504當(dāng)前輸入的兩位控制信號為00，即系統(tǒng)繼續(xù)要求寫入正常數(shù)據(jù)。圖4中譯碼器a和譯碼器c發(fā)送無效控制信號，譯碼器b發(fā)送有效控制信號。因此，更新控制模塊403不進行操作；MUX404選擇寫指針作為寫入地址；寫指針?biāo)鶚?biāo)識的地址從右向左依次為存儲單元6～9的地址，緩存模塊405從右向左依次按存儲單元6～9的地址寫入正常數(shù)據(jù)；同時每對一個存儲單元寫入數(shù)據(jù)后，寫指針控制模塊402將寫指針加一再輸出至MUX404。
步驟505當(dāng)前輸入的兩位控制信號為10即系統(tǒng)要求寫入更新數(shù)據(jù)。圖4中譯碼器a和譯碼器b發(fā)送無效控制信號，譯碼器c發(fā)送有效控制信號。因此，更新控制模塊403不進行操作；MUX404選擇更新指針作為寫入地址；更新指針?biāo)鶚?biāo)識的地址為存儲單元5的地址，緩存模塊405按存儲單元5的地址寫入更新數(shù)據(jù)；但寫指針控制模塊402不對寫指針進行加一操作，即寫指針不變，完成更新操作。
基于上述FIFO處理芯片，本發(fā)明FIFO處理芯片的數(shù)據(jù)更新方法如圖6所示。該方法從外部設(shè)備向FIFO處理芯片內(nèi)部引入操作控制線輸出標(biāo)識寫入數(shù)據(jù)性質(zhì)的控制信號，在FIFO處理芯片內(nèi)部設(shè)置生成更新指針的更新控制模塊，其主要處理步驟如下步驟601FIFO處理芯片根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為待更新數(shù)據(jù)，如果是，轉(zhuǎn)入步驟602；如果不是，說明當(dāng)前寫入數(shù)據(jù)可能是正常數(shù)據(jù)、更新數(shù)據(jù)或無效數(shù)據(jù)，轉(zhuǎn)入步驟603。
步驟602更新控制模塊將當(dāng)前寫指針作為更新指針進行寄存，即將更新指針賦為當(dāng)前寫指針；FIFO處理芯片將寫指針作為寫入地址寫入待更新數(shù)據(jù)，然后寫指針控制模塊將寫指針加一，再返回步驟601判斷下一個寫入數(shù)據(jù)性質(zhì)。
步驟603FIFO處理芯片根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為正常數(shù)據(jù)，如果是，轉(zhuǎn)入步驟604；如果不是，說明當(dāng)前寫入數(shù)據(jù)是更新數(shù)據(jù)或無效數(shù)據(jù)，轉(zhuǎn)入步驟605。
步驟604FIFO處理芯片將寫指針作為寫入地址寫入正常數(shù)據(jù)，然后寫指針控制模塊將寫指針加一；但更新控制模塊不進行寄存操作，即更新指針保持不變；再轉(zhuǎn)入步驟601繼續(xù)判斷下一個寫入數(shù)據(jù)性質(zhì)。
步驟605FIFO處理芯片根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為更新數(shù)據(jù)，如果是，轉(zhuǎn)入步驟606；如果不是，說明當(dāng)前寫入數(shù)據(jù)是無效數(shù)據(jù)，轉(zhuǎn)入步驟607。
步驟606寫指針控制模塊不對寫指針進行加一操作，即寫指針保持不變；FIFO處理芯片將更新指針作為寫入地址寫入更新數(shù)據(jù)，數(shù)據(jù)更新結(jié)束。
步驟607停止寫入數(shù)據(jù)，即FIFO處理芯片停止寫操作，寫指針控制模塊不對寫指針進行操作，更新控制模塊也不進行寄存操作，即寫指針和更新指針均保持不變；再轉(zhuǎn)入步驟601繼續(xù)判斷下一個寫入數(shù)據(jù)性質(zhì)。
圖6是從寫入一個待更新數(shù)據(jù)到寫入一個更新數(shù)據(jù)的處理過程，即對于一個待更新數(shù)據(jù)進行更新的處理過程。如果FIFO處理芯片有多個數(shù)據(jù)需要更新的話，每對一個待更新數(shù)據(jù)進行數(shù)據(jù)更新結(jié)束以后，將重新執(zhí)行此數(shù)據(jù)更新流程，從而對下一個待更新數(shù)據(jù)進行更新。
可見，應(yīng)用上述可以進行數(shù)據(jù)更新的FIFO處理芯片以及數(shù)據(jù)更新方案可以在實現(xiàn)數(shù)據(jù)更新的同時避免寫指針的跳轉(zhuǎn)，保證了FIFO處理芯片的獨立性，并大大減小了接口復(fù)雜度。
權(quán)利要求
1.一種先進先出FIFO處理芯片，包括緩存模塊，用于接收寫入地址和寫入數(shù)據(jù)，按寫入地址存儲寫入數(shù)據(jù)；寫入數(shù)據(jù)線，用于從外部設(shè)備接收并輸出寫入數(shù)據(jù)；其特征在于，該芯片還包括操作控制線，用于從外部設(shè)備接收并輸出控制信號；寫指針控制模塊，用于接收控制信號，生成并輸出寫指針；更新控制模塊，用于接收控制信號，寄存標(biāo)識待更新地址的寫指針，生成并輸出更新指針；寫入地址選擇器MUX，用于接收控制信號、寫指針和更新指針，選擇寫指針或更新指針作為寫入地址并輸出寫入地址。
2.根據(jù)權(quán)利要求1所述的芯片，其特征在于，在操作控制線與寫指針控制模塊之間進一步連接有譯碼器。
3.根據(jù)權(quán)利要求1所述的芯片，其特征在于，在操作控制線與更新控制模塊之間進一步連接有譯碼器。
4.根據(jù)權(quán)利要求1所述的芯片，其特征在于，在操作控制線與MUX之間進一步連接有譯碼器。
5.一種FIFO處理芯片的數(shù)據(jù)更新方法，其特征在于，在FIFO處理芯片內(nèi)部設(shè)置更新控制模塊，該方法還包括以下步驟a.根據(jù)從外部設(shè)備接收的控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為待更新數(shù)據(jù)，如果是，更新控制模塊寄存當(dāng)前寫指針，并將寫指針作為寫入地址寫入待更新數(shù)據(jù)，返回步驟a；否則，轉(zhuǎn)入步驟b；b.根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為更新數(shù)據(jù)，如果是，將更新控制模塊所寄存的寫指針作為寫入地址寫入更新數(shù)據(jù)，更新結(jié)束；否則，返回步驟a。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，步驟a與步驟b之間，進一步包括，根據(jù)控制信號判斷當(dāng)前寫入數(shù)據(jù)是否為正常數(shù)據(jù)，如果是，將寫指針作為寫入地址寫入正常數(shù)據(jù)，返回步驟a；否則，轉(zhuǎn)入步驟b。
全文摘要
本發(fā)明公開了一種先進先出(FIFO)處理芯片，包括緩存模塊，用于接收寫入地址和寫入數(shù)據(jù)，按寫入地址存儲寫入數(shù)據(jù)；寫入數(shù)據(jù)線，用于從外部設(shè)備接收并輸出寫入數(shù)據(jù)；操作控制線，用于從外部設(shè)備接收并輸出控制信號；寫指針控制模塊，用于接收控制信號，生成并輸出寫指針；更新控制模塊，用于接收控制信號，寄存標(biāo)識待更新地址的寫指針，生成并輸出更新指針；寫入地址選擇器(MUX)，用于接收控制信號、寫指針和更新指針，選擇寫指針或更新指針作為寫入地址輸出。本發(fā)明同時還公開了一種FIFO處理芯片的數(shù)據(jù)更新方法。采用該芯片和方法在對FIFO處理芯片內(nèi)某一存儲區(qū)域進行數(shù)據(jù)更新時，保證了FIFO處理芯片的獨立性，減小了接口復(fù)雜度，并避免了寫指針的跳轉(zhuǎn)。
文檔編號H04L12/54GK1665215SQ20041000651
公開日2005年9月7日 申請日期2004年3月4日 優(yōu)先權(quán)日2004年3月4日
發(fā)明者孫文華, 李敏秋, 劉義, 盛春明 申請人:華為技術(shù)有限公司