專利名稱：基于dvb數(shù)字電視射頻信道測量的前端裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于DVB數(shù)字電視射頻信道測量的前端裝置，具體涉及DVB數(shù)字電視信號的產(chǎn)生和用于回放的測試裝置。
背景技術(shù)：
在DVB數(shù)字電視信道編碼技術(shù)中，為了滿足奈奎斯特Nyquist要求，使發(fā)送頻譜的帶寬受限，并且降低碼間串?dāng)_，則需要對準(zhǔn)備調(diào)制的基帶信號，將它的符號流進(jìn)行低通滾降濾波；同時，由于基帶信號必須通過載波進(jìn)行正交調(diào)制，這就要求基帶與載波應(yīng)具有相同的數(shù)據(jù)速率，為了實現(xiàn)這一目的，在基帶信號作正交調(diào)制前，必須對基帶信號進(jìn)行插值，以提高基帶符號率的速率。
作為現(xiàn)已公知的技術(shù)，是采用乘加濾波器FIR結(jié)構(gòu)，用以實現(xiàn)固定插值的解決方案，該方案的內(nèi)插濾波器是由定點符號映射和乘加結(jié)構(gòu)的插值濾波器所組成，其特點是利用數(shù)字信號處理器DSP的高速運算能力，形成一個乘加結(jié)構(gòu)的數(shù)字濾波器；當(dāng)輸入數(shù)據(jù)碼流時，它對符號碼流先實行定點映射，繼而饋入乘加結(jié)構(gòu)的數(shù)字濾波器FIR作插值處理，用以對基帶符號碼流進(jìn)行提速；這非常適于輸入符號碼流速率變化不大，且插值率為固定常數(shù)的場合。
然而，由于現(xiàn)代通信技術(shù)的日益發(fā)展，就數(shù)字衛(wèi)星電視DVB-S而言，其載波帶寬已從原來的600MHz發(fā)展到如今的1200MHz；其符號碼流也從原來的2-25MPS，達(dá)到如今的2-45MPS；顯然，如果仍采用乘加結(jié)構(gòu)的內(nèi)插濾波器，勢必產(chǎn)生兩大問題第一，只能進(jìn)行固定比率插值，這對于符號率達(dá)到2-45MPS的數(shù)字衛(wèi)星電視來說，會給數(shù)模變換之后的模擬重建濾波器的實現(xiàn)，帶來巨大困難。
第二，由乘加結(jié)構(gòu)構(gòu)成的數(shù)字濾波器，由于自身的既耗時間又耗芯片面積的瓶徑，極大地制約了處理速度，而且必須采用成本昂貴的高端器件，并且必將對數(shù)字濾波器作流水處理或者采用多級實現(xiàn)，電路的復(fù)雜程度會顯著增加。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種性能優(yōu)越且低成本的解決方案，用以克服現(xiàn)有技術(shù)的不足和缺陷。
本發(fā)明是由如下技術(shù)方案實現(xiàn)的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，該裝置至少包括一個或多個帶異步串行接口ASI或/和SPI(LVDS)輸入接口的前向糾錯FEC單元(1)，所述前向糾錯FEC單元(1)包括將輸入的信號碼流按順序串接饋入的隨機化單元(11)、FEC編碼單元(12)，并通過連接線(201)輸出；和一個或多個內(nèi)插濾波器單元(2)，所述內(nèi)插濾波器單元(2)，其中包括依次串聯(lián)連接的一個或多個多相數(shù)字濾波器FIR(21)、一個或多個零階濾波器(22)、一個或多個級聯(lián)積分梳狀濾波器CIC(23)；所述內(nèi)插濾波器單元(2)的輸入信號通過連接線(201)與前向糾錯FEC單元(1)的輸出端口相連；所述內(nèi)插濾波器單元(2)的輸出信號，通過連接線(204)輸出；以及一個或多個數(shù)字調(diào)制器單元(3)，所述數(shù)字調(diào)制器單元(3)的一個輸入端通過連接線(204)與內(nèi)插濾波器單元(2)的輸出端相連，所述數(shù)字調(diào)制器單元(3)的另一個輸入端與數(shù)控振蕩器NCO(4)的輸出端連接；所述數(shù)字調(diào)制器單元(3)的輸出可以用有線或無線的方式輸出。
其中，一個或多個內(nèi)插濾波器單元(2)由依次序串聯(lián)連接的一個或多個多相數(shù)字濾波器FIR(21)、一個或多個零階濾波器(22)、一個或多個級聯(lián)積分梳狀濾波器CIC(23)組成。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個多相數(shù)字濾波器FIR(21)，是N-1(N大于或等于2)階的多相濾波器FIR。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個多相數(shù)字濾波器FIR(21)的輸入端為串行碼流，經(jīng)過所述一個或多個多相數(shù)字濾波器FIR(21)后，分成n個支路，插值率等于支路數(shù)n；支路工作頻率為輸入碼流fs的fs/n。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個多相數(shù)字濾波器FIR(21)是一種輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個多相數(shù)字濾波器FIR(21)，將輸入的0、1數(shù)字信號直接映射為星座圖中的1和-1，用以避免在數(shù)字濾波器FIR中采用乘加結(jié)構(gòu)。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個零階保持器(22)是一種存儲器。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個零階保持器(22)把來自所述一個或多個多相數(shù)字濾波器FIR(21)的數(shù)據(jù)碼流，采用fs的速率，選擇支路分相結(jié)構(gòu)，并取出各相的運算結(jié)果。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個級聯(lián)積分梳狀濾波器CIC(23)，是一種線性相位FIR濾波器。
其中，一個或多個內(nèi)插濾波器單元(2)內(nèi)的一個或多個級聯(lián)積分梳狀濾波器CIC(23)，是由m階(m大于1但小于等于5)理想積分器和m個(m大于1但小于等于5)梳狀濾波器串聯(lián)構(gòu)成。
其中，一個或多個內(nèi)插濾波器單元(2)，是一種無需乘法器的最佳等紋波數(shù)字濾波器。
其中，一個或多個內(nèi)插濾波器單元(2)，可以由現(xiàn)場可編程門陣列FPGA、可編程邏輯器件PLD、專用應(yīng)用系統(tǒng)集成電路ASIC、數(shù)字信號處理器DSP中的任意器件獨立組成或任意器件的一個或多個組合實現(xiàn)。
其中，一個或多個內(nèi)插濾波器單元(2)，具有不同的時鐘控制信號，用以產(chǎn)生不同插值系數(shù)所需要的各種時鐘基準(zhǔn)。
其中，一個或多個內(nèi)插濾波器單元(2)，是一種無乘法的數(shù)字信號處理部件。
采用本發(fā)明，可以達(dá)到如下積極效果1.在完成數(shù)字正交映射的同時，免除了開銷巨大的乘法電路，極大地降低了器件成本。
2.在不增加流水等待時間的前提下，成倍縮短關(guān)鍵路徑，極大提高了處理速度。
3.實現(xiàn)了第一級濾波器的多種插值率結(jié)構(gòu)，以及多種插值率下的增益平衡。
4.在符號率變化范圍很寬的場合，大大簡化了模擬重建濾波器的設(shè)計。


圖1為已公知的一種乘加結(jié)構(gòu)的固定插值率濾波器的方框示意圖。
圖2為本發(fā)明的系統(tǒng)組成的原理方框示意圖。
圖3為本發(fā)明的一個實施例的示意4為本發(fā)明的FEC糾錯編碼實施例的示意5為本發(fā)明正交映射和調(diào)制實施例示意6為本發(fā)明監(jiān)控實施例示意圖
具體實施例方式
參考圖2，作為本發(fā)明的一個優(yōu)選實施例，旨在提供一種數(shù)字電視信道編碼前端設(shè)備中，能夠達(dá)到高性能、低成本及易于實現(xiàn)的解決方案。
作為本發(fā)明的一個優(yōu)選實施例，它由一個帶有異步串行接口ASI或/和SPI(LVDS)輸入接口的前向糾錯FEC單元(1)，一個內(nèi)插濾波器單元(2)，一個數(shù)字調(diào)制器單元(3)及數(shù)控振蕩器NCO(4)組成。
其中，前向糾錯FEC單元(1)內(nèi)置有異步串行接口ASI或/和SPI(LVDS)輸入接口，對來自該接口的經(jīng)數(shù)據(jù)壓縮編碼的串形符號碼流MPEG-II TS流，先進(jìn)行隨機化處理，其目的是在今后的調(diào)制過程中，使其保持信道射頻載波功率的均衡；然后將經(jīng)過隨機化處理的碼流再進(jìn)行信道編碼，用以降低數(shù)據(jù)傳輸過程中的干擾，該編碼方式符合數(shù)字廣播電視標(biāo)準(zhǔn)DVB的規(guī)范，即采用前向糾錯FEC算法，對碼流TS流進(jìn)行預(yù)處理；經(jīng)信道編碼后的TS流，送至內(nèi)插濾波器單元(2)，作插值濾波，使基帶TS流與將要調(diào)制的載波信號的速率保持相等，同時進(jìn)行符號映射，將輸入的1、0等數(shù)字信號映射成1和-1的電平信號，經(jīng)內(nèi)部基帶整形后，送入數(shù)字調(diào)制單元(3)，并進(jìn)行正交調(diào)制，正交調(diào)制采用符合DVB-S規(guī)范的數(shù)字正交移相鍵控QPSK方式，其星座圖為+45度、+135度、-135度、-45度。而調(diào)制載波來自數(shù)控振蕩單元NCO(4)，在該實施例中，經(jīng)數(shù)字調(diào)制單元(3)輸出的已調(diào)載波信號，既可以采用無線方式，也可以采用有線的方式輸出，其輸出頻率滿足DVB-S L波段要求950MHz-2150MHz.
參考圖2，內(nèi)插濾波器單元(2)由多相數(shù)字濾波器(21)零階濾波器(22)、級聯(lián)積分梳狀濾波器(23)組成。
多相數(shù)字濾波器(21)是指輸出速率和輸入速率不相等的數(shù)字濾波器，它采用一種多個分支結(jié)構(gòu)的分支濾波器，插值率n等同于支路數(shù)，每一支路的階數(shù)等于多相數(shù)字濾波器(21)的階數(shù)。輸入的串形碼流TS并行送入各支路，所有支路均工作于插值前的頻率fs/n。在本實施例中，插值率n等于4，5，6，8，即4條支路。從而實現(xiàn)了第一級濾波器的多種插值結(jié)構(gòu)(4x，5x，6x，8x)。多相數(shù)字濾波器(21)的輸出端，與零階濾波器(22)連接，零階濾波器(22)是一種存儲器，它以fs的工作頻率，從支路選擇結(jié)構(gòu)中取出各相的運算結(jié)果。在各個支路中，根據(jù)濾波器的輸入信號是串行信號的特點，將輸入的0，1信號直接映射為星座圖中的1和-1的位置，避免了在數(shù)字濾波器中，采用傳統(tǒng)的乘加結(jié)構(gòu)；同時，多相結(jié)構(gòu)又增加了加法運算的并行性，從而大大提高了濾波器的工作頻率范圍。
作為內(nèi)插濾波器(2)的最后級組成——級聯(lián)積分梳狀濾波器CIC(23)，是一種線性相位數(shù)字濾波器，采用m階CIC結(jié)構(gòu)，即，該濾波器由m階理想積分器和m個梳狀濾波器串行構(gòu)成。這使內(nèi)插濾波器(2)的插值率擴展為n*m種(4，5，6，8，12，15，18，24)，同時，級聯(lián)積分梳狀濾波器CIC(23)的特性，進(jìn)一步優(yōu)化了整個濾波器的頻率特性。
采用10位處理字長下的工作時鐘，可以接近200MHz，從而以低成本實現(xiàn)優(yōu)越的處理性能，同時，保證了45MPS符號率下的4x插值濾波，完全符合DVB-S規(guī)范；4x-24x的可調(diào)插值率，也極大地簡化了模擬域的重建濾波器的設(shè)計。
通過內(nèi)插濾波器(2)的設(shè)計，構(gòu)成了性能優(yōu)越的無乘法數(shù)字信號處理部件，并將符號映射和數(shù)字濾波器運算相結(jié)合，在完成QPSK格雷碼符號映射的同時，免除了開銷巨大的乘法電路，在低成本的現(xiàn)場可編程門陣列FPGA上，實現(xiàn)了高達(dá)24倍插值和2Gbps吞吐量的數(shù)字信號處理。
參考圖3，在本實施例中，插值率n等于4，5，6，8，即4條支路。從而實現(xiàn)了第一級濾波器的多種插值結(jié)構(gòu)(4x，5x，6x，8x)。多相數(shù)字濾波器(2 1)的輸出端，與零階濾波器(22)連接，零階濾波器(22)是一種存儲器，它以fs的工作頻率，從支路選擇結(jié)構(gòu)中取出各相的運算結(jié)果。在各個支路中，根據(jù)濾波器的輸入信號是串行信號的特點，將輸入的0，1信號直接映射為星座圖中的1和-1的位置，避免了在數(shù)字濾波器中，采用傳統(tǒng)的乘加結(jié)構(gòu)；同時，多相結(jié)構(gòu)又增加了加法運算的并行性，從而大大提高了濾波器的工作頻率范圍。
作為內(nèi)插濾波器(2)的最后級組成——級聯(lián)積分梳狀濾波器CIC(23)，是一種線性相位數(shù)字濾波器，采用3階CIC結(jié)構(gòu)，即，該濾波器由3階理想積分器和3個梳狀濾波器串行構(gòu)成。這使內(nèi)插濾波器(2)的插值率擴展為8種(4，5，6，8，12，15，18，24)，同時，級聯(lián)積分梳狀濾波器CIC(23)的特性，進(jìn)一步優(yōu)化了整個濾波器的頻率特性。
在本實施例中，從內(nèi)插值濾波器(2)輸出的基帶信號，通過數(shù)字調(diào)制單元(3)的正交調(diào)制，調(diào)制載波由頻率極為穩(wěn)定的數(shù)控振蕩器NCO(4)提供，其頻率分辯率為1微Hz，優(yōu)異的相位噪聲確保了正交調(diào)制時的矢量路徑；數(shù)字調(diào)制單元(3)既可以采用無線方式，也可以采用有線連接方式，將已調(diào)載波對外輸出。
在本實施例中，考慮到DSP實現(xiàn)高速插值濾波有困難，而FPGA具有設(shè)計簡單、技術(shù)成熟、設(shè)計周期短以及VHDL語言中濾波器參數(shù)N、M、R修改容易等優(yōu)點，加之CIC濾波器具有不需要乘法器、寄存器個數(shù)要求多的特點，因此，采用低端FPGA以實現(xiàn)，但是，本發(fā)明并非限制其它器件的應(yīng)用，如數(shù)字信號處理器DSP、可編程邏輯器件PLD、專用應(yīng)用系統(tǒng)集成電路ASIC等。
參考圖4，在FEC編碼單元(1)中，包括采用多種通信及糾錯算法，其中有能量擴散(采用隨機化加擾)，Reed-Solomon編碼(外碼)，交織編碼，卷積編碼，收縮編碼，這些算法通過現(xiàn)場可編程門陣列FPGA實現(xiàn)，并進(jìn)行了大量的優(yōu)化設(shè)計，包括字節(jié)并行加擾電路，比特并行迦羅華域乘法電路，嵌入式雙口RAM的交織編碼結(jié)構(gòu)，提高了編碼算法和在芯片面積和處理速度提高1/3。
在本實施例中，在系統(tǒng)與DVB系統(tǒng)標(biāo)準(zhǔn)完全兼容的MPEG-II傳輸流基帶接口間，利用現(xiàn)場可編程門陣列FPGA設(shè)計的數(shù)字控制邏輯，可以對輸入數(shù)據(jù)按照DVB-TS規(guī)范，進(jìn)行字節(jié)恢復(fù)和幀對齊，并接收由DVB-ASI兼容的接口設(shè)備傳送的MPEG2-TS視頻數(shù)據(jù)流，使得整個基帶接口，達(dá)到200Mbps以上的峰值傳送速率，能夠同時接收等同于PAL/NTSC制式DTV標(biāo)準(zhǔn)清晰度的數(shù)十路電視節(jié)目。
為了從異步串行接口ASI中取得高速數(shù)據(jù)信號，在現(xiàn)場可編程門陣列FPGA片內(nèi)的嵌入式存儲器，設(shè)計了一個配合邏輯的自適應(yīng)FIFO存儲器，在輸入數(shù)據(jù)流速低于發(fā)送速度的時候，自動插入符合DVB-TS規(guī)范的空包(Null Packet)加以補償。在沒有輸入數(shù)據(jù)的時候，使得系統(tǒng)成為一臺標(biāo)準(zhǔn)的DVB空包發(fā)生器，用于接收機的鎖定和同步及相關(guān)測試。這一方案擺脫了傳統(tǒng)的鎖相環(huán)跟蹤方法，大大降低了對于輸入碼流頻率精度的要求，增加了系統(tǒng)的基帶適應(yīng)能力。
參考圖5，當(dāng)IQ符號映射和基帶整形作數(shù)字濾波時，采用FPGA中的嵌入式處理器，用以控制速度極高的約400MPS數(shù)模轉(zhuǎn)換器件的基帶IQ信號模擬域成型電路，并以差分電流輸出給出低噪聲和高精度的正交IQ信號。IQ信號經(jīng)直接調(diào)制，避免采用傳統(tǒng)“零”中頻調(diào)制再上變頻的復(fù)雜機制，而采用數(shù)字正交和直接上變頻的方案，確保了極大地簡化了射頻調(diào)制和變頻結(jié)構(gòu)，有效降低了系統(tǒng)的復(fù)雜度和成本。
參考圖6，在本實施例，在核心FPGA中直接嵌入一顆32位微處理器內(nèi)核，該處理器以超過50MIPS的處理速度對系統(tǒng)進(jìn)行實時控制，包括通過工業(yè)標(biāo)準(zhǔn)的SPI總線控制直接數(shù)字頻率合成器件和超高速數(shù)模轉(zhuǎn)換器件，簡化用戶的應(yīng)用操作。
權(quán)利要求
1.一種基于DVB數(shù)字電視射頻信道測量的前端裝置，該裝置至少包括一個或多個帶異步串行接口ASI或/和SPI(LVDS)輸入接口的前向糾錯FEC單元(1)，所述前向糾錯FEC單元(1)包括將輸入的信號碼流按順序串接饋入的隨機化單元(11)、FEC編碼單元(12)，并通過連接線(201)輸出；和一個或多個內(nèi)插濾波器單元(2)，所述內(nèi)插濾波器單元(2)，其中包括依次串聯(lián)連接的一個或多個多相數(shù)字濾波器FIR(21)、一個或多個零階濾波器(22)、一個或多個級聯(lián)積分梳狀濾波器CIC(23)；所述內(nèi)插濾波器單元(2)的輸入信號通過連接線(201)與前向糾錯FEC單元(1)的輸出端口相連；所述內(nèi)插濾波器單元(2)的輸出信號，通過連接線(204)輸出；以及一個或多個數(shù)字調(diào)制器單元(3)，所述數(shù)字調(diào)制器單元(3)的一個輸入端通過連接線(204)與內(nèi)插濾波器單元(2)的輸出端相連，所述數(shù)字調(diào)制器單元(3)的另一個輸入端與數(shù)控振蕩器NCO(4)的輸出端連接；所述數(shù)字調(diào)制器單元(3)的輸出可以用有線或無線的方式輸出。
2.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)由依次序串聯(lián)連接的一個或多個多相數(shù)字濾波器FIR(21)、一個或多個零階濾波器(22)、一個或多個級聯(lián)積分梳狀濾波器CIC(23)組成。
3.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中所述一個或多個多相數(shù)字濾波器FIR(21)是N-1(N大于或等于2)階的多相濾波器FIR。
4.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個多相數(shù)字濾波器FIR(21)的輸入端為串行碼流，經(jīng)過所述一個或多個多相數(shù)字濾波器FIR(21)后，分成n個支路，插值率等于支路數(shù)n；支路工作頻率為輸入碼流fs的fs/n。
5.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個多相數(shù)字濾波器FIR(21)是一種輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器。
6.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個多相數(shù)字濾波器FIR(21)將輸入的0、1數(shù)字信號直接映射為星座圖中的1和-1，用以避免在FIR中采用乘加結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個零階保持器(22)是一種存儲器。
8.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個零階保持器(22)把來自所述一個或多個多相數(shù)字濾波器FIR(21)的數(shù)據(jù)碼流，采用fs的速率，選擇支路分相結(jié)構(gòu)，并取出各相的運算結(jié)果。
9.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個級聯(lián)積分梳狀濾波器CIC(23)，是一種線性相位FIR濾波器。
10.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，其中，所述一個或多個級聯(lián)積分梳狀濾波器CIC(23)，是由m(m大于1但小于等于5)階理想積分器和m(m大于1但小于等于5)個梳狀濾波器串行構(gòu)成。
11.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，是一種無需乘法器的最佳等紋波數(shù)字濾波器。
12.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，可以由現(xiàn)場可編程門陣列FPGA、可編程邏輯器件PLD、專用應(yīng)用系統(tǒng)集成電路ASIC、數(shù)字信號處理器DSP中的任意器件獨立組成或任意器件的一個或多個組合實現(xiàn)。
13.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，具有不同的時鐘控制信號，用以產(chǎn)生不同插值系數(shù)所需要的各種時鐘基準(zhǔn)。
14.根據(jù)權(quán)利要求1所述的一種基于DVB數(shù)字電視射頻信道測量的前端裝置，其特征在于，所述一個或多個內(nèi)插濾波器單元(2)，是一種無乘法的數(shù)字信號處理部件。
全文摘要
本發(fā)明提供了一種基于DVB數(shù)字電視射頻信道測量的前端裝置，該裝置包括一個或多個前向糾錯FEC單元；一個或多個內(nèi)插濾波器單元，一個或多個數(shù)字正交調(diào)制單元，一個或多個數(shù)控振蕩器單元。本發(fā)明采用由多相數(shù)字濾波器、零值濾波器、級聯(lián)積分梳狀濾波器組成的內(nèi)插濾波器，組成了免去復(fù)雜的乘加結(jié)構(gòu)的數(shù)字濾波器，極大地簡化了用于數(shù)字通信的插值方案，降低了實現(xiàn)成本。
文檔編號H04N17/00GK1691785SQ20041001775
公開日2005年11月2日 申請日期2004年4月19日 優(yōu)先權(quán)日2004年4月19日
發(fā)明者申鳴 申請人:上海國皓電子有限公司