專利名稱：可重構(gòu)線性反饋移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于信息安全領(lǐng)域的可重構(gòu)密碼協(xié)處理器電路，更明確地說涉及該電路的可重構(gòu)線性反饋移位寄存器模塊的改進。
背景技術(shù)：
保證信息安全的一個最基本也是最有效的措施是對信息進行密碼變換。密碼電路是構(gòu)成密碼系統(tǒng)的最核心的基本部件。對于某種專用加密電路，由于硬件電路結(jié)構(gòu)是針對某種特定的加密/解密算法設(shè)計的，只能適應(yīng)一種算法，這極大地限制了它的應(yīng)用范圍。
基于可重構(gòu)密碼邏輯的可重構(gòu)密碼電路為數(shù)據(jù)加密提供了一條新的途徑，其內(nèi)部電路結(jié)構(gòu)可重構(gòu)的特性使其體系結(jié)構(gòu)具有了一定程度的柔性，較好地解決了傳統(tǒng)的剛性體系結(jié)構(gòu)所帶來的體系結(jié)構(gòu)與不同應(yīng)用需求不匹配的問題。同專用密碼電路相比，可重構(gòu)密碼協(xié)處理器具有如下優(yōu)點(1)用戶可以根據(jù)自己的需求，通過編程在可重構(gòu)密碼協(xié)處理器上實現(xiàn)各種不同的密碼算法，一旦密碼算法需要升級換代，不必更換密碼電路，只需修改相應(yīng)的編程軟件即可，非常方便，因此能夠延長密碼系統(tǒng)的使用壽命，保護用戶的投資利益；(2)可重構(gòu)密碼協(xié)處理器不是針對某一特定密碼算法設(shè)計的，而是為大量的具有一定共性的密碼算法(主要是對稱密鑰體制算法)提供的一個通用的硬件實現(xiàn)平臺，可重構(gòu)密碼協(xié)處理器在投入使用之前并不含有特定的密碼算法信息，所實現(xiàn)的密碼算法是由用戶在使用之前通過編程確定的，因此，在電路的設(shè)計和生產(chǎn)階段不會泄露密碼算法的信息，從而提高了密碼系統(tǒng)的安全系數(shù)；(3)基于可重構(gòu)密碼協(xié)處理器的密碼系統(tǒng)的開發(fā)周期比專用密碼電路的開發(fā)周期短。(4)用戶可以很方便地隨時更換所使用的密碼算法，縮短同一密碼算法的使用周期，從而大大增加了密碼分析(攻擊)的難度，從另一個方面提高了密碼系統(tǒng)的安全性。
反饋移位寄存器是構(gòu)造序列密碼算法的主要部件，往往用于產(chǎn)生偽隨機序列。本發(fā)明的級數(shù)、反饋抽頭和反饋函數(shù)均應(yīng)是可變的，從而能滿足不同的加解密算法的需要。

發(fā)明內(nèi)容
本發(fā)明的目的，就在于克服上述缺點和不足，提供一種能夠延長密碼系統(tǒng)的使用壽命，保護用戶的投資利益；在電路的設(shè)計和生產(chǎn)階段不會泄露密碼算法的信息，從而提高了密碼系統(tǒng)的安全系數(shù)；用戶可以很方便地隨時更換所使用的密碼算法，縮短同一密碼算法的使用周期，從而大大增加了密碼分析(攻擊)的難度，從另一個方面提高了密碼系統(tǒng)的安全性的可重構(gòu)線性反饋移位寄存器。
為了達到上述目的，本發(fā)明包括輸入端為CLK、RST、E和CONT[330]輸出端為CR[330]的結(jié)構(gòu)配置寄存器以及輸入端為CR[330]、CLK、RST、OP、LOAD和D[310]輸出端為Q[310]的反饋移位寄存器。反饋移位寄存器由移位寄存器和反饋函數(shù)電路構(gòu)成。
移位寄存器包括輸入端分別為D[310]和LOAD的n個多路轉(zhuǎn)換器、分別與n個多路轉(zhuǎn)換器連接的n個D觸發(fā)器。反饋函數(shù)電路包括以n個D觸發(fā)器的輸出端和結(jié)構(gòu)配置寄存器的輸出CR[330]的反饋抽頭控制信號為輸入端的m個MUX(MUX0～MUX(m_1))、分別以MUX1～MUX(m_2)和CR[330]的FBC[1]～FBC[m-1]為輸入端的m-2個與門、與MUX0和MUX1連接的異或門XOR1、分別依次與m-2個與門連接的異或門XOR2～XOR(m_2)，與MUX(m_1)連接的異或門XOR(m_1)，m-1個異或門依次連接最后輸入至第n-1個多路轉(zhuǎn)換器，m、n均為自然數(shù)。
不同密碼算法所使用的線性反饋移位寄存器的級數(shù)、反饋抽頭、反饋函數(shù)是不同的。為了匹配不同的算法，線性反饋移位寄存器的電路結(jié)構(gòu)(級數(shù)、反饋抽頭、反饋函數(shù))必須是可變的，我們稱這樣的線性反饋移位寄存器為可重構(gòu)的線性反饋移位寄存器。下面我們給出GF(2)上的可重構(gòu)的線性反饋移位寄存器的一個原理，其原理同樣適用于GF(2n)上的可重構(gòu)的線性反饋移位寄存器。
為了實現(xiàn)密碼協(xié)處理器的可重構(gòu)性性，滿足各種加解密算法的需要。本發(fā)明提供了一種其級數(shù)、反饋抽頭和反饋函數(shù)均是可變的線性反饋移位寄存器。
線性反饋移位寄存器由移位寄存器和反饋函數(shù)構(gòu)成。設(shè)移位寄存器由n個D觸發(fā)器構(gòu)成，從其中任取m個作為反饋抽頭。
為實現(xiàn)可重構(gòu)的特性，在反饋移位寄存器的電路中，設(shè)置3種可控結(jié)點
反饋抽頭選擇控制結(jié)點；反饋系數(shù)控制結(jié)點；D觸發(fā)器輸入來源控制結(jié)點。
這些可控節(jié)點的控制編碼被保存在配置寄存器中，通過指令改寫配置寄存器的值，就可以改變反饋移位寄存器的級數(shù)、反饋抽頭和反饋函數(shù)，從而實現(xiàn)不同結(jié)構(gòu)的反饋移位寄存器。
本發(fā)明的任務(wù)就是這樣完成的。
本發(fā)明可保證密碼協(xié)處理器電路實現(xiàn)多種不同的加解密算法，大大增加了密碼分析(攻擊)的難度，提高了密碼系統(tǒng)的安全性。具有可重構(gòu)性，結(jié)構(gòu)簡單?？蓮V泛應(yīng)用于可重構(gòu)密碼協(xié)處理器中。


圖1為本發(fā)明實施例1的結(jié)構(gòu)框圖。
圖2為其電路原理圖。
圖3為32位可重構(gòu)反饋移位寄存器的信號端定義。
具體實施例方式
實施例1。一種可重構(gòu)線性反饋移位寄存器，如圖1、圖2所示。這是一種32位可重構(gòu)反饋移位寄存器。它包括輸入端為CLK、RST、E和CONT[330]輸出端為CR[330]的結(jié)構(gòu)配置寄存器1以及輸入端為CR[330]、CLK、RST、OP、LOAD和D[310]輸出端為Q[310]的反饋移位寄存器2。反饋移位寄存器2由移位寄存器和反饋函數(shù)電路構(gòu)成。
移位寄存器包括輸入端分別為D[310]和LOAD的n個多路轉(zhuǎn)換器、分別與n個多路轉(zhuǎn)換器連接的n個D觸發(fā)器，反饋函數(shù)電路包括以n個D觸發(fā)器的輸出端和結(jié)構(gòu)配置寄存器1的輸出CR[330]的反饋抽頭控制信號為輸入端的m個MUX(MUX0～MUX(m_1))、分別以MUX1～MUX(m_2)和CR[330]的FBC[1]～FBC[m-1]為輸入端的m-2個與門、與MUX0和MUX1連接的異或門XOR1、分別依次與m-2個與門連接的異或門XOR2～XOR(m_2)，與MUX(m_1)連接的異或門XOR(m_1)，m-1個異或門依次連接最后輸入至第n-1個多路轉(zhuǎn)換器，m、n均為自然數(shù)。
32位可重構(gòu)線性反饋移位寄存器的級數(shù)n在2～32之間可變，反饋抽頭數(shù)m在2～6之間可變。每個反饋抽頭可以選擇32個寄存器的任意一個，能夠?qū)崿F(xiàn)2～6個反饋抽頭的任意的線性反饋函數(shù)。具體說，它能夠?qū)崿F(xiàn)如下4種操作復(fù)位操作、結(jié)構(gòu)配置寄存器寫操作、初始數(shù)據(jù)裝載操作、反饋移位操作。具體操作如下(1)復(fù)位操作在時鐘上升沿到達時若RST＝1，則將可重構(gòu)反饋移位寄存器的結(jié)構(gòu)配置寄存器和移位寄存器的值全部置為0。復(fù)位操作與時鐘CLK同步。
(2)結(jié)構(gòu)配置寄存器寫操作在時鐘上升沿到達時若E＝1，則將結(jié)構(gòu)配置數(shù)據(jù)CONT[330]寫到結(jié)構(gòu)配置寄存器CONTREG。結(jié)構(gòu)配置寄存器用于保存可重構(gòu)反饋移位寄存器的結(jié)構(gòu)控制數(shù)據(jù)，其值為CR[330]＝{FBC，TAPSEL5，TAPSEL4，TAPSEL3，TAPSEL2，TAPSEL1，TAPSEL0｝其中，TAPSELj(j＝0，1，...5)是線性反饋移位寄存器的反饋抽頭控制信號，TAPSELj＝k(j＝0，1，...5；k＝0～31)表示線性可重構(gòu)反饋移位寄存器的第j個反饋抽頭選擇的是第k個D觸發(fā)器Dk的輸出，反饋抽頭的排列順序從右向左依次為TAP0～TAP5，D觸發(fā)器的排列順序從右向左依次為D0～D31；FBC是線性反饋移位寄存器的反饋系數(shù)控制節(jié)點，用于確定可重構(gòu)反饋移位寄存器的線性反饋函數(shù)F＝TAP0^(FBC[1]&TAP1)^(FBC[2]&TAP2)^(FBC[3]&TAP3)^(FBC[4]&TAP4)^TAP5其中，^表示“異或”運算，&表示“與”運算。
(3)初始數(shù)據(jù)裝載操作在時鐘上升沿到達時若OP＝1并且LOAD＝1，則初始數(shù)據(jù)D[310]裝載到移位寄存器中去。其中，OP是線性反饋移位寄存器的操作使能控制信號，用于控制可重構(gòu)反饋移位寄存器是否工作OP＝1時可重構(gòu)反饋移位寄存器處于工作狀態(tài)，OP＝0時可重構(gòu)反饋移位寄存器處于關(guān)閉狀態(tài)；LOAD是線性反饋移位寄存器的初始數(shù)據(jù)裝載/反饋移位控制節(jié)點，用于確定可重構(gòu)反饋移位寄存器的操作類型LOAD＝1表示進行裝載初始數(shù)據(jù)操作，LOAD＝0表示進行反饋移位操作。
(4)線性反饋移位操作
當(dāng)可重構(gòu)線性反饋移位寄存器的結(jié)構(gòu)配置和初始數(shù)據(jù)裝載完成以后，就可以進行線性反饋移位操作了。令OP＝1并且LOAD＝0則可重構(gòu)反饋移位寄存器將每個周期反饋移位一次，即將最右邊1位移出，而將線性反饋函數(shù)的輸出補充到最左邊1位。
實施例1可保證密碼協(xié)處理器電路實現(xiàn)多種不同的加解密算法，大大增加了密碼分析(攻擊)的難度，提高了密碼系統(tǒng)的安全性。具有可重構(gòu)性，結(jié)構(gòu)簡單?？蓮V泛應(yīng)用于可重構(gòu)密碼協(xié)處理器中。
權(quán)利要求
1.一種可重構(gòu)線性反饋移位寄存器，其特征在于它包括輸入端為CLK、RST、E和CONT[330]輸出端為CR[330]的結(jié)構(gòu)配置寄存器以及輸入端為CR[330]、CLK、RST、OP、LOAD和D[310]輸出端為Q[310]的反饋移位寄存器，反饋移位寄存器由移位寄存器和反饋函數(shù)電路構(gòu)成。
2.按照權(quán)利要求1所述的可重構(gòu)線性反饋移位寄存器，其特征在于所說的移位寄存器包括輸入端分別為D[310]和LOAD的n個多路轉(zhuǎn)換器、分別與n個多路轉(zhuǎn)換器連接的n個D觸發(fā)器，反饋函數(shù)電路包括以n個D觸發(fā)器的輸出端和結(jié)構(gòu)配置寄存器的輸出CR[330]的反饋抽頭控制信號為輸入端的m個MUX0～MUX(m_1)、分別以MUX1～MUX(m_2)和CR[330]的FBC[1]～FBC[m-1]為輸入端的m-2個與門、與MUX0和MUX1連接的異或門XOR1、分別依次與m-2個與門連接的異或門XOR2～XOR(m_2)，與MUX(m_1)連接的異或門XOR(m_1)，m-1個異或門依次連接最后輸入至第n-1個多路轉(zhuǎn)換器，m、n均為自然數(shù)。
全文摘要
一種可重構(gòu)線性反饋移位寄存器，屬于可重構(gòu)密碼協(xié)處理器的模塊電路。它包括結(jié)構(gòu)配置寄存器及反饋移位寄存器。反饋移位寄存器由移位寄存器和反饋函數(shù)電路構(gòu)成。移位寄存器包括n個多路轉(zhuǎn)換器、分別與n個多路轉(zhuǎn)換器連接的n個D觸發(fā)器。反饋函數(shù)電路包括m個MUX、m－2個與門、m－1個異或門。m－1個異或門依次連接最后輸入至第n－1號多路轉(zhuǎn)換器，m、n均為自然數(shù)。它可保證密碼協(xié)處理器電路實現(xiàn)多種不同的加解密算法，大大增加了密碼分析(攻擊)的難度，提高了密碼系統(tǒng)的安全性。具有可重構(gòu)性，結(jié)構(gòu)簡單?？蓮V泛應(yīng)用于可重構(gòu)密碼協(xié)處理器中。
文檔編號H04L9/06GK1558590SQ200410023548
公開日2004年12月29日 申請日期2004年1月29日 優(yōu)先權(quán)日2004年1月29日
發(fā)明者劉志恒, 曲英杰, 丁勇, 何云鵬, 陳永強, 張世友 申請人:海信集團有限公司