專利名稱：數(shù)碼纜線接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及纜線廣播信號接收用裝置，更特別地，本發(fā)明涉及到的數(shù)碼纜線接收器中OOB QPSK(Out-OF-Band Quadrature Phase ShiftKeyin)信號發(fā)送/接收器和POD(Point-Of-Deployment)接口構(gòu)成了一個芯片(chip)，從而提高了系統(tǒng)功能，并且還節(jié)省了費用。
背景技術(shù)：
在世界范圍內(nèi)廣播媒體的數(shù)字化趨勢高速發(fā)展的今天，國內(nèi)也開始地面波廣播和衛(wèi)星廣播。
現(xiàn)在國內(nèi)60％的電視用戶都是依靠有線電視網(wǎng)來收看電視節(jié)目，這種情況下，有線廣播的數(shù)碼化的起步比起衛(wèi)星和地面波廣播有些晚，但最近有線廣播的數(shù)碼系統(tǒng)導(dǎo)入事業(yè)也得到了蓬勃發(fā)展。
信息通訊部門從1999年開始推進有線廣播的數(shù)碼化，于2001年將美國方式的開放纜線標(biāo)準(zhǔn)選定為國內(nèi)數(shù)碼有線廣播標(biāo)準(zhǔn)。
所謂開放式纜線標(biāo)準(zhǔn)是，適用于有線電視Laboratoris公司(CabellabsCadel Television Laboratoris.inc.)制作的數(shù)碼有線電視機頂盒(Set Top Box)以及其它數(shù)碼裝置的一整套接口規(guī)格。
在美國，有線廣播占據(jù)了整個廣播市場的最大份額，但包括頂端器(Head-end)裝備和機頂盒在內(nèi)的裝備市場幾乎被摩托羅拉和Scientific Atlanta兩家公司所壟斷；從而形成了裝備市場的封閉性。為了打破這種封閉性，從2005年開始規(guī)定從機頂盒分離出限制接收和與之相關(guān)的部分。
開放纜線(Open Cable)標(biāo)準(zhǔn)為了滿足FCC規(guī)定，將現(xiàn)有機頂盒分成解除限制接收部分的用戶終端(Host)和包括限制接收部分的限制接收模塊(PODPoint Of Deploymet)。
開放纜線(Open Cable)標(biāo)準(zhǔn)要滿足如下功能。
第一，支持FCC要求事項的功能，其中包括限制接收功能的可分離功能、競爭市場上購買用戶終端機、與現(xiàn)有數(shù)碼有線廣播系統(tǒng)的整合性等。
第二，支持性能參數(shù)，以此達到可收容網(wǎng)絡(luò)運用和音頻以及視頻品質(zhì)的水準(zhǔn)。
第三，支持脫離式限制接收模塊的限制接收功能。
第四，帶寬外得到信號支持。
為了與EPG(Electronic Program Guide)相關(guān)服務(wù)的提供、資格管理信息(EMMEntitlement Management Message)、數(shù)據(jù)服務(wù)等，要使用特定帶寬。
第五，要支持與IEEE1394連接相關(guān)的HDTV壓縮信號傳送流的輸出功能。
第六，要支持可滿足上級程序MPAA(Motion Picture Associationof American)要求事項的復(fù)制功能。
此外，還要支持下載(download)功能和應(yīng)用軟件(software)等。
圖1是關(guān)于數(shù)碼有線廣播中必須的各構(gòu)成要素之間整合的開放纜線(Open Cable)基本構(gòu)成。
正如圖1所示，共有6種整合規(guī)格(OCI-H1、OCI-H2、OCI-H3、OCI-N、OCI-C1、OCI-C2)；在此基礎(chǔ)上再追加定義主機(或機頂盒)基本核心功能的HCR(Host Core Functional)規(guī)格和適用DOCSIS(DataOver Cable Service Interface Specification)纜線調(diào)制解調(diào)器的過程中所需的DSG(Docsis Settop Gateway)規(guī)格。
以上6種整合規(guī)格大體可分為有線網(wǎng)絡(luò)整合(OCI-N)、用戶終端機和限制接收模塊整合(OCI-C1，OCI-C2)、用戶終端機和外部裝置的整合(OCI-H1，OCI-H2，OCI-H3)。
上述有線網(wǎng)絡(luò)整合(OCI-N)通過傳送線路規(guī)定了用戶終端機中發(fā)送/接收的信號；用戶終端機和限制接收模塊整合(OCI-C1，OCI-C2)規(guī)定了用戶終端機和限制接收模塊之間的整合信號；用戶終端機和外部裝置整合(OCI-H1，OCI-H2，OCI-H3)規(guī)定了用戶終端機和TV、VCR等外部裝置之間的整合信號。
上述有線網(wǎng)絡(luò)整合可以收納SCTE(society of Cabletelecommunication Engineer)標(biāo)準(zhǔn)“Digital Cable Networkinterface Standard(SCTE 40 2001)”。該整合將用戶終端機和CATV網(wǎng)之間的信號區(qū)分為物理階層特性、傳輸層特性、服務(wù)以及相關(guān)協(xié)議棧，并進行了規(guī)定。
上述用戶終端機和限制接收模塊整合中，相應(yīng)于防內(nèi)容復(fù)制技術(shù)OCI-C2部分的防復(fù)制系統(tǒng)如下。
圖2是開放纜線在規(guī)格中防復(fù)制的部分的標(biāo)示圖。
圖2中標(biāo)示了兩種防復(fù)制系統(tǒng)。
一個是，以數(shù)碼有線廣播發(fā)送系統(tǒng)為中心的接收限制系統(tǒng)(CASConditional Access System)；另外一個是從主機中分離出來的POD(Point of Deployment，接收限制裝置)和主機之間的防復(fù)制系統(tǒng)(CPSCopy Protection System)。
一般性的防復(fù)制系統(tǒng)指的是CPS，因此又叫做POD防復(fù)制系統(tǒng)。
在這里，對POD裝置進行簡單的介紹；現(xiàn)有的數(shù)碼廣播接收裝置系統(tǒng)中內(nèi)設(shè)有(Imbedded CA System)從信號發(fā)送系統(tǒng)接收已加密內(nèi)容，然后選擇性地恢復(fù)成一般影象的功能。將這種接收限制裝置從接收裝置中分離出來的安全模塊(Security Module)，就叫做POD。
圖3是防復(fù)制系統(tǒng)CPS的功能模塊圖；從圖面上看，在信號發(fā)送系統(tǒng)中被加密的數(shù)碼內(nèi)容在用戶接收裝置-POD中重新被解碼(CA PayloadDecryption)，變更為純文本形式的數(shù)碼內(nèi)容；該內(nèi)容被防復(fù)制系統(tǒng)標(biāo)準(zhǔn)規(guī)格中的加密方式重新被加密(CP Encryption)，然后傳送到主機中。通過上述加密處理，禁止了數(shù)碼內(nèi)容以純文本形式從POD傳送至主機的現(xiàn)象。
這種CAS雖然適用于所有內(nèi)容，但這并不意味著所有內(nèi)容必須加密后才能傳送。就是說，與接收限制系統(tǒng)無關(guān)的內(nèi)容，例如帶有公共性質(zhì)的頻道中，不管是誰都能接收信號，只是對高級數(shù)碼內(nèi)容采取防復(fù)制保護。
防復(fù)制中是否加密的決定過程中，最具決定性的標(biāo)準(zhǔn)是給制作相關(guān)內(nèi)容的內(nèi)容制作企業(yè)賦予優(yōu)先權(quán)。決定防復(fù)制系統(tǒng)容許與否的信息是CCI(Copy Control Information)，要將該信息對應(yīng)于要傳送的數(shù)碼內(nèi)容，下達到接收者的POD中。在信號發(fā)送系統(tǒng)中，這種信息包括在CAS輔助系統(tǒng)中，并按用戶或者裝置，在MPEG2 TS(Transport Stream)范圍內(nèi)以Private Section形態(tài)向高級數(shù)碼內(nèi)容下達控制接近容許與否的信息；一般性把該信息叫做ECM(Entitlement Control Message)。這些信息通過被認(rèn)證的頻道傳送至主機中；在這里利用的頻道就是用可確定傳達信息完整性的加密協(xié)議進行定義的頻道。
主機根據(jù)上述CCI，控制相關(guān)內(nèi)容的輸出；其中，用于POD和主機之間MPEG2傳送階層加碼過程的加密運算法則，采用作為標(biāo)準(zhǔn)模塊加密運算法則的DES(Data Encryption Standard)。
開放纜線標(biāo)準(zhǔn)有以下規(guī)定已編碼數(shù)碼頻道的服務(wù)/系統(tǒng)信息、資格管理迅息(EMMEntitlement Management Message)、數(shù)據(jù)等要通過帶域外頻道進行傳送，而且SCTE 40(2001)要在DVS167和DVS178兩種方式中選取一樣。
帶外傳輸要形成兩方向傳輸，下行(downlink)和上行(uplink)都利用QPSK(Quadrature Phase Shift Keying)調(diào)制。可支持下行時的傳輸速度1.544Mbps，2.408Mbps，3.088Mbps和上行時的傳輸速度0.256Mbps，1.544Mbps，3.088Mbps。下行時的使用頻率帶寬為70-130MHz；上行時的使用頻率帶寬為5-42MHz。下行時的RF頻道帶寬為1.0/1.5/2.0MHz；上行時是1.192/1.0/2.0MHz。
圖4是開放纜線系統(tǒng)的構(gòu)成圖。
纜線頂端器(Cable Head-end)401將圖象、語音等的MPEG-2 TS(Transport Stream)載在帶內(nèi)(In-Band)信號中，傳送至開放纜線機頂盒(Open Cable STB)402、有線DTV(Cable Ready DTV)403等QAM接收器中；接著，QAM接收器對上述纜線頂端器接收到的帶內(nèi)信號進行解調(diào)(Demodulation)處理。
除此之外的控制信號(control signal)，在帶外(Out of BandOOB)的纜線頂端器401和QAM接收器之間形成雙向傳輸。
另外，為了接收限制系統(tǒng)(CASConditional Access System)和防復(fù)制系統(tǒng)(CPSCopy Protection System)，從主機提供POD(Pointof Deployment)卡404。
另外，上述QAM接收器被分成對帶內(nèi)(In-Band)信號進行解碼的部分、發(fā)送接收帶外(OOB)信號的部分、與POD卡404之間的接口部分。
現(xiàn)有技術(shù)則由對帶內(nèi)信號進行解碼處理的部分、發(fā)送接收帶寬外信號的部分、與POD卡之間的接口部分組成。
芯片和芯片之間用I2C接口相連；通過上述I2C接口連接時，各芯片的性能很難達到最佳，而且必須要單獨制作每個芯片，因此會增加生產(chǎn)單價。

發(fā)明內(nèi)容
本項發(fā)明的目的就是要解決上述問題；本項發(fā)明提供的數(shù)碼纜線接收器中，發(fā)送接收帶外(OOB)信號的部分、與POD卡之間的接口部分構(gòu)成了一個單一芯片，因此不但提高了系統(tǒng)性能，而且還降低了生產(chǎn)成本。
本項發(fā)明中的數(shù)碼纜線接收器，由纜線頂端器和發(fā)送/接收帶外(OOBOut of Band)信號的OOB發(fā)送接收裝置以及向POD(Point ofDeploymetn)卡以及記憶PC卡提供接口功能的POD接口裝置構(gòu)成了一個單一芯片。
上述OOB接收裝置由以下幾個部件組成第1增益增幅器，從上述纜線頂端器接收OOB信號，并增幅至適合于系統(tǒng)的信號水平；A/D轉(zhuǎn)換裝置，將上述第1增益增幅器的模擬輸出信號轉(zhuǎn)換成數(shù)碼信號；自動增益控制器，控制上述第1增益增幅器的增幅值；解調(diào)裝置，接收上述A/D轉(zhuǎn)換裝置的輸出信號，并補償頻道誤差；差分解碼器，接收上述解碼器的輸出信號，并將上述纜線頂端器解碼的信號重新編碼，恢復(fù)為原來的信號；頻率合成器，下載轉(zhuǎn)換接收信號。
另外，上述OOB發(fā)送裝置則由以下幾個部件組成PLL(Phase LoopLock)，將接收時鐘轉(zhuǎn)換成適用于系統(tǒng)內(nèi)部的頻率等級；調(diào)節(jié)器，從上述POD接口裝置接收信號，并轉(zhuǎn)換成頻譜；直接數(shù)碼頻率合成器，為上述調(diào)節(jié)器的頻譜轉(zhuǎn)換，已表格形式保存所需數(shù)據(jù)；脈沖形成器，將上述調(diào)節(jié)器輸出的信號脈沖變換到纜線頂端器需要的等級；D/A轉(zhuǎn)換裝置，將上述脈沖形成器輸出的數(shù)碼信號轉(zhuǎn)換成模擬信號；第2增益增幅器，將上述D/A轉(zhuǎn)換裝置輸出信號的大小增幅到上述纜線頂端器所需的等級；脈沖控制器，控制上述第2增益增幅器的增幅值。
上述POD接口裝置由以下幾個部件組成PC卡連接器，可支持POD卡以及記憶PC卡；多路復(fù)用裝置，將上述纜線頂端器發(fā)送的帶內(nèi)(InBand)信號傳送至主機；熱插拔裝置，插入/拔出上述POD卡或者記憶PC卡時，進行相應(yīng)感應(yīng)，并自動接通電源以及進行初始化；PCMCIA(Personal Computer Memory Card International Association)控制裝置，向上述POD或者記憶PC卡提供接口；適用CPU接口邏輯的主機接口；控制芯片工作的寄存器；中斷信號發(fā)生裝置，從外部接收到中斷信號或者發(fā)生非常狀態(tài)時，產(chǎn)生中斷信號，并控制回路根據(jù)中斷信號工作。
本項發(fā)明中的數(shù)碼纜線接收器有以下優(yōu)點第一，由OOB信號發(fā)送/接收裝置和POD卡接口裝置構(gòu)成了一個單一芯片，既可以提高系統(tǒng)性能，還可以節(jié)減生產(chǎn)成本。
第二，不僅可以支持與POD卡接口，而且還可以支持主機接口和PC卡接口，因此系統(tǒng)的應(yīng)用(application)范圍更加廣闊。
第三，對帶內(nèi)(In Band)信號追的輸入和輸出追加了混合(Muxing)功能，因此可以進行多種形態(tài)的數(shù)據(jù)輸出。
第四，用主機接口內(nèi)部寄存器代替普通芯片提供的I2C接口執(zhí)行讀寫功能，可以在更快的時鐘內(nèi)進行連接，從而實現(xiàn)了系統(tǒng)的最佳化。


圖1是開放纜線標(biāo)準(zhǔn)整合規(guī)格標(biāo)示圖；圖2是開放纜線在規(guī)格中防復(fù)制的部分的標(biāo)示圖；圖3是防復(fù)制系統(tǒng)的功能模塊圖；圖4是一般開放纜線系統(tǒng)的構(gòu)成圖；圖5是本項發(fā)明中數(shù)碼纜線接收器的構(gòu)成圖。
**附圖主要部分符號說明**501OOB接收裝置502OOB發(fā)送裝置503POD接口裝置
具體實施例方式
可以通過附圖及實例說明，可明確了解本項發(fā)明的其他目的、特征以及優(yōu)點。
下面參照附圖，對本項發(fā)明的實例進行詳細(xì)說明。
圖5是本項發(fā)明中數(shù)碼纜線接收器的標(biāo)示圖；從纜線頂端器(CableHead-end)接收帶外(OOB)控制信號的OOB(Out of Band)接收裝置501和向纜線頂端器發(fā)送控制信號的OOB發(fā)送裝置502以及向記憶PC卡提供接口功能的POD接口裝置503構(gòu)成了單一芯片。
上述OOB接收裝置501由第1增益增幅器501a、A/D轉(zhuǎn)換裝置501b、解調(diào)器501c、自動增益控制器501c以及頻率合成器501f組成。
從纜線頂端器接收的44MHz帶寬控制信號，通過上述第1增益增幅器501a，被增幅到適合于系統(tǒng)的等級；然后通過A/D轉(zhuǎn)換裝置501b轉(zhuǎn)換成數(shù)碼信號，輸入到解調(diào)器(demodulator)501c中。這時，上述自動增益控制器501e利用A/D轉(zhuǎn)換裝置501b的輸出信號，控制上述第1增幅器501a的增幅值。
上述解調(diào)器501c為了補償頻道誤差以及進行均衡(Equalizing)處理，通過長回路載波恢復(fù)(Long loop carrier recovery)將通帶信號轉(zhuǎn)換成基帶(baseband)信號，并通過定時恢復(fù)回路(timingrecovery loop)進行再采樣(resampling)；然后通過帶有0.3和0.5滾降系數(shù)(roll-off factor)的平方根奈奎斯特濾波器(square rootNyquist filter)。接著通過6TAP(tap)DFE(Decision feedbackequalizer)清除ISI(Inter symbol Interference)，并補償殘留相位誤差(Phase error)。
另外，差分解碼器(Differential decoder)501d中，為了補償纜線頂端器中解碼的信號，對上述解調(diào)器501c的輸出信號進行編碼(encoding)恢復(fù)到原來信號，并將該恢復(fù)信號(DRX)傳送到POD接口裝置503中。這時，為了達到同步，同時將2倍于調(diào)制速率(symbolrate)的時鐘(CRX)傳送至POD接口裝置503。
另外，由于上述頻率合成器501f支持104MHz-174MHz的本地振蕩器(local oscillator)，可以將接收信號降頻(down-conversion)為70-130MHz帶寬。
上述OOB發(fā)送裝置502由調(diào)節(jié)器502a、直接數(shù)碼頻率合成器(Direct Digital Frequency Synthesizer以下簡稱DDFS)502b、脈沖形成器(Power shaper)502c、D/A轉(zhuǎn)換裝置502d、第2增益增幅器502e、脈沖控制器502f以及PLL(Phase Loop Lock)502g組成。
上述調(diào)節(jié)器502a是作為轉(zhuǎn)換頻譜的模塊，由平方根奈奎斯特濾波器(square-root Nyquest filter)、內(nèi)插式濾波器(Interpolationfilter)、正交調(diào)制器(quadrature modulator)組成。
上述調(diào)節(jié)器502a從POD接口裝置503接收ITX、QTX、ETX等信號，然后通過帶有0.3-0.5滾降系數(shù)的平方根奈奎斯特濾波器，接著通過內(nèi)插式濾波器將信號轉(zhuǎn)換成采樣頻率(sample rate)。這時，調(diào)整濾波次數(shù)和TAP數(shù)，將主音調(diào)對比噪音調(diào)整為最小。
上述調(diào)節(jié)器502a的輸出值，通過脈沖形成器502c轉(zhuǎn)換成纜線頂端器所需的等級，然后通過D/A轉(zhuǎn)換裝置502d轉(zhuǎn)換成模擬信號，接著通過第2增益恢復(fù)裝置502e轉(zhuǎn)換成適合于纜線頂端器的信號，再以5-4MHz帶寬傳送至上述纜線頂端器。
這時，上述DDFS502b用表格形式保存適用于調(diào)節(jié)器頻譜轉(zhuǎn)換的必須值；而上述脈沖控制器502f利用默認(rèn)值(default)或者POD接口裝置503接收到的數(shù)值，控制上述第2增益增幅器502e的增幅值。
另外，上述POD接口裝置503由以下幾個部件組成PC卡連接器(card connector)503a，可支持POD卡以及記憶PC卡；OOB多路器503b，從纜線頂端器接收到的帶內(nèi)(In Band)信號MPEG 2TS(TransportStream)多路復(fù)用至主機；TS輸出多路器503c；TS輸入多路器503d；TS輸入選擇裝置504e；解碼器(descrambler)504f；TS輸入選擇裝置504g；VPP SW503h、VCC SW503i、熱插拔控制器503j，提供熱插拔(Hot-SWAP)功能，感應(yīng)POD卡或者記憶PC卡的插入/拔出操作，并自動連接電源以及進行初始化；PCMCIA(Personal Computer MemoryCard International Association)控制器503k，向POD卡或者記憶PC卡提供接口；CPU接口邏輯的主機接口5031；控制芯片工作的寄存器503m；中斷信號發(fā)生裝置504n，從外部接收到中斷信號或者發(fā)生非常狀態(tài)時，產(chǎn)生中斷信號，并控制回路根據(jù)中斷信號工作。
從纜線頂端器接收到的帶寬內(nèi)信號傳送至主機(host)的路徑有三種；第一，通過TS輸入多路器504d、TS輸入選擇裝置504e、TS輸出選擇裝置504g將帶內(nèi)信號直接傳送至主機；第二，通過TS輸入多路器504c、PC卡連接器504a將從纜線頂端器接收到的帶內(nèi)信號傳送至POD卡，然后再經(jīng)由POD卡，重新通過PC卡連接器504、TS輸入多路器504c、TS輸入選擇裝置504e、TS輸出選擇裝置504g傳送至主機。
第三，從POD卡，通過PC卡連接器504a、TS輸入多路器504d接收信號，再通過TS輸入選擇裝置504e傳輸?shù)浇獯a器504f，然后在解碼器504f中對上述POD卡的PC(Copy Protection)進行解碼，再通過TS輸出選擇裝置504g傳送至主機(HOST)。
上述主機接口5031可以利用內(nèi)部寄存器503m進行讀寫功能，因此比一般芯片提供的I2C接口其接口時鐘會更快一些。
通過上述的說明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項發(fā)明技術(shù)思想的范圍內(nèi)，進行多樣的變更以及修改。因此，本項發(fā)明的技術(shù)性范圍并不能局限于明細(xì)書上的詳細(xì)說明內(nèi)容；必須要根據(jù)專利申請的范圍來確定其技術(shù)性范圍。
權(quán)利要求
1.一種數(shù)碼纜線接收器，其特征在于，由纜線頂端器和發(fā)送/接收帶外(OOBOut of Band)信號的OOB發(fā)送接收裝置；以及向POD(Point of Deploymetn)卡以及記憶PC卡提供接口功能的POD接口裝置構(gòu)成了一個單一芯片。
2.如權(quán)利要求1所述的數(shù)碼纜線接收器，其特征在于，上述OOB接收裝置由以下幾個部件組成第1增益增幅器，從上述纜線頂端器接收OOB信號，并增幅至適合于系統(tǒng)的信號水平；A/D轉(zhuǎn)換裝置，將上述第1增益增幅器的模擬輸出信號轉(zhuǎn)換成數(shù)碼信號；自動增益控制器，控制上述第1增益增幅器的增幅值；解調(diào)裝置，接收上述A/D轉(zhuǎn)換裝置的輸出信號，并補償頻道誤差；差分解碼器，接收上述解碼器的輸出信號，并將上述纜線頂端器解碼的信號重新編碼，恢復(fù)為原來的信號；頻率合成器，下載轉(zhuǎn)換接收信號。
3.如權(quán)利要求1所述的數(shù)碼纜線接收器，其特征在于，上述OOB發(fā)送裝置由以下幾個部件組成PLL(Phase Loop Lock)，將接收時鐘轉(zhuǎn)換成適用于系統(tǒng)內(nèi)部的頻率等級；調(diào)節(jié)器，從上述POD接口裝置接收信號，并轉(zhuǎn)換成頻譜；直接數(shù)碼頻率合成器，為上述調(diào)節(jié)器的頻譜轉(zhuǎn)換，已表格形式保存所需數(shù)據(jù)；脈沖形成器，將上述調(diào)節(jié)器輸出的信號脈沖變換到纜線頂端器需要的等級；D/A轉(zhuǎn)換裝置，將上述脈沖形成器輸出的數(shù)碼信號轉(zhuǎn)換成模擬信號；第2增益增幅器，將上述D/A轉(zhuǎn)換裝置輸出信號的大小增幅到上述纜線頂端器所需的等級；脈沖控制器，控制上述第2增益增幅器的增幅值。
4.如權(quán)利要求1所述的數(shù)碼纜線接收器，其特征在于，上述POD接口裝置由以下幾個部件組成PC卡連接器，可支持POD卡以及記憶PC卡；多路復(fù)用裝置，將上述纜線頂端器發(fā)送的帶內(nèi)(In Band)信號傳送至主機；熱插拔裝置，插入/拔出上述POD卡或者記憶PC卡時，進行相應(yīng)感應(yīng)，并自動接通電源以及進行初始化；PCMCIA(PersonalComputer Memory Card International Association)控制裝置，向上述POD或者記憶PC卡提供接口；適用CPU接口邏輯的主機接口；控制芯片工作的寄存器；中斷信號發(fā)生裝置，從外部接收到中斷信號或者發(fā)生非常狀態(tài)時，產(chǎn)生中斷信號，并控制回路根據(jù)中斷信號工作。
全文摘要
本發(fā)明涉及一種數(shù)碼纜線接收器，該發(fā)明中由以下幾個部件構(gòu)成了一個單一芯片纜線頂端器；接收帶外(OOBout of Band)信號的OOB信號發(fā)送裝置；向POD(Point Of Deployment)卡及記憶PC卡提供接口功能的POD接口裝置。
文檔編號H04L27/00GK1735085SQ20041005333
公開日2006年2月15日 申請日期2004年8月2日 優(yōu)先權(quán)日2004年8月2日
發(fā)明者洪永珍, 宋承哲, 辛競旭, 申景宇, 具滋赫 申請人:上海樂金廣電電子有限公司