專利名稱：驅動電路和等離子顯示設備的制作方法
技術領域：
本發(fā)明涉及驅動電路和等離子顯示設備。
背景技術：
在作為等離子顯示設備之一的AC(交流)驅動型等離子顯示板(Plasma Display PanelPDP)中，兩電極型PDP使用兩個電極來執(zhí)行選擇性放電(地址放電)和維持放電(sustain discharge)，而三電極型PDP使用第三電極來執(zhí)行地址放電。在上述的三電極型PDP中，有的情況下第三電極被形成在其上放置了用于執(zhí)行維持放電的第一電極和第二電極的襯底上，而有的情況下第三電極被形成在與此襯底相對的另一襯底上。
由于上述每一類型的PDP設備都基于同一操作原理，因此后文中將說明這樣的PDP設備的結構的例子在此結構中，用于執(zhí)行維持放電的第一和第二電極被設置在第一襯底上，而第三電極則被單獨地設置在與第一襯底相對的第二襯底上。
圖13的示意圖示出了AC驅動型PDP設備的整體結構。在圖13中，AC驅動型PDP設備1包括具有以矩陣形式分布的多個單元的面板P，其中每個單元都是所顯示的圖像的一個像素。更具體地說，如圖13所示，位于矩陣第m列第n行的是單元Cmn。在AC驅動型PDP設備1中設置了形成在第一襯底上的多個公共電極X和互相平行的掃描電極Y1到Yn，還設置了形成在與上述第一襯底相對的第二襯底上的地址電極A1到Am，并使它們的方向垂直于電極Y1到Yn和X。公共電極X被置于各自對應的掃描電極Y1到Yn附近，并且在一個接線端被彼此連接在一起。
上述多個公共電極X的公共接線端被連接到X側電路2的輸出接線端，而掃描電極Y1到Yn則被連接到Y側電路3的多個輸出接線端。地址電極A1到Am被連接到地址側電路4的多個輸出接線端。X側電路2由重復放電的電路構成，Y側電路3由執(zhí)行按行順序掃描的電路和重復放電的電路構成。構成地址側電路4的電路選擇將要被顯示的行。
這些X側電路2、Y側電路3和地址側電路4被驅動控制電路5提供的控制信號所控制。即，地址側電路4和在Y側電路3中用于執(zhí)行按行順序掃描的電路確定了哪些單元將要被點亮，而且PDP設備的顯示操作由X側電路2和Y側電路3的重復放電來執(zhí)行。
驅動控制電路5基于來自外部的顯示數(shù)據(jù)D、代表了該顯示數(shù)據(jù)D的讀時序的時鐘CLK以及水平同步信號HS和垂直同步信號VS來產(chǎn)生上述控制信號，并且將此控制信號提供給X側電路2、Y側電路3和地址側電路4。根據(jù)上面示出的結構，AC驅動型PDP設備1控制每個單元的閃爍并能夠在面板P上顯示圖像。
這里將說明圖13所示的AC驅動型PDP設備1的各單元的結構。圖14A到14C的示意圖示出了包括在圖13所示的AC驅動型PDP設備1中的單元的結構。圖14A的示意圖示出了第i行第j列的作為一個像素的單元Cij的橫截面結構。在圖14A中，公共電極X和掃描電極Yi被形成在前玻璃襯底11上。其上覆蓋了電介質層12以將電極與放電空間17相隔離，得到的構造上又覆蓋了MgO(氧化鎂)保護薄膜13。
同時，地址電極Aj被形成在與前玻璃襯底11相對的后玻璃襯底14上，并且地址電極Aj被電介質層15所覆蓋。電介質層15被熒光物質18所覆蓋。MgO保護薄膜13和電介質層15之間的放電空間17中充入了Ne與Xe潘寧(Penning)氣體或類似氣體。
圖14B是用于說明AC驅動型PDP設備的電容Cp的圖形。如圖14B所示，在AC驅動型PDP設備中，在放電空間17中、在公共電極X和掃描電極Y之間以及在前玻璃襯底11中，分別存在著電容分量Ca、Cb和Cc，每個單元的電容Cp單元(Cp單元＝Ca+Cb+Cc)由它們的和決定。所有單元的電容Cp單元之和是面板電容Cp。
圖14C的示意圖說明了AC驅動型PDP設備的光發(fā)射。如圖14C所示，紅色、藍色和綠色的熒光物質18以帶狀按照顏色被排列在肋16的內表面上。熒光物質18被公共電極X和掃描電極Y之間的放電所激發(fā)，發(fā)射出光19。
接著，使用波形圖來說明圖13所示的AC驅動型PDP設備1的操作。
圖15的波形圖示出了圖13所示的AC驅動型PDP設備1的操作。圖15所示的例子是在構成一幀的多個子場的其中一個子場中，施加在X、Y和地址電極上的電壓波形。一個子場被劃分為以下三個周期由一個全寫入周期和一個全擦除周期所構成的復位周期、地址周期以及維持放電(維持)周期。
首先，在復位周期，施加在公共電極X上的電壓從地電平下降到(-Vs/2)。另一方面，對于施加在掃描電極Y上的電壓來說，該施加在掃描電極Y上的電壓為電壓Vw與電壓(Vs/2)之和。此時，電壓(Vs/2+Vw)隨時間逐漸增加。結果，公共電極X與掃描電極Y之間的電勢差變?yōu)?Vs+Vw)，不論之前顯示狀態(tài)如何，每條顯示行上的每個單元中都出現(xiàn)放電以產(chǎn)生壁電荷(全寫入)。
接著，在公共電極X和掃描電極Y的電壓都回到地電平之后，施加在公共電極X上的電壓從地電平提高到(Vs/2)，而施加在掃描電極Y上的電壓下降到(-Vs/2)。結果，壁電荷自身所產(chǎn)生的電壓超過了每個單元的放電起始電壓，放電開始。此時，如上所述，存儲的壁電荷被施加在公共電極X上的電壓擦除(全擦除)。
接著，在地址周期，地址放電根據(jù)顯示數(shù)據(jù)按行順序執(zhí)行以點亮/熄滅各單元。此時，電壓(Vs/2)被施加在公共電極X上。當向對應于某條顯示行的掃描電極Y施加電壓時，電壓(-Vs/2)被施加在按行順序被選擇的掃描電極Y上，而地電平電壓被施加在沒有被選擇的掃描電極Y上。
此時，具有電壓Va的地址脈沖被有選擇地施加在地址電極A1到Am中的對應于將要進行維持放電(即將要被點亮)的單元的地址電極Aj上。結果，在將要被點亮的地址電極Aj和被按行順序選擇的掃描電極Y之間出現(xiàn)放電。以此為導火(引導)，公共電極X和掃描電極Y之間立刻開始放電。在被選擇的單元的掃描電極Y和公共電極X上的MgO保護薄膜表面上存儲了其數(shù)量可以實現(xiàn)下次維持放電的壁電荷。
之后，在維持放電周期，公共電極X的電壓由于電源恢復電路(將在后面描述)的操作而逐漸上升。結果，在此上升的峰值附近，公共電極X的電壓被鉗在(Vs/2)。
接著，掃描電極Y的電壓逐漸下降。此時，電源恢復電路恢復了部分電荷。電源恢復電路的操作將在后面描述。在此下降的峰值附近，掃描電極Y的電壓被鉗在(-Vs/2)。類似地，當施加在公共電極X和掃描電極Y上的電壓從電壓(-Vs/2)被提高到地電平(0V)時，所述被施加的電壓是被逐漸提高的。在掃描電極Y，只有當最初施加了高電壓時，電壓(Vs/2+Vx)才被施加于其上。電壓Vx是為了產(chǎn)生維持放電所必需的電壓而被增加的電壓，它是在圖15所示的地址周期產(chǎn)生的壁電荷電壓的附加。
當施加在公共電極X和掃描電極Y上的電壓從電壓(Vs/2)下降到地電平(0V)時，所述被施加的電壓逐漸下降，并且部分存儲在所述單元中的電荷被收回入電源恢復電路。
這樣，在維持放電周期，極性彼此相反的電壓(+Vs/2，-Vs/2)被交替施加在每條顯示行的掃描電極Y和公共電極X上以執(zhí)行維持放電，并且顯示一個子場的圖像。交替施加電壓的操作被稱為維持操作，后面將使用圖18對詳細的操作進行說明。
在AC驅動型PDP設備的每個單元中，在每個單元的放電空間中、公共電極X和掃描電極Y之間以及前玻璃襯底中，都分別存在著電容分量，每個單元的電容就是由它們的和所決定的。紅色、藍色和綠色的熒光物質以帶狀按照顏色被涂在AC驅動型PDP設備的單元的內表面上。熒光物質被公共電極X和掃描電極Y之間的放電激發(fā)而發(fā)光。
但是，前面提到的X側電路2和Y側電路3(此后被稱為驅動電路)是用于輸出高電壓信號從而引起單元內部放電的電路，因此，構成驅動電路的每個元件都需要高壓電阻，而這將增加制造成本。因此，提出了通過減小上述驅動電路中所包括的各個元件的耐受電壓來簡化電路構成并降低制造成本的技術。提出了利用電極之間的電勢差來執(zhí)行電極間放電的驅動電路，例如在一個電極上施加正電壓而在另一個電極上施加負電壓，如下面的專利文件1所述。該電路被稱為TERES(Technology of ReciprocalSustainer)電路。
接下來將說明前面提到的TERES電路的原理性構成和操作。
圖16的示意圖示出了圖13所示的AC驅動型PDP設備1的驅動電路的原理性構成(僅示出了X側電路2，Y側電路3因為具有同樣的構成和操作而被略去)。
在圖16中，電容負載20(此后被稱為“負載”)是單元Cmn的在一個公共電極X和一個掃描電極Y之間形成的總電容。公共電極X和掃描電極Y在負載20中形成。這里掃描電極Y是指多個掃描電極Y1到Yn中的任選的一個。
首先，在公共電極X側，開關SW1和SW2被串連在電源提供的電壓(Vs/2)的供電線(電源線)和地(GND)之間。電容器C1的一個接線端被連接到上述兩個開關SW1和SW2的互連點，開關SW3被連接在電容器C1的另一個接線端和地之間。連接到電容器C1的一個接線端的信號線被設置為第一信號線OUTA，連接到另一接線端的信號線被設置為第二信號線OUTB。
開關SW4和SW5被串連在上述電容器C1的兩端。兩開關SW4和SW5的互連點通過輸出線OUTC被連接到負載20的公共電極X，還被連接到電源恢復電路21。電源恢復電路21包括連接到負載20的兩個線圈L1和L2，開關SW6串連到一個線圈L1，開關SW7串連到另一個線圈L2。另外，電源恢復電路21還包括連接在上述兩個開關SW6和SW7的互連點和第二信號線OUTB之間的電容器C2。
上述電容負載20和分別連接到電容負載20的線圈L1、L2構成了兩系統(tǒng)串連諧振電路。即，該電源恢復電路21具有兩系統(tǒng)L-C諧振電路，并且恢復電荷，所述電荷通過線圈L1和負載20的諧振以及線圈L2和負載20的諧振來提供給面板P。
前面提到的開關SW1到SW7被圖13所示的驅動控制電路5分別提供的控制信號所控制。如上所述，驅動控制電路5由邏輯電路或類似電路構成，其基于外部提供的顯示數(shù)據(jù)D、時鐘CLK、水平同步信號HS和垂直同步信號VS等來產(chǎn)生上述控制信號，并且將所述控制信號提供給開關SW1到SW7。如上所述，單元中的公共電極X和掃描電極Y的放電周期被稱為維持放電周期。
圖18的時序圖示出了AC驅動型PDP設備1的驅動電路在維持放電周期的驅動波形，其中所述驅動電路的構成如上述圖16所示。
在維持放電周期，在公共電極X側，開關SW1、SW3和SW5先被導通，而其余開關SW2、SW4、SW6和SW7被斷開。此時，第一信號線OUTA的電壓(第一電勢)變?yōu)?+Vs/2)，而第二信號線OUTB的電壓(第二電勢)和輸出線OUTC的電壓變?yōu)榈仉娖?t1)。
接著，導通電源恢復電路21的開關SW6，線圈L1和負載20的電容器出現(xiàn)L-C諧振，電容器C2中恢復的電荷通過開關SW6和線圈L1被提供給負載20(t2)。通過這樣的電流流動，施加在公共電極X上的輸出線OUTC的電壓逐漸升高，如圖18中時刻t2到t3所示。開關SW5在時刻t2被斷開。
接著，通過在諧振時出現(xiàn)的峰值電壓附近導通開關SW4，施加在公共電極X上的輸出線OUTC的電壓被鉗在(Vs/2)(t3)。在時刻t3，開關SW6被斷開。
當施加在公共電極X上的輸出線OUTC的電壓從(Vs/2)向地電平(0V)下降時，開關SW7先被導通，并且開關SW4被斷開(t4)。結果，線圈L2和負載20的電容器出現(xiàn)L-C諧振，部分存儲在負載20中的電荷通過線圈L2和開關SW7被收回入電源恢復電路21的電容器C2中。通過這樣的電流流動，施加在公共電極X上的輸出線OUTC的電壓逐漸下降，如圖18中時刻t4到t5所示。
接著，在諧振時出現(xiàn)的峰值電壓(負方向的峰值)附近導通開關SW5，將施加在公共電極X上的輸出線OUTC的電壓鉗在(-Vs/2)(t5)。開關SW7在時刻t5被斷開。
接著，開關SW1、SW3和SW5被斷開，而開關SW2和SW4被導通。此時，開關SW6和SW7保持斷開狀態(tài)。結果，第一信號線OUTA的電壓變成了地電平，而第二信號線OUTB的電壓和輸出線OUTC的電壓變成了(-Vs/2)(t6)。
接著，導通電源恢復電路21的開關SW7，線圈L2和負載20的電容器出現(xiàn)L-C諧振，電容器C2中恢復的電荷(負值)通過開關SW7和線圈L2提供給負載20(t7)。通過這樣的電流流動，施加在公共電極X上的輸出線OUTC的電壓逐漸降低，如圖18中時刻t7到t8所示。開關SW4在時刻t7被斷開。
接著，在諧振時出現(xiàn)的峰值電壓(負方向的峰值)附近，通過導通開關SW5將施加在公共電極X上的輸出線OUTC的電壓鉗在(-Vs/2)(t8)。開關SW7在時刻t8被斷開。
在施加在公共電極X上的輸出線OUTC的電壓從(-Vs/2)向地電平(0V)上升時，開關SW6先被導通，并且開關SW5被斷開(t9)。結果，線圈L1和負載20的電容器出現(xiàn)L-C諧振，部分存儲在負載20中的電荷通過線圈L1和開關SW6被收回入電源恢復電路的電容器C2中。通過這樣的電流流動，施加在公共電極X上的輸出線OUTC的電壓逐漸上升，如圖18中時刻t9到t10所示。
接著，在諧振時出現(xiàn)的峰值電壓附近導通開關SW4，施加在公共電極X上的輸出線OUTC的電壓被鉗在地電平(t10)。開關SW6在時刻t10被斷開。通過上述操作，圖16所示的驅動電路在維持放電周期向公共電極X施加從-Vs/2到Vs/2變化的電壓。與提供給前面提到的公共電極X的電壓極性不同的電壓(+Vs/2，-Vs/2)被交替地施加在各條顯示行的掃描電極Y上。由此，AC驅動型PDP設備1可以執(zhí)行維持放電。
在維持放電期間，其數(shù)量可以實現(xiàn)維持放電的具有不同極性的壁電荷被存儲在公共電極X和掃描電極Y的保護薄膜表面上。當放電在公共電極X和掃描電極Y之間進行時，單元中公共電極X和掃描電極Y上的壁電荷變成了與所述壁電荷目前的極性相反的壁電荷，并且使放電聚集。此時，壁電荷需要時間來移動，此時間決定于電壓+Vs/2或電壓-Vs/2施加在公共電極X上的時間。
作為圖16所示電路的具體例子，設計了圖17的電路。在圖17所示的電路圖中，使用功率MOSFET(或者可以使用IGBT)作為圖16所示電路的每個開關元件S1到S5。在圖17中也示出了驅動各開關元件SW1到SW5的驅動電路。在圖17中，驅動電路M1、M2、M3N和M3P是使用驅動電路MA構成的。驅動電路MA是使用波形處理電路802、高電平平移電路803和輸出放大電路804構成的。
通過高電平平移電路803，將從輸入信號接線端輸入的信號IN1轉換為以輸出基準電壓接線端電壓Vss為基準的信號。高電平平移電路803的輸出電壓通過輸出放大電路804被放大，并且作為開關元件SW1的驅動脈沖被提供給開關元件SW1。輸出放大電路804的供電電壓從供電電壓Ve，通過二極管DE被提供給驅動電路M1的輸出供電接線端Vc。在第一信號線OUTA具有地電平的周期(開關元件SW2導通的周期，圖18中的t6到t10)，上述二極管DE是導通的，電荷注入電容器CE。在圖18的從t1到t6這個周期(下一循環(huán)的同一段時間)里，所述電荷通過上述輸出放大電路804，作為驅動脈沖被提供給開關元件SW1的控制接線端。
在圖17中，驅動電路M4、M5、M6和M7是用驅動電路MB構成的。驅動電路MB是用門耦合器構成的，這些門耦合器是光發(fā)射元件。在該門耦合器元件中，光耦合器和放大電路被容納在一個封裝件中，并且能夠直接驅動功率MOSFET、IGBT或類似元件的柵極接線端?？梢允褂霉怦詈掀骱头糯箅娐返慕M合來代替門耦合器。
通過上述門耦合器M4到M7的工作，可以基于從輸入接線端輸入的以地電壓為基準的輸入信號IN4到IN7來驅動開關SW4到SW7。在上述驅動電路MB中，輸入部分和輸出部分被光隔離，因此，即使輸入部分與輸出部分的基準電壓不同，仍然可以執(zhí)行穩(wěn)定的驅動。下面的專利文件2中描述了使用光發(fā)射元件的TERES電路的驅動方法。
歐洲專利申請公布No.1065650(日本專利No.3201603)[專利文件2]美國專利申請公布No.2002-0097203(日本專利申請早期公開No.2002-215087)發(fā)明內容本發(fā)明的目的在于提供一種驅動電路和一種具有小電路規(guī)模和高可靠性的等離子顯示設備。
根據(jù)本發(fā)明的一個方面，提供了用于矩陣型顯示設備的用于向作為顯示器的電容負載施加預定電壓的驅動電路，包括用于向該電容負載的一個接線端提供電勢的第一信號線、用于向上述第一信號線提供第一電勢的第一開關元件、用于驅動上述第一開關元件的第一驅動電路、用于向上述第一信號線提供第三電勢的第二開關元件、用于向電容負載的所述一個接線端提供與第一電勢不同的第二電勢的第二信號線、連接在上述第一信號線和上述第二信號線之間并且能夠向上述第一信號線提供比第一和第三電勢更低的電勢的第一電容器、用于向上述第二信號線提供第三電勢的第三開關元件、用于將上述第一信號線連接到電容負載的所述一個接線端的第四開關元件、用于將上述第二信號線連接到電容負載的所述一個接線端的第五開關元件、連接在上述第一信號線和第二信號線中的至少一條與用于提供第三電勢的供電線之間的線圈電路，以及用于向上述第一驅動電路提供以上述第一信號線的電勢作為基準的供電電壓的浮動電源電路。
根據(jù)本發(fā)明的另一個方面，提供了用于矩陣型顯示設備的用于將預定電壓施加到作為顯示器的電容負載的驅動電路，其包括用于向電容負載的一個接線端提供電勢的第一信號線、用于向上述第一信號線提供第一電勢的第一開關元件、用于驅動上述第一開關元件的第一驅動電路、用于向上述第一信號線提供第三電勢的第二開關元件、用于向電容負載的所述一個接線端提供與第一電勢不同的第二電勢的第二信號線、連接在上述第一信號線和上述第二信號線之間并且能夠向上述第一信號線提供比第一和第三電勢更低的電勢的第一電容器、用于向上述第二信號線提供第三電勢的第三開關元件、用于將上述第一信號線連接到電容負載的所述一個接線端的第四開關元件、用于將上述第二信號線連接到電容負載的所述一個接線端的第五開關元件、連接在上述第一信號線和第二信號線中的至少一條與用于提供第三電勢的供電線之間的線圈電路，以及與上述第一開關元件并聯(lián)并且當電源接通時被導通以向上述第一電容器充電的驅動開始開關電路。


圖1是示出了AC驅動型PDP設備的驅動電路的原理性構成的例子的示圖；圖2是示出了驅動電路的原理性構成的示圖，在該驅動電路中，圖1所示的線圈電路A和B被具體的電路所代替；圖3是示出了圖2所示的驅動電路的操作的波形圖；圖4是圖示出了應用圖2所示的驅動電路的等離子顯示設備的示圖；圖5是示出了本發(fā)明第一實施例的示圖；圖6是示出了本發(fā)明第二實施例的示圖；圖7是示出了本發(fā)明第三實施例的示圖；圖8是示出了本發(fā)明第四實施例的示圖；圖9是示出了本發(fā)明第五實施例的示圖；圖10是示出了本發(fā)明第六實施例的示圖；圖11是示出了高電平平移電路和輸出放大電路的電路構成的例子的示圖；圖12是示出了圖11所示的電路的輸入信號的例子和輸出信號的例子的示圖；圖13是整個等離子顯示設備的框圖；圖14A、14B和14C是示出了等離子顯示面板的例子的示圖；圖15是示出了等離子顯示設備的驅動波形的示圖；圖16是TERES型驅動電路的原理圖；圖17是示出了圖16所示的電路的應用的例子的示圖；以及圖18是圖16所示的電路的操作波形圖。
具體實施例方式
下面將使用附圖對本發(fā)明的實施例進行說明。
本發(fā)明的實施例使用圖13到圖15所示的等離子顯示設備(矩陣型平板顯示設備)。圖13到圖15以及對它們的說明與上面所述相同。為了進一步減少上述TERES電路的電路元件，由與本申請相同的申請人提交了日本專利申請No.2002-290535(未公開)。圖1示出了在日本專利申請No.2002-290535中描述的電路的原理圖。圖2示出了圖1所示的原理圖的電路的例子。圖3示出了圖2的操作波形圖。圖4示出了一個例子，其中上述圖2所示的電路被應用于等離子顯示設備的X電極驅動電路和Y電極驅動電路。
圖1的示圖根據(jù)本發(fā)明的實施例，示出了用于AC驅動型PDP(等離子顯示板)設備的驅動電路的原理性構成的例子。圖1所示的實施例中的驅動電路可以被應用于AC驅動型PDP設備(顯示設備)1，所述AC驅動型PDP設備的整體構成例如圖13所示，其單元構成例如圖14A～14C所示。所述驅動電路也能夠處理圖15所示的復位周期和地址周期的操作。所述驅動電路也能夠在圖15所示的維持放電周期中，對應在掃描電極Y上的初始電壓Vx的增加操作。在圖1中，與圖16中的標號和符號相同的元件具有同樣的功能。在圖1中，只有X側電路的原理性構成被示出，如圖16中一樣，而Y側電路由于具有與X側電路相同的構成和操作而被省略。X側電路和Y側電路的詳細的電路例子將在后面描述。
在圖1中，電容負載20(此后稱為“負載”)是在單元的一個公共電極X和一個掃描電極Y之間形成的總電容。在負載20中形成了公共電極X和掃描電極Y。這里，所述掃描電極Y是指多個掃描電極Y1到Yn中的任選一個。
首先，開關SW1和SW2被串連在由電源提供的電壓(Vs/2)的供電線(第一供電線)和地(GND)之間。電容器C1的一個接線端被連接到上述兩個開關SW1和SW2的互連點，開關SW3被連接在電容器C1的另一個接線端和地之間。連接到電容器C1的一個接線端的信號線被設置為第一信號線OUTA，連接到另一接線端的信號線被設置為第二信號線OUTB。
此外，線圈電路A被連接在上述兩個開關SW1和SW2的互連點與地之間。線圈電路B的兩個接線端與開關SW3的兩個接線端并聯(lián)。換句話說，線圈電路A連接在第一信號線OUTA和地之間，而線圈電路B連接在第二信號線OUTB和地之間。線圈電路A和B是至少包括線圈的電路，所述線圈被構成使得經(jīng)由開關SW4和SW5，與負載20產(chǎn)生L-C諧振。即，線圈電路A和B以及負載20構成了電源恢復電路。
開關SW4和SW5被串連在上述電容器C1的兩端。兩開關SW4和SW5的互連點通過輸出線OUTC被連接到負載20的公共電極X。雖然沒有示出，但是類似的電路也被連接到負載20的掃描電極Y側。
前面提到的開關SW1到SW5被圖13所示的驅動控制電路5分別提供的控制信號所控制。如上所述，驅動控制電路5是使用邏輯電路或類似電路構成，其基于外部提供的顯示數(shù)據(jù)D、時鐘CLK、水平同步信號HS和垂直同步信號VS等來產(chǎn)生上述控制信號，并且將所述控制信號提供給開關SW1到SW5。根據(jù)上述構成，圖1所示的驅動電路在維持放電周期執(zhí)行維持放電，在所述維持放電周期中，單元中的公共電極X和掃描電極Y進行放電。
這里通過用具體電路代替前面提到的線圈電路A和B來說明前面提到的驅動電路的操作。
圖2是驅動電路的原理性構成，在該驅動電路中，圖1中的線圈電路A和B被具體的電路所代替。如圖2所示，線圈電路A包括二極管DA和線圈LA，線圈電路B包括二極管DB和線圈LB。二極管DA的負極接線端連接到開關SW1和SW2的互連點。換句話說，二極管DA的負極接線端連接到第一信號線OUTA。二極管DA的正極接線端通過線圈LA連接到地。二極管DB的負極接線端通過線圈LB連接到地。二極管DB的正極接線端連接到電容器C1和開關SW3的互連點。換句話說，二極管DB的正極接線端連接到第二信號線OUTB。
由于前面提到的二極管DA的正向，線圈電路A是用于通過開關SW4向負載20提供電荷的充電電路。由于二極管DB的正向，線圈電路B是用于通過開關SW5從負載20釋放電荷的放電電路。通過控制由線圈電路A、開關SW4和負載20所構成的充電電路的充電處理的時序，以及由線圈電路B、開關SW5和負載20所構成的放電電路的放電處理，來實現(xiàn)對負載20的電源恢復處理。在圖2中，線圈電路A和B的其他構成與圖1所示的構成相同，其說明被略去。
接下來說明圖2所示的驅動電路的操作。
圖3是圖2所示的驅動電路的操作的波形圖。在圖3中，第一信號線OUTA、第二信號線OUTB和輸出線OUTC的電壓波形被一起顯示。這里，電壓波形的縱軸對應于輸出線OUTC的電壓值。為了便于參照，第一信號線OUTA的電壓波形被升高了一點，而第二信號線OUTA的電壓波形被降低了一點，于是它們就不會與輸出線OUTC的電壓波形相重疊。
當在第一信號線OUTA為地，第二信號線OUTB和輸出線OUTC為-Vs/2的狀態(tài)下，開關SW4首先被導通，開關SW1到SW5被關斷時，存儲在負載20中的電壓-Vs/2通過開關SW4被傳送到第一信號線OUTA，第一信號線OUTA的電壓變成了-Vs/2，并且該電壓被施加在電容器C1的一個接線端上。結果，電容器C1的另一個接線端的電勢變成了-Vs，并且第二信號線OUTB的電壓也變成了-Vs(t11)。
緊接著在時刻t11之后，通過開關SW4，在線圈LA和負載20的電容器之間發(fā)生L-C諧振，從而通過線圈LA和開關SW4將電荷從地提供給負載20。因此，第一信號線OUTA和輸出線OUTC的電勢從-Vs/2經(jīng)過地電平的電勢升高到+Vs/2左右。通過這樣的電流流動，施加在公共電極X上的輸出線OUTC的電壓逐漸上升，如圖3的時刻t11到t12所示。
接著，在諧振時出現(xiàn)的峰值電壓附近，導通開關SW1和SW3，于是施加在公共電極X上的輸出線OUTC的電壓被鉗在Vs/2(t12)。接著，開關SW1、SW3和SW4被斷開(t13)。接著，開關SW5被導通(t14)。結果，存儲在負載20中的電壓Vs/2通過開關SW5被施加在第二信號線OUTB上，第二信號線OUTB的電壓變成了Vs/2。結果，第一信號線OUTA的電壓升高到了Vs。
緊接著時刻t14，通過開關SW5，在線圈LB和負載20的電容器之間發(fā)生L-C諧振，從而負載20通過線圈LB和開關SW5將電荷釋放到地。因此，第二信號線OUTB和輸出線OUTC的電勢從+Vs/2經(jīng)過地電平的電勢降低到-Vs/2左右。通過這樣的電流流動，施加在公共電極X上的輸出線OUTC的電壓逐漸下降，如圖3的時刻t14到t15所示。
接著，在此諧振時出現(xiàn)的峰值電壓附近，導通開關SW2，于是施加在公共電極X上的輸出線OUTC的電壓被鉗在-Vs/2(t15)。從上面描述的操作看出，在維持放電期間，圖2所示的驅動電路在公共電極X上施加了從-Vs/2變化到+Vs/2的電壓。與施加在公共電極X上的電壓具有不同極性的電壓(+Vs/2，-Vs/2)被交替地施加在每條顯示行的掃描電極Y上。由此，AC驅動型PDP設備能夠執(zhí)行維持放電。
如圖3所示，當與圖18的傳統(tǒng)技術的波形示意圖相比較時，圖3的輸出線OUTC的電壓波形中不存在圖18所示的地電平周期T。即，當維持操作以同樣的循環(huán)被執(zhí)行時，與傳統(tǒng)技術相比，這個實施例的驅動電路能夠增加電壓Vs/2或-Vs/2的維持時間，其中電壓Vs/2或-Vs/2是維持放電脈沖的頂部寬度或底部寬度。在維持放電周期，如上所述，壁電荷移動時間是必需的，并且作為結果，這個時間能夠被可靠地保證。此外，與傳統(tǒng)技術相同的維持時間得到了保證，并且在本實施例的驅動電路中，維持放電能夠更加穩(wěn)定地被執(zhí)行，并且還能夠預期獲得操作余量的擴大、面板P的亮度的增加等等。
此外，比較圖16所示的傳統(tǒng)驅動電路的電路構成和圖2所示的本實施例的驅動電路的電路構成，由于圖2中不存在圖16中的開關SW6和SW7，因此開關的數(shù)量減少了。因此，開關控制的復雜度減小了。此外，不必插入用于執(zhí)行控制信號的電平平移的電路，其中所述控制信號是用于控制圖16中的開關SW6和SW7的；或者不必在控制信號電路和開關SW6和SW7之間的控制信號的傳輸路徑中使用光耦合器等對所述傳輸路徑進行電隔離，因此能夠減少元件的數(shù)目。在圖2的驅動電路中，被包括在圖16所示的驅動電路中的電容器C2也可以被刪掉。這樣，因為不存在電容器C2，所以圖16中未示出的用于監(jiān)控施加在電容器C2上的電壓的電路不是必需的。結果可以進一步減少元件的數(shù)目。
接著，通過圖示來說明圖2所示的驅動電路的具體的電路例子(包括掃描電極Y側)。
圖4的示意圖示出了圖2所示的驅動電路的具體的電路例子。在圖4中，負載20是在一個公共電極X和一個掃描電極Y之間形成的單元的總電容。在負載20中，形成了公共電極X和掃描電極Y。這里，所述掃描電極Y是指圖13所示的多個掃描電極Y1到Yn中的任選一個。
首先，在公共電極X側，開關SW1和SW2被串連在從電源(未示出)提供的電壓(Vs/2)的供電線和地之間。電容器C1的一個接線端被連接到上述兩個開關SW1和SW2的互連點，開關SW3被連接在電容器C1的另一個接線端和地之間。電容器Cx與電容器C1并聯(lián)。
開關SW4和SW5被串連在上述電容器C1的兩端。兩開關SW4和SW5的互連點通過輸出線OUTC被連接到負載20的公共電極X。
如圖2所示，線圈電路A包括二極管DA和線圈LA，線圈電路B包括二極管DB和線圈LB。二極管DA的負極接線端連接到開關SW1和SW2的互連點。二極管DA的正極接線端通過線圈LA連接到地。二極管DB的負極接線端通過線圈LB和開關SW10連接到地。
開關SW10是用于防止施加在第二信號線OUTB上的電壓(Vs/2+Vw)和(Vs/2+Vx)在上述復位周期和地址周期直接泄漏到地的開關。二極管DB的正極接線端連接到電容器C1和開關SW3的互連點。二極管D2的正極接線端連接到二極管DB的負極接線端。二極管D2的負極接線端連接到二極管DB的正極接線端。二極管DB的負極接線端通過線圈LB連接到地。
在掃描電極Y側，開關SW1’和SW2’被串連在從電源(未示出)提供的電壓(Vs/2)的供電線和地之間。電容器C4的一個接線端連接到這兩個開關SW1’和SW2’的互連點，開關SW3’被連接在電容器C4的另一個接線端和地之間。電容器Cy與電容器C4并聯(lián)。
串聯(lián)在一起的開關SW4’和SW5’被連接在上述電容器C4的兩端。兩開關SW4’和SW5’的互連點通過輸出線OUTC’被連接到負載20的掃描電極Y。開關SW4’和SW5’構成了掃描驅動器SD。在地址周期(見圖15)的掃描時間，驅動器SD輸出掃描脈沖并為每條行執(zhí)行對掃描電極Y的選擇操作。用于連接開關SW4’和電容器C4的一個接線端的連線被設置為第三信號線OUTA’，用于連接開關SW5’和電容器C4的另一個接線端的連線被設置為第四信號線OUTB’。
此外，包括了電阻器R1和npn晶體管Tr1的開關SW8被連接在第四信號線OUTB’和產(chǎn)生寫入電壓Vw(見圖15)的供電線之間。包括了n溝道MOS場效應晶體管(FET)Tr2和Tr3的開關SW9被連接在第四信號線OUTB’和用于產(chǎn)生電壓Vx(見圖15)的供電線之間。
第三信號線OUTA’通過線圈電路A’被連接到地。第四信號線OUTB’通過線圈電路B’被連接到地。線圈電路A’包括二極管DA’和線圈LA’，線圈電路B’包括二極管DB’和線圈LB’。二極管DA’的負極接線端被連接到開關SW1’和SW2’的互連點。二極管DA’的正極接線端通過線圈LA’被連接到地。
二極管DB’的負極接線端通過線圈LB’和開關SW10被連接到地。開關10是用于防止施加在第四信號線OUTB’上的電壓(Vs/2+Vw)和(Vs/2+Vx)在上述復位周期和地址周期直接泄漏到地的開關。二極管DB’的正極接線端連接到電容器C4和開關SW3’的互連點。二極管D2’的正極接線端連接到二極管DB’的負極接線端。二極管D2’的負極接線端連接到二極管DB’的正極接線端。
上面提到的開關SW1到SW5、SW8到SW10、SW1’到SW5’以及晶體管Tr1到Tr3由圖13所示的驅動控制電路5分別提供的控制信號所控制。
根據(jù)上面的構成，從-Vs/2到Vs/2變化的電壓在維持放電周期被施加在公共電極X上。與施加在上述公共電極X上的電壓具有不同極性的電壓(+Vs/2，-Vs/2)被交替地施加在每條顯示行的掃描電極Y上。
在圖17所示的電路中，提供給構成開關SW1的晶體管QSW1(由功率MOSFET、IGBT和類似器件構成)的驅動脈沖是由驅動電路M1形成的。圖17中的驅動電路M1使用由波形處理電路802、高電平平移電路803和輸出放大電路804構成的驅動電路MA。驅動電路MA包括高電平平移電路803，其執(zhí)行從以地電平為基準的信號到高于地電平的電壓的電平平移。這樣，當與輸出基準電壓相對應的晶體管QSW1的輸出接線端(例如功率MOSFET的源極接線端)高于地電壓時，正常的操作能夠被執(zhí)行。
另一方面，在圖4所示的電路中，在第一信號線OUTA中產(chǎn)生了低于地電壓的負電壓(圖3中t11到t12之間的周期)。這樣，圖17所示的驅動電路M1(驅動電路MA)的輸出基準電壓(在晶體管QSW1的輸出接線端(功率MOSFET的源極接線端、IGBT的發(fā)射極接線端)產(chǎn)生的電壓)也變成了負電壓。驅動電路MA的高電平平移電路803的功能僅是執(zhí)行將輸入信號向高電壓側的電平平移，因此，當輸出基準電壓接線端Vss為負電壓時，信號可能就不能被正常傳輸。當上述驅動電路MA由PN結型IC形成時，襯底被設置為地電壓。當上述輸出基準電壓接線端Vss變?yōu)樨撾妷簳r，所述IC中出現(xiàn)了低于被施加在上述襯底上的電壓(地電壓)的電壓，因此IC可能會被損壞，因為異常電流流入了IC中的寄生二極管以及類似原因。
當電源接通，電容器C1被充電時，圖4所示的開關SW1需要被保持為導通狀態(tài)。電容器C1充電所需的時間大于維持時間。即，當電容器C1在圖15所示的維持放電周期開始處沒有被充電時，在所述維持放電周期的開始處，大量的電流通過晶體管QSW1(圖17)流入電容器C1。因此，晶體管QSW1的電流容量必須很大，否則它就有可能被損壞。因此，當電源接通，向電容器C1充電時，有必要通過開關SW1來向電容器C1提供電壓Vs/2。
用于驅動圖4所示的開關SW1的驅動控制電路M1需要這樣的功能即使當上述輸出基準電壓接線端Vss變?yōu)樨撾妷簳r，它也能正常傳輸信號；還能夠長時間提供接通電源時向C1充電所必需的驅動脈沖。上述兩種功能對于將圖1到圖4的方法付諸實際應用是很重要的，后面將說明包括了具有上述兩種功能的驅動電路的驅動電路。
第一實施例圖5示出了根據(jù)本發(fā)明第一實施例的圖2所示的驅動電路的具體的電路例子。
驅動電路M2N、M2P、M3N和M3P是通過使用驅動電路MA構成的。驅動電路MA是通過使用波形處理電路802、高電平平移電路803和輸出放大電路804構成的。波形處理電路802執(zhí)行阻抗變換。高電平平移電路803執(zhí)行將以地電壓為基準的信號變換到比地電壓高的電壓的電平平移。驅動電路MA具有輸入供電接線端V1、輸入信號接線端V2、輸入基準電壓接線端V3、輸出供電接線端Vc、輸出信號接線端Vo和輸出基準電壓接線端Vss。電壓Vcc(例如5V)被施加在輸入供電接線端V1上。輸入基準電壓接線端V3被連接到地。驅動電路MA將被輸入至輸入信號接線端V2的以地為基準的信號轉換為以輸出基準電壓接線端Vss的電勢為基準的信號。
驅動電路M1、M4和M5是通過使用驅動電路MB構成的。驅動電路MB具有輸入信號接線端V2、輸入基準電壓接線端V3、輸出電壓接線端Vc、輸出信號接線端Vo和輸出基準電壓接線端Vss，并且是通過使用門耦合器構成的，該門耦合器是光發(fā)射元件。在該門耦合器元件中，光耦合器和放大電路被容納在一個封裝件中，并且能夠直接驅動功率MOSFET、IGBT或類似元件的柵極接線端。光耦合器和放大電路的組合可以用來代替門耦合器，以放大光耦合器的輸出電壓。由于在驅動電路MB中，輸入部分和輸出部分被光彼此隔離，因此，即使輸入部分與輸出部分的基準電壓不同，仍然可以執(zhí)行穩(wěn)定的驅動，因此能夠執(zhí)行與驅動電路MA中相同的基準電壓轉換。
輸入信號接線端IN1通過電阻器被連接到驅動電路M1的輸入信號接線端V2。驅動電路M1是門耦合器，并且具有輸入信號接線端V2、輸入基準電壓接線端V3、輸出供電接線端Vc、輸出信號接線端Vo和輸出基準電壓接線端Vss。電容器CE被連接在輸出供電接線端Vc和輸出基準電壓接線端Vss之間。電壓Ve(例如15V)的接線端通過開關SWE和二極管DE被連接到輸出供電接線端Vc。
開關SW1具有n溝道MOSFET器件QSW1和二極管DSW1。在晶體管QSW1中，柵極被連接到輸出信號接線端Vo，漏極被連接到電壓Vs/2(例如90V)的一個接線端，源極被連接到輸出基準電壓接線端Vss和二極管DSW1的正極。二極管DSW1的負極被連接到信號線OUTA。晶體管QSW1以輸出基準電壓接線端Vss為基準操作。該輸出基準電壓接線端Vss通過二極管DSW1被連接到信號線OUTA，因此其電勢隨時間變化(見圖3)。因此，驅動電路M1將輸入信號接線端IN1的以地為基準的信號轉換為以輸出基準電壓接線端Vss的電勢為基準的信號。
開關SW2具有SW2N和SW2P。開關SW2N由n溝道MOSFET和二極管構成，并由驅動電路M2N驅動。開關SW2P由p溝道MOSFET和二極管構成，并由驅動電路M2P驅動。
開關SW3具有SW3N和SW3P。開關SW3N由n溝道MOSFET和二極管構成，并由驅動電路M3N驅動。開關SW3P由p溝道MOSFET和二極管構成，并由驅動電路M3P驅動。
開關SW4由n溝道MOSFET構成，并由驅動電路M4驅動。開關SW5由n溝道MOSFET構成，并由驅動電路M5驅動。
如上所述，驅動電路MB被用來作為驅動晶體管QSW1的驅動電路M1。驅動電路MB是用光發(fā)射元件門耦合器構成的。在該門耦合器元件中，光耦合器和放大電路被容納在一個封裝件中，并且能夠直接驅動功率MOSFET、IGBT或類似元件的柵極接線端。光耦合器和放大電路的組合可以用來代替門耦合器。即使當信號線OUTA如圖3所示變成負電壓時，驅動電路M1也可以通過使用光發(fā)射元件來正常地傳輸信號。
通過上述門耦合器的操作，就能夠基于從輸入信號接線端IN1輸入的以地電勢為基準的信號來驅動開關SW1。在上述驅動電路MB中，輸入部分和輸出部分被光隔離，因此即使當輸入部分和輸出部分的基準電壓不同時，也可以執(zhí)行穩(wěn)定的驅動。
在圖5所示的電路中，浮動電源電路是使用開關SWE、二極管DE和電容器CE構成的。在這個浮動電源電路中，當信號線OUTA為地電壓時(圖13的t13到t16)，開關SWE被導通，電荷被存儲在電容器CE中。除了當信號線OUTA為地電壓時以外，開關SWE總是斷開的。浮動電源電路向驅動電路M1的供電接線端Vc提供以信號線OUTA的電勢(Vss)為基準的供電電壓。
存儲在上述電容器CE中的電荷在圖3所示的t12到t13中作為驅動脈沖被提供給晶體管QSW1的柵極接線端。結果，晶體管QSW1被導通，信號線OUTA的電壓被升高到1/2Vs。
當電源被接通時，有必要通過晶體管QSW1將充電電流逐漸提供給電容器C1。當電源被接通而電容器C1沒有被充電時，在晶體管QSW1被導通的同時，可能會有大量的電流從供電電壓1/2Vs側流經(jīng)晶體管QSW1，從而由于電流超過了晶體管QSW1的額定電流而導致晶體管QSW1損壞。為了解決這個問題，在電源被接通，供電電壓1/2Vs上升的期間，晶體管QSW1也被導通，于是充電電流逐漸流入電容器C1。
為了在電源被接通時逐漸向上述電容器C1充電，有必要使驅動電路M1在一段比較長的時間(與維持周期相比)內保持驅動脈沖的高電平，在此段時間內，充電電流流入上述電容器C1。因此，在上述浮動電源電路中，用于給驅動電路M1供電的電容器CE的電容被設置為足夠大的值，于是能夠存儲保持晶體管QSW1在長時間內導通所必需的數(shù)量的電荷。
特別地，當適用于等離子顯示設備維持電路的高速門耦合器被用來作為上述驅動電路M1時，有必要提高被傳遞到門耦合器的光無源元件的偏置電流，因此上述電容器CE有必要使用大容量電容。實驗結果發(fā)現(xiàn)，電容器CE需要100μF或更大。
在圖5所示的電路中，即使當信號線OUTA變成負電壓時，也可以通過由上述驅動電路M1、開關SWE、二極管DE和電容器CE構成的浮動電源電路的操作來向晶體管QSW1提供穩(wěn)定的驅動脈沖。當電源被接通時，電容器C1可以被逐漸充電，上述驅動電路的操作安全可以被保證。
第二實施例接下來將使用圖6來說明本發(fā)明的第二實施例。在第二實施例中，使用另一個浮動電源電路(DC/DC轉換器DC1)來代替第一實施例(圖5)中的浮動電源電路(開關SWE和二極管DE)。
在圖6所示的電路中，浮動電源是使用DC/DC轉換器DC1和電容器CE構成的。DC/DC轉換器DC1是使用變壓器T200、控制電路CT200、二極管D200、D201和電容器C200、C201構成的。在DC/DC轉換器DC1中，從輸入接線端200輸入的脈沖被二極管D201和電容器C201整形，從而得到輸入DC電壓。在上述DC/DC轉換器DC1中，輸出DC電壓被提供給電容器CE的兩個接線端，而基準電壓是在晶體管QSW1的源極接線端(輸出接線端)產(chǎn)生的電壓。結果，穩(wěn)定的供電電壓可以被提供給驅動電路M1。與圖5所示相同的驅動電路MB(由門耦合器和類似電路構成)被用于驅動電路M1。
在圖6所示的電路中，被提供給驅動電路M1的浮動電源電壓可以由不受維持周期影響的獨立電路和類似電路構成。因此，即使當電源被接通或出現(xiàn)類似情況時，供電電壓能夠在長時間內保持穩(wěn)定(按照DC/DC轉換器DC1的晶振頻率，總是可以提供穩(wěn)定的輸出DC電壓)。因此，連接到驅動電路M1的電容器CE的電容值可以很小。如同第一實施例中那樣，即使當信號線OUTA如圖3所示變?yōu)樨撾妷簳r，驅動電路M1也能夠通過使用光發(fā)射元件來正常地傳輸信號。
第三實施例圖7的示意圖示出了本發(fā)明的第三實施例。在第三實施例中，在第一實施例的電路(圖5)中增加了驅動開始開關電路701。驅動開始開關電路701由p溝道功率MOSFET器件QSW1P、npn雙極晶體管Q1P、二極管DSW1P和電阻器R101、R102、R103構成。
在圖7所示的電路中，當電源被接通時，輸入信號IN1P被設置為高電平，驅動開始開關電路701中的晶體管Q1P被導通，晶體管QSW1P(使用p溝道MOSFET構成)也被導通，并且電容器C1被逐漸充電。驅動開始開關電路701通過DC耦合來構成，因此驅動開始開關電路701可以在很長時間內以輸入信號IN1P的電平保持在“導通”的狀態(tài)。在這種情況下，開關SW1是斷開的。驅動開始開關電路701與開關SW1并聯(lián)，并且在一段時間內保持導通，直到電源接通時信號線OUTA的電勢從地電勢變成預定的值，并且對電容器C1充電。
另一方面，當大量電流在很短的時間(例如等離子顯示設備的維持周期)內被傳遞時，開關SW1被導通，驅動開始開關電路701被斷開。在這種狀態(tài)下，在很短的時間(例如等離子顯示設備的維持周期)內需要大量電流的電路(開關SW1)和在很長時間內保持導通并具有小量電流的電路(驅動開始開關電路701)被隔開，因此它們都可以被優(yōu)化地設計。
當使用圖7所示的電路時，沒有必要將開關SW1在長時間內保持導通，因此，可以使用小電容的電容器CE來構成浮動電源電路。
第四實施例圖8的示意圖示出了本發(fā)明的第四實施例。第四實施例與第一實施例(圖5)基本相同，所不同的只是使用MA作為驅動電路M1，并且增加了低電平平移電路801。浮動電壓FVe(例如15V)被提供給驅動電路M1的輸入電源接線端V1。
在圖8所示的電路中，低電平平移電路801、波形處理電路802、高電平平移電路803和輸出放大電路804被用來形成用于晶體管QSW1的驅動脈沖。低電平平移電路801由pnp雙極晶體管Q110和電阻器R111、R112、R113構成。波形處理電路802、高電平平移電路803和輸出放大電路804與圖5中的驅動電路MA具有相同的構成。在圖8中，浮動電源電路是使用開關SWE、二極管DE和電容器CE構成的。在圖8中，信號線OUTA的最低電壓被由二極管D300和電容器C300構成的整形電路整形，通過整形電路獲得的電壓SUB1被提供給連接到波形處理電路802的輸入基準電壓接線端V3。例如，電壓SUB1變成了這樣的電壓，在該電壓中保持了圖3中的信號線OUTA的最低電壓(大約-Vs/2)。
低電平平移電路801對以地電勢為基準的輸入信號IN1的基準電勢朝負值方向執(zhí)行電平平移。高電平平移電路803對低電平平移電路801的輸出信號的基準電勢朝正值方向執(zhí)行電平平移。輸出放大電路804放大高電平平移電路803的輸出信號。
在圖8所示的電路中，通過低電平平移電路801，以地電壓為基準的信號IN1被轉換為以低電平基準電壓SUB1為基準的信號。低電平基準電壓SUB1是通過對信號線OUTA的最低電壓(例如在圖13的從t11到t12期間產(chǎn)生的負脈沖)整形得到的。因此，低電平基準電壓SUB1被設置為被輸入到輸出放大電路804的基準接線端Vss的輸出基準電壓(晶體管QSW1的源極電壓)，或更低。結果，通過由波形處理電路802、高電平平移電路803和輸出放大電路804所構成的驅動電路MA傳輸?shù)男盘柋鹊碗娖交鶞孰妷篠UB1具有更高的電壓。相應地，在圖17所示的電路(不使用低電平平移電路的電路)中，可以解決當信號OUTA為負電壓時(圖3中t11到t12的時間段)不能傳輸信號的問題。當使用上述實施例時，即使是使用PN節(jié)型IC作為上述驅動電路MA，襯底電壓也可以被設置為該IC中產(chǎn)生的最低電壓(低電平基準電壓)，因此不會發(fā)生異常電流在IC中流動因而損壞IC的情況。
在圖8中，由開關SWE、二極管DE和電容器CE所構成的浮動電源電路的基本操作與圖5所示的電路相同。在圖5所示的電路中，驅動電路MB被用來作為驅動電路M1，而在圖8所示的實施例中，驅動電路MA被用來作為驅動電路M1。為了使得驅動電路MB高速操作，有必要將大量偏置電流傳遞到驅動電路MB(門耦合器)中的光無源器件。另一方面，因為驅動電流MA不使用光無源器件，因此驅動電路MA不需要這么多偏置電流。在圖5所示的電路中，用于存儲驅動電路的供電電壓的電容器CE需要采用大電容量的電容器，因為當電源被接通時，晶體管QSW1被長時間保持導通狀態(tài)使得電容器C1被逐漸充電。另一方面，在圖8所示的電路中，在驅動電路MA中消耗的電荷數(shù)量很少，因此電容器CE的電容可以很小。
圖11是示出了圖8所示的低電平平移電路801、高電平平移電路803和輸出放大電路804的電路構成的例子的示圖。波形處理電路802可以被刪去。
首先說明低電平平移電路801的構成。在npn晶體管Q110中，基極接線端通過電阻器R111被連接到輸入信號IN1的接線端，發(fā)射極接線端通過電阻器R112被連接到電壓Vc1(例如5V)，集電極接線端通過電阻器R113被連接到低電平基準電壓SUB1的接線端。集電極接線端輸出信號VLS1到高電平平移電路803，并且被連接到npn晶體管Q4的基極接線端。
如圖11所示，高電平平移電路803由npn晶體管Q4、pnp晶體管Q5和電阻器R3、R4構成。這里，npn晶體管Q4的發(fā)射極接線端通過電阻器R3被連接到低電平基準電勢SUB1的接線端。npn晶體管Q4的集電極接線端被連接到pnp晶體管Q5的集電極接線端。pnp晶體管Q5的基極接線端被連接到pnp晶體管Q6的基極接線端。npn晶體管Q4的集電極接線端和pnp晶體管Q5的集電極接線端的互連點被連接到pnp晶體管Q5的基極接線端和pnp晶體管Q6的基極接線端的互連點。這樣，高電平平移電路803輸出傳輸信號VLS2。pnp晶體管Q5的發(fā)射極接線端通過電阻器R4被連接到電源接線端Vc。
接下來說明輸出放大電路804的電路構成。如圖11所示，輸出放大電路804包括電阻器R5和R6、pnp晶體管Q6、倒相器INV、n溝道MOSFET器件Q7和n溝道MOSFET器件Q8。pnp晶體管Q6的發(fā)射極接線端通過電阻器R5被連接到電源接線端Vc。pnp晶體管Q6的集電極接線端通過電阻器R6被連接到基準電壓接線端Vss。pnp晶體管Q6的集電極接線端和電阻器R6的互連點被連接到倒相器INV的輸入接線端和n溝道MOSFET器件Q7的柵極接線端。
n溝道MOSFET器件Q7的漏極接線端被連接到電源接線端Vc。n溝道MOSFET器件Q7的源極接線端被連接到n溝道MOSFET器件Q8的漏極接線端。n溝道MOSFET器件Q8的柵極接線端被連接到倒相器INV的輸出接線端。n溝道MOSFET器件Q8的源極接線端被連接到基準電壓接線端Vss。n溝道MOSFET器件Q7的源極接線端和n溝道MOSFET器件Q8的漏極接線端的互連點被連接到輸出接線端Vo，并且輸出用于驅動開關SW1的信號Vg。根據(jù)上面所示的構成，傳輸信號VLS2被放大以向開關SW1的柵極接線端輸出驅動信號Vg。
圖12示出了圖11所示的電路的操作時序圖。輸入信號IN1是通過將開關SW1的控制信號邏輯倒相而得到的。即，在脈沖VA和VB，開關SW1是導通的。信號IN1可以通過使用倒相器而被邏輯倒相。輸入信號IN1以地(GND)為基準電勢，并且具有脈沖VA和脈沖VB(例如幅值為5V)?；鶞孰妷航泳€端Vss對應于圖3中的信號線OUTA，并且從-Vs/2(例如-90V)到Vs/2(例如90V)變化。為了簡化說明，基準電壓接線端Vss的波形被簡化示出。
這里將說明基準電壓接線端Vss執(zhí)行圖12所示的改變的目的。在前面提到的圖15中所示的顯示設備的驅動波形圖中，有必要通過向每條顯示行中的公共電極X和掃描電極Y交替施加彼此極性不同的電壓(+Vs/2，-Vs/2)來執(zhí)行維持放電。因此，正電壓+Vs/2和負電壓-Vs/2被交替地施加在負載20的公共電極X上。于是，開關SW1的基準電壓Vss從-Vs/2變成了Vs/2。
首先，在時刻t1，Vss＝0V，圖8所示的整形電路(二極管D300和電容器C300)的輸出SUB1為SUB1＝0V，而且通過圖8所示的電容器CE，Vc＝Ve。由于時刻t1輸入信號IN1＝5V，因此pnp晶體管Q110被斷開。結果，低電平平移電路801的輸出信號VLS1為VLS1＝0V。結果，npn晶體管Q4被斷開，pnp晶體管Q5也被斷開。結果，高電平平移電路803的輸出信號VLS2為VLS2≈Vc＝Ve。
由于信號VLS2≈Ve，所以pnp晶體管Q6被斷開。結果，pnp晶體管Q6的輸出信號Q6V與Vss位于同一電勢。由此，n溝道MOSFET器件Q7被斷開，n溝道MOSFET器件Q8被導通，因此輸出放大電路804的輸出信號Vg變?yōu)閂g＝0V。
接著，當Vss在時刻t2變?yōu)閂ss＝-Vs/2時，使得電壓變?yōu)?Vs/2的電荷被充入圖8的整形電路中的電容器C300，而且建立起SUB1≈Vs/2。Vc＝Ve-Vs/2也被建立。在時刻t2，輸入信號保持在IN1＝5V的狀態(tài)，pnp晶體管Q110也保持斷開。結果，低電平平移電路801的輸出信號VLS1與SUB1具有同樣的電壓。類似地，npn晶體管Q4被暫時導通以使得npn晶體管Q4的集電極接線端與SUB1具有大致相同的電壓，然后npn晶體管Q4被斷開。
接著，pnp晶體管Q5的基極接線端電勢變?yōu)镾UB1≈Vs/2，并且由于與pnp晶體管Q5的發(fā)射極接線端電勢Vc＝Ve-Vs/2之間的電勢差，pnp晶體管Q5被暫時導通。然后，當pnp晶體管Q5的基極接線端電勢變?yōu)榇蠹sVc＝Ve-Vs/2時，它被斷開。結果，高電平平移電路803的輸出信號VLS2變?yōu)閂LS2≈Ve-Vs/2。接著，由于信號VLS2≈Ve-Vs/2被建立，pnp晶體管Q6被斷開。結果，pnp晶體管Q6的輸出信號Q6V具有與Vss同樣的電勢-Vs/2。由上可知，n溝道MOSFET器件Q7被斷開，而n溝道MOSFET器件Q8被導通，因此輸出放大電路804的輸出信號Vg變?yōu)閂g＝-Vs/2。
接著，當輸入信號IN1在時刻t3由于脈沖VA而變?yōu)?V時，pnp晶體管Q110被導通。結果，低電平平移電路801的輸出信號VLS1的電壓值變成了在SUB1和Vc1之間的一個值，并且被施加在電阻器R113上，形成脈沖VA1(開始信號)。
接著，npn晶體管Q4被導通，由此pnp晶體管Q5也被導通。結果，高電平平移電路803的輸出信號VLS2的電壓值變成了在SUB1和Vc(-Vs/2到Ve-Vs/2)之間的一個值，并且被施加在電阻器R3上，輸出脈沖VA2(開始信號)。接著，pnp晶體管Q5被導通，由此pnp晶體管Q6也被導通。結果，pnp晶體管Q6的輸出信號Q6V的電壓值變成了在SUB1和Vc(-Vs/2到Ve-Vs/2)之間的一個值，并且被電阻器R5和R6分配，形成脈沖VA3。
上面操作的結果是，n溝道MOSFET器件Q7被導通，而n溝道MOSFET器件Q8被斷開，于是輸出放大電路804的輸出信號Vg變?yōu)閂g＝Ve-Vs/2，并形成脈沖V4。當脈沖VA結束(IN1變?yōu)?V)時，脈沖VA1到VA4中的每一個都結束，狀態(tài)恢復到前面提到的時刻t2和t3之間的情形。
接著，在時刻t4，當Vss回復到Vss＝0V時，電容器C300的電壓通過圖8所示的整形電路中的二極管D300的操作而被保持在-Vs/2，并且SUB1≈-Vs/2被保持。在時刻t4建立了Vc＝Ve。輸入信號IN1在時刻t4保持在IN1＝5V，因此pnp晶體管Q110保持斷開。結果，低電平平移電路801的輸出信號VLS1的電壓值保持在SUB1≈-Vs/2。類似地，npn晶體管Q4也被保持斷開。
接著，由于施加在pnp晶體管Q5的發(fā)射極接線端的電勢Vc＝Ve和施加在其基極接線端的電勢Ve-Vs/2之間的電勢差，pnp晶體管Q5被暫時導通。于是，在pnp晶體管Q5的基極接線端電勢變?yōu)榇笾耉c＝Ve的時間點，pnp晶體管Q5被斷開。結果，高電平平移電路803的輸出信號VLS2變?yōu)閂LS2≈V3。接著，由于傳輸信號VLS2≈Ve，npn晶體管Q6被斷開。結果，pnp晶體管Q6的輸出信號Q6V與Vss具有同樣的電勢0V。以上操作的結果是，n溝道MOSFET器件Q7被斷開，而n溝道MOSFET器件Q8被導通，因此輸出放大電路804的輸出信號Vg變?yōu)閂g＝0V。
如上面所說明的那樣，即使當輸入信號IN1的基準電勢GND和基準電勢Vss(OUTA)在驅動開關SW1時是不同電勢，并且基準電勢Vss為負電勢時，也可以通過使用低電平平移電路801、高電平平移電路803和輸出放大電路804來防止過量電流流入在襯底(其提供低電平基準電勢作為襯底電勢)和晶體管之間出現(xiàn)的寄生二極管，并且可以執(zhí)行穩(wěn)定的操作。
第五實施例圖9的示意圖示出了本發(fā)明的第五實施例。與圖8相比較，圖9的不同點在于，其使用了與圖6相同的DC/DC轉換器DC1代替開關SWE和二極管DE來作為浮動電源電路。結果，電容器CE的電容可以比圖8中的更小。
第六實施例圖10的示意圖示出了本發(fā)明的第六實施例。與圖9相比較，圖10的不同點在于，構成了浮動電源電路的DC/DC轉換器DC1變成了DC/DC轉換器DC2。DC/DC轉換器DC2與DC/DC轉換器DC1的不同點在于，低電平基準電壓SUB1是通過向變壓器T400增加連線L400、二極管D400和電容器C400而形成的。低電平平移電路801基于由DC/DC轉換器DC2產(chǎn)生的低電平基準電壓SUB1來執(zhí)行電平平移。在圖10所示的電路中，提供給電容器CE和上述低電平基準電壓SUB1的驅動電路的供電電壓是通過使用同樣的DC/DC轉換器DC2而產(chǎn)生的，但是它們可以使用獨立的DC/DC轉換器來分別被產(chǎn)生。上述浮動電源電路產(chǎn)生的低電平基準電壓SUB1被設置為比信號線OUTA中出現(xiàn)的最低電壓更低的電壓(例如比在圖3的t1到t2之間出現(xiàn)的負脈沖更低的電壓)。
結果，可以基于輸入信號IN1來提供用于驅動晶體管QSW1的驅動脈沖。即使當使用PN結型IC來作為由波形處理電路802、高電平平移電路803和輸出放大電路804所組成的驅動電路MA時，它也不可能由于上述的異常電流等而被損壞。
在保護二極管D401中，正極被連接到由DC/DC轉換器DC2產(chǎn)生的低電平基準電壓SUB1的接線端，負極被連接到驅動電路M1的基準接線端Vss。即，負極通過二極管DSW1被連接到輸出信號線OUTA。保護二極管D401被連接在圖10所示的電路中，于是低電平基準電壓SUB1就不會變得比所述輸出基準電壓(晶體管QSW1的源極電壓)更低，而且也不會在例如接通和切斷電源時這樣的瞬間造成故障。
如上所述，根據(jù)第一到第六實施例，在如圖1到圖4所示的驅動電路中，即使當輸出基準電壓Vss變?yōu)樨撾妷簳r，用于向第一信號線OUTA提供第一電勢Vs/2的信號也能夠在用于驅動第一開關SW1的驅動電路M1中被可靠地傳輸。能夠提供當接通電源時，向連接在第一信號線OUTA和第二信號線OUTB之間的電容器C1逐漸充電所必需的驅動脈沖。
上面的描述說明了等離子顯示設備，但是本發(fā)明也可以應用于其它的矩陣型平板顯示設備。圖1和圖2中的線圈電路A和B分別在信號線OUTA和OUTB中提供，但是所述線圈電路并不局限于此，而且可以只提供一個線圈電路。在信號線OUTA和OUTB中的至少一個和地電勢之間只連接有線圈電路是合適的。
即使當?shù)谝恍盘柧€變?yōu)樨撾妷簳r，第一驅動電路也能夠可靠地驅動第一開關元件。當電源接通時，連接在第一信號線和第二信號線之間的第一電容器能夠被逐漸充電。結果，在等離子顯示設備中，可以防止大量電流在維持放電周期開始時流入第一開關元件。
應該認為，這些實施例的各個方面都是說明性的而非限制性的，因此將包括在權利要求的等同物的意義和范圍中的所有修改。本發(fā)明可以體現(xiàn)其它特定形式被實施而不偏離其精神或基本特征。
本申請基于2003年12月22日遞交的在先日本專利申請No.2003-425666并要求其優(yōu)先權，其整體內容通過引用而包含于此。
權利要求
1.一種用于矩陣型顯示設備的驅動電路，用于向作為顯示器的電容負載施加預定電壓，所述驅動電路包括用于向所述電容負載的一個接線端提供電勢的第一信號線；用于向所述第一信號線提供第一電勢的第一開關元件；用于驅動所述第一開關元件的第一驅動電路；用于向所述第一信號線提供第三電勢的第二開關元件；用于向所述電容負載的所述一個接線端提供與所述第一電勢不同的第二電勢的第二信號線；連接在所述第一信號線和所述第二信號線之間并且能夠向所述第一信號線提供比所述第一電勢和所述第三電勢更低的電勢的第一電容器；用于向所述第二信號線提供所述第三電勢的第三開關元件；用于將所述第一信號線連接到所述電容負載的所述一個接線端的第四開關元件；用于將所述第二信號線連接到所述電容負載的所述一個接線端的第五開關元件；連接在所述第一信號線和所述第二信號線中的至少一條與用于提供所述第三電勢的供電線之間的線圈電路；和用于向所述第一驅動電路提供以所述第一信號線的電勢作為基準的供電電壓的浮動電源電路。
2.根據(jù)權利要求1所述的驅動電路，其中，所述浮動電源電路是通過使用電源開關元件、二極管和第二電容器構成的。
3.根據(jù)權利要求2所述的驅動電路，其中，所述第二電容器為100μF或更大。
4.根據(jù)權利要求2所述的驅動電路，其中，當所述第一信號線的電勢為所述第三電勢時，所述電源開關元件被導通。
5.根據(jù)權利要求2所述的驅動電路，其中，所述第一驅動電路是通過使用光發(fā)射元件構成的。
6.根據(jù)權利要求5所述的驅動電路，其中，所述第一驅動電路是通過使用門耦合器構成的。
7.根據(jù)權利要求5所述的驅動電路，其中，所述第一驅動電路是通過使用光耦合器和用于放大所述光耦合器的輸出電壓的放大電路構成的。
8.根據(jù)權利要求1所述的驅動電路，其中，所述浮動電源電路是通過使用DC/DC轉換器構成的。
9.根據(jù)權利要求8所述的驅動電路，其中，所述第一開關元件是通過使用第一晶體管和第一二極管構成的，所述DC/DC轉換器的基準電壓是出現(xiàn)在所述第一晶體管的輸出接線端的電壓。
10.根據(jù)權利要求8所述的驅動電路，其中，所述DC/DC轉換器是通過使用變壓器構成的。
11.一種用于矩陣型顯示設備的驅動電路，用于向作為顯示器的電容負載施加預定電壓，所述驅動電路包括用于向所述電容負載的一個接線端提供電勢的第一信號線；用于向所述第一信號線提供第一電勢的第一開關元件；用于驅動所述第一開關元件的第一驅動電路；用于向所述第一信號線提供第三電勢的第二開關元件；用于向所述電容負載的所述一個接線端提供與所述第一電勢不同的第二電勢的第二信號線；連接在所述第一信號線和所述第二信號線之間并且能夠向所述第一信號線提供比所述第一電勢和所述第三電勢更低的電勢的第一電容器；用于向所述第二信號線提供所述第三電勢的第三開關元件；用于將所述第一信號線連接到所述電容負載的所述一個接線端的第四開關元件；用于將所述第二信號線連接到所述電容負載的所述一個接線端的第五開關元件；連接在所述第一信號線和所述第二信號線中的至少一條與用于提供所述第三電勢的供電線之間的線圈電路；和驅動開始開關電路，所述驅動開始開關電路與所述第一開關元件并聯(lián)，并且當電源接通時被導通以向所述第一電容器充電。
12.根據(jù)權利要求11所述的驅動電路，其中，所述驅動開始開關在所述第一信號線的電勢從地電勢變?yōu)轭A定電勢的期間處于導通狀態(tài)。
13.根據(jù)權利要求11所述的驅動電路，其中，所述驅動開始開關是通過使用p溝道MOS場效應晶體管構成的。
14.根據(jù)權利要求1所述的驅動電路，其中，所述第一驅動電路包括用于以地電勢為基準的輸入信號的基準電勢朝負值方向執(zhí)行電平平移的低電平平移電路，用于對所述低電平平移電路的輸出信號的基準電勢朝正值方向執(zhí)行電平平移的高電平平移電路，和用于放大所述高電平平移電路的輸出信號的輸出放大電路。
15.根據(jù)權利要求14所述的驅動電路，其中，所述低電平平移電路對所述輸入信號的所述基準電勢執(zhí)行電平平移，平移到所述第一信號線上出現(xiàn)的最低電勢或更低電勢。
16.根據(jù)權利要求14所述的驅動電路，其中，所述低電平平移電路基于對所述第一信號線上出現(xiàn)的電壓的整形所得到的電壓來執(zhí)行電平平移。
17.根據(jù)權利要求14所述的驅動電路，其中，所述浮動電源電路具有電源開關元件、二極管和電容器。
18.根據(jù)權利要求17所述的驅動電路，其中，當所述第一信號線的電勢為所述第三電勢時，所述電源開關元件被導通。
19.根據(jù)權利要求14所述的驅動電路，其中，所述浮動電源電路是通過使用DC/DC轉換器構成的。
20.根據(jù)權利要求19所述的驅動電路，其中，所述第一開關元件是通過使用第一晶體管和第一二極管構成的；以及其中，所述DC/DC轉換器的基準電壓是出現(xiàn)在所述第一晶體管的輸出接線端的電壓。
21.根據(jù)權利要求19所述的驅動電路，其中，所述DC/DC轉換器是通過使用變壓器構成的。
22.根據(jù)權利要求14所述的驅動電路，其中，所述低電平平移電路基于由所述DC/DC轉換器產(chǎn)生的低電平基準電壓來執(zhí)行電平平移。
23.根據(jù)權利要求22所述的驅動電路，還包括保護二極管，所述保護二極管的正極被連接到被提供了所述低電平基準電壓的低電平基準電壓接線端，負極被連接到所述第一信號線。
24.一種等離子顯示設備，包括多個X電極；多個Y電極，所述多個Y電極平行于所述多個X電極布置，以在所述多個X電極和所述多個Y電極之間產(chǎn)生放電；用于向所述多個X電極提供放電電壓的X電極驅動電路；和用于向所述多個Y電極提供放電電壓的Y電極驅動電路，其中，所述X電極驅動電路或者所述Y電極驅動電路的至少一個使用根據(jù)權利要求1的驅動電路。
全文摘要
本發(fā)明提供了一種驅動電路和等離子顯示設備。包括用于向電容負載的一個接線端提供電勢的第一信號線、用于向第一信號線提供第一電勢的第一開關元件、用于驅動第一開關元件的第一驅動電路以及用于向電容負載的所述一個接線端提供與上述第一電勢不同的第二電勢的第二信號線。第一電容器能夠向第一信號線提供比第一和第三電勢更低的電勢。線圈電路被連接在第一信號線或第二信號線與用于提供第三電勢的供電線之間。浮動電源電路向第一驅動電路提供以第一信號線的電勢為基準的供電電壓。
文檔編號H04N5/66GK1637802SQ200410086330
公開日2005年7月13日 申請日期2004年10月25日 優(yōu)先權日2003年12月22日
發(fā)明者小野澤誠, 富尾重壽, 坂本哲也, 伊藤克美 申請人:富士通日立等離子顯示器股份有限公司