專利名稱：一種具有連續(xù)截止頻率轉(zhuǎn)換的快速穩(wěn)定直流偏移消除電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及信號調(diào)整電路，其特別涉及用于快速穩(wěn)定(fast-settling)信號調(diào)整和直流偏移消除的電路。
背景技術(shù)：
在處理一個接收到的信號時，往往期望所接收到的信號能夠快速地穩(wěn)定以便對該信號進行處理。但是，該信號在流中傳播或在電路中進行處理時，不期望的直流(DC)偏移分量可能會導入來自多個信源的接收到的信號之中。這些引起失真的信號將很難被解碼，所以會導致進一步的復雜化，并對下游電路產(chǎn)生不期望的偏移。因此，消除這個不期望的直流偏移分量和使接收信號快速地穩(wěn)定成為了許多申請的重要課題。
例如，由于零中間頻率(Zero-IF)結(jié)構(gòu)對通道選擇濾波器和放大器的要求較低，所以在用于射頻(RF)接收機的模擬基帶電路中，上述零中間頻率(Zero-IF)結(jié)構(gòu)已經(jīng)成為非常普遍的結(jié)構(gòu)。這類結(jié)構(gòu)要求以具有近乎于零振幅的低頻率對接收到的信號進行處理。因此，消除那些由失配、本機振蕩器(LO)漏損或自混頻而產(chǎn)生的不期望的DC偏移是一個緊迫的課題。
在現(xiàn)有技術(shù)中，許多收發(fā)機采用校準技術(shù)來消除DC偏移。盡管校準技術(shù)可以有效消除因失配和本機振蕩器漏損而產(chǎn)生的DC偏移，但是由強干擾的自混頻和其它相關(guān)信源的運行而引起的DC偏移卻不能被輕易地預報和消除。而且校準技術(shù)也會增加電路的復雜度，并且需要模擬和數(shù)字接收機芯片之間的緊密的協(xié)作。
另一種DC偏移消除的方法是插入一個簡單的RC濾波器，如圖1所示，對下面的電路而言，其采用電容來阻塞DC電平，并采用電阻來提供DC偏壓。為了減少信號強度的衰減和群時延，該RC電路的截止頻率(Cut-offfrequency)應足夠低，為了在要求的時間內(nèi)能夠穩(wěn)定到接近標準中所規(guī)定的漸近線的狀態(tài)，該RC電路的截止頻率應足夠高。例如，在用于無線本地局域網(wǎng)(W-LAN)應用的IEEE802.11標準中，小于10KHZ的截止頻率是所期望的。這個具有如此低頻率的電路的一個自然執(zhí)行會花費數(shù)百微秒來達到穩(wěn)定。但是，該標準要求DC偏移消除電路在一個800ns的周期內(nèi)達到穩(wěn)定，這比前者低三個數(shù)量級。以前由其他人所做的工作已實現(xiàn)了一種可轉(zhuǎn)換的RC濾波器，該RC濾波器可以在三個或更多的不連續(xù)步驟中將截止頻率從高轉(zhuǎn)換為低。這種方法不能可靠地穩(wěn)定，因為不連續(xù)的轉(zhuǎn)換動作本身將產(chǎn)生DC偏移，這依賴于轉(zhuǎn)換瞬間的輸入和輸出上的信號電平。因轉(zhuǎn)換而引起的DC偏移的基本原因?qū)⒃谙旅嫠_的內(nèi)容中進行更詳細的解釋。
在對如圖1所示的一個簡單的RC濾波器進行分析時，可以推導出一個微分等式來說明濾波器在時間范圍內(nèi)的運行狀態(tài)。
Cd(Vout-Vin)dt=-VoutR---(1)]]>其具有的初始化條件Vout|t＝0＝V0(2)解是Vout=∫0tp(t′)dVin(t′)dt′dt′+V0p(t),]]>p(t)=e∫0t(RC)-1dt′---(3)]]>將截止頻率fT定義為fT=12πRC---(4)]]>設(shè)在時間t＝t0，截止頻率從fT轉(zhuǎn)換為fT’，輸入信號可以被分解為Vin=Σn=0mAnej(ωnt+φn)---(5)]]>如果假設(shè)ωT為定值，則可以推導出下式
Vout=Σn=1m{11-jωTωnAnej(ωnt+φn)+V0p(t)-Anejφnp(t)·11-jωTωN}---(6)]]>在等式(6)中可明顯看出，輸出電壓由三部分構(gòu)成括號中的第一項表示所期望的信號；通過初始化輸出電壓而引起的衰變電壓；以及在初始時刻由瞬間輸入信號電平而引起的衰變項。等式(6)表示頻率轉(zhuǎn)換本身導入其它的DC偏移電壓而從輸入將DC偏移變化消除。這個由轉(zhuǎn)換而引起的DC偏移與輸入信號振幅成比例，并且依賴于轉(zhuǎn)換瞬間輸入和輸出上的信號電平。這里所需要的是以快速和有效的方式消除這個DC偏移電壓，以便從信號中提取信息。
如果在t＝0時刻，截止頻率ωT轉(zhuǎn)換為ωT’之前，系統(tǒng)是穩(wěn)定的狀態(tài)，則輸出電壓為Vout=Σn=1m{11-jωT′ωnAnej(ωnt+φn)+Anejφnp(t)(11-jωT′ωn-11-jωTωn)}]]>=Σn=1m{11-jωT′ωNAnej(ωnt+φn)+Anejφnp(t)·(j(ωT′-ωT)/ωn(1-jωT′ωN)(1-jωTωN))}---(7)]]>從式(7)中可明顯看出，右邊的第二項，頻率轉(zhuǎn)換方案中的DC偏移大致上與轉(zhuǎn)換頻率的差成比例。式(7)還示出為了將轉(zhuǎn)換所導致的DC偏移降到最小，非常需要有一個平穩(wěn)而連續(xù)的頻率變化。
基于已形成的數(shù)學模型，期望得到用于連續(xù)頻率轉(zhuǎn)換的創(chuàng)新電路和方法，以克服現(xiàn)有技術(shù)中的缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有連續(xù)頻率轉(zhuǎn)換的DC偏移消除電路。
本發(fā)明的另一個目的在于提供一種用于DC偏移消除的連續(xù)可變阻抗控制電路。
本發(fā)明還有一個目的，即提供一種用于DC偏移消除的電流連續(xù)控制的可變阻抗控制電路。
簡要地講，本發(fā)明揭示了一種具有連續(xù)截止頻率轉(zhuǎn)換的快速穩(wěn)定DC偏移消除電路。在較佳實施例中，采用接收差分信號對的一對RC濾波器以及一個連續(xù)的可變阻抗控制電路來實現(xiàn)本發(fā)明的電路。該控制電路可以由電流控制或電壓控制來實現(xiàn)接收信號的快速穩(wěn)定和DC偏移分量的消除。另外，通過采用一由電流控制的可變阻抗電路，RC濾波器的截止頻率能夠以連續(xù)的方式從高向低傾斜，因此將DC偏移的產(chǎn)生降到最小。
本發(fā)明的優(yōu)點在于提供了用于DC偏移消除的具有連續(xù)頻率轉(zhuǎn)換的電路。
本發(fā)明的另一個優(yōu)點在于提供了用于DC偏移消除的連續(xù)可變阻抗控制電路。
本發(fā)明的再一個優(yōu)點在于提供了用于DC偏移消除的電流連續(xù)控制的可變阻抗控制電路。


圖1為一個簡單的RC濾波器電路圖；圖2為本發(fā)明較佳實施例的AC耦合的連續(xù)截止頻率轉(zhuǎn)換電路圖；圖3為本發(fā)明較佳實施例的電流控制可變電阻的電路圖；圖4為本發(fā)明較佳實施例的具體實現(xiàn)電路圖；圖5a-5d為圖4所示電路的變量變化狀態(tài)曲線；圖6為在1MHz和10MHz且tX＝400ns，finit＝3.2MHz時，配合輸入信號計算信號輸出電壓的曲線。
具體實施例方式
在本發(fā)明的當前較佳實施例中，如圖2所示，其中的電路包括第一電容，該第一電容的一端與一輸入節(jié)點連接，該第一電容的第二端與第一輸出節(jié)點連接；第二電容，該第二電容的一端與第二輸入節(jié)點連接，該第二電容的第二端與第二輸出節(jié)點連接；第一可變電阻，該第一可變電阻的第一端與第一輸出節(jié)點連接，該第一可變電阻的第二端與共態(tài)電壓源Vcm連接；第二可變電阻，該第二可變電阻的第一端與第二輸出節(jié)點連接，該第二可變電阻的第二端與共態(tài)電壓源Vcm連接；連續(xù)可變阻抗控制電路，與共態(tài)電壓源Vcm的節(jié)點連接。對該電路輸入一差分信號對，該電路快速穩(wěn)定并從差分信號對中消除DC偏移。
參看圖3，在當前較佳實施例的中，揭示了一種采用MOS裝置的連續(xù)可變電阻，該MOS裝置用于電流控制的可變阻抗。構(gòu)成一種具有時間變化截止頻率的RC濾波器。在本實施例中，一個寬的PMOS晶體管(就晶體管通道的長度與寬度的比率而言)PMct1在飽和區(qū)工作，迫使晶體管PMmir的漏極到源極的電壓(Vds)小于其飽和電壓(Vdsat)并在線性區(qū)運行。它也將把晶體管PMmir的Vds穩(wěn)定到接近于Vdd-Vbias-Vth，其中Vth是PMct1的閾值電壓，Vbias是在線性區(qū)提供調(diào)整PMmir的偏移電壓。在PMct1的漏極具有柵極自偏移，PMmir的通道阻抗約為Rvar≅Vdd-Vbias-VthIcontrol---(8)]]>由于PMres漏極的DC工作電壓典型地位于Vcm，所以它也在線性區(qū)工作。此處Vcm＝Vdd。PMres的柵極也被限制為Vg，因此，它的通道阻抗等于PMmir的通道阻抗，即Rvar。在該方式中，構(gòu)成一種由電流源Icontrol控制的可變阻抗。通過控制所述電流源，所述RC濾波器的截止頻率以連續(xù)的方式被從高傾斜到低，從而避免了DC偏移的產(chǎn)生。需要注意的是，盡管在此示出和說明的是電流控制電路，但是也可采用電壓控制電路。在本實施例中，優(yōu)先采用電流控制電路而不是采用電壓控制電路，是因為電流控制電路能夠更準確地限定可變通道阻抗。
在應用圖3所示的連續(xù)可變阻抗電路時，圖2中的本發(fā)明電路的一個具體實施例由圖4示出。在本實施例中，第一輸入節(jié)點Vin1與第一電容C1串連，然后連接到第一輸出節(jié)點Vout1；第二輸入節(jié)點Vin2與第二電容C2串連，然后連接到第二輸出節(jié)點Vout2。電阻R1max和R2max分別與各自的輸出節(jié)點連接，且用于在所期望的頻率中設(shè)立穩(wěn)定狀態(tài)的轉(zhuǎn)角頻率(coner frequency)，即10KHz。盡管它們是可選擇的，但仍使用這些固定電阻，因為可變電阻電路難以單獨維持精確的大阻抗值。這些電阻與連續(xù)可變阻抗控制單元10并聯(lián)。該控制單元10也執(zhí)行DC偏移的消除功能和信號對的穩(wěn)定功能。在本實施例中有一個第一晶體管PM1res，該PM1res用于控制提供給作用于來自第一輸入節(jié)點Vin1的信號的第一RC濾波器的阻抗，以及一第二晶體管PM2res，該PM2res用于控制提供給作用于來自第二輸入節(jié)點的信號的第二RC濾波器的阻抗。
控制電路單元12提供控制信號，以為所述電路產(chǎn)生連續(xù)可變阻抗。與圖3相似，有一反射晶體管(mirroring transistor)PMmir和一控制晶體管PMct1。插入一上拉電阻(pull-up resistor)Rpullup，用于在完成時段后完全關(guān)閉可變電阻電路，以確保穩(wěn)定電路不會對高通RC濾波器(Rmax1，Rmax2，C1和C2)的特性造成影響?？刂齐娏鳟a(chǎn)生子電路由兩個NPN型晶體管NPN1和NPN2、兩個阻值為Rdeg的衰減電阻、一電容Ccharge、一開關(guān)SW1來實現(xiàn)。構(gòu)成RC電路(Rdeg和Ccharge)以產(chǎn)生隨時間而減少的電流。
本發(fā)明電路的執(zhí)行如圖5a-5d所示。在穩(wěn)定時段的開始，開關(guān)SW1閉合以將Icontrol設(shè)定在Ibias的最大值。在時間常量t1將其打開之前，Vx為0，并且截止頻率處于高的值(finit～3MHz)。如果t1約為100nSec，那么在該時段內(nèi)來自輸入的瞬時DC偏移就被穩(wěn)定在其初始值的15％。當SW1在t1時刻被打開后，控制電流在時間常量tx中接近指數(shù)的減少，其中tx≈1RdegCcharge---(9)]]>
將SW1打開后，當Vx達到約為Rdeg*Ibias時，Ibias減少到接近于零，且截止頻率達到與R1max和C1的值以及R2max和C2的值相一致的穩(wěn)定狀態(tài)。如圖5d所示，tx是具有振幅A的finit減少到振幅A/e的時段，采用等式(3)、(8)和(9)可對穩(wěn)定性能進行估計。
因為不能得到分析結(jié)果，所以用微軟Excel作數(shù)值計算以提供該電路執(zhí)行情況的分析樣本。如果finit約為3.2MHz，tx為400n秒，那么初始的瞬間DC偏移和由于瞬時輸出電壓(V0)的轉(zhuǎn)換導致的DC偏移在700n秒內(nèi)能夠被進一步地衰減700倍以上。計算出的具有最差情況初始狀態(tài)的兩個單音信號正弦波的輸出波形在圖6中示出。從該圖中可以明顯看出，來自瞬時輸入電壓的轉(zhuǎn)換導致的DC偏移在700n秒內(nèi)小于信號振幅的10％。
也可以使用具有可變通道阻抗特性的其它類型的裝置，如NMOS或者其它類型的FET裝置。需要注意的是，就給出的晶體管裝置的節(jié)點而言，僅示出了一種結(jié)構(gòu)中的漏極和源極節(jié)點，而在實踐中也許存在位置上的互換，而且性能也可能衰變(特別是當BJT裝置的發(fā)射器節(jié)點與集電極節(jié)點位置互換時)。在實現(xiàn)方面，在0.35um的SiGe BiCMOS過程中來設(shè)計并實現(xiàn)DC偏移消除電路。
盡管結(jié)合特定的優(yōu)選實施例對本發(fā)明進行了說明，但應該明白，本發(fā)明并不限于這些具體的實施例。本發(fā)明人的意圖是，應該以隨后的權(quán)利要求書所反映出最大范圍的含義來理解和解釋本發(fā)明。因此，這些權(quán)利要求應該被理解為不僅并入了這里所描述的較佳實施例，并且并入了對本領(lǐng)域普通技術(shù)人員來說顯而易見的其他和進一步的另選例和變型例。
權(quán)利要求
1.一種用于快速穩(wěn)定接收到的差分信號對的電路，包括第一電容，該第一電容具有與第一輸入節(jié)點相連接的第一端和與第一輸出節(jié)點相連接的第二端；第二電容，該第二電容具有與第二輸入節(jié)點相連接的第一端和與第二輸出節(jié)點相連接的第二端；第一可變電阻，該第一可變電阻具有與所述的第一輸出節(jié)點相連接的第一端和與公用電壓源相連接的第二端；第二可變電阻，該第二可變電阻具有與所述的第二輸出節(jié)點相連接的第一端和與所述的公用電壓源相連接的第二端；以及與所述公用電壓源相連接的控制電路。
2.如權(quán)利要求1所述的電路，其中所述的第一可變電阻和所述的第二可變電阻包括第一電阻，該第一電阻具有與所述的第一輸出節(jié)點相連接的第一端和與公用電壓源相連接的第二端；第一阻抗晶體管(resistance transistor)，該第一阻抗晶體管具有與所述的第一輸出節(jié)點相連接的第一節(jié)點、與所述公用電壓源相連接的第二節(jié)點、和柵極節(jié)點；第二電阻，該第二電阻具有與所述的第二輸出節(jié)點相連接的第一端和與所述公用電壓源相連接的第二端；第二阻抗晶體管，該第二阻抗晶體管具有與所述的第二輸出節(jié)點相連接的第一節(jié)點、與所述公用電壓源相連接的第二節(jié)點、和柵極節(jié)點；反射晶體管(mirror transistor)，該反射晶體管具有第一節(jié)點，與所述公用電壓源相連接的第二節(jié)點，與所述第一阻抗晶體管柵極節(jié)點及所述第二阻抗晶體管柵極節(jié)點均相連接的柵極節(jié)點；控制晶體管，該控制晶體管具有與所述反射晶體管柵極節(jié)點相連接的第一節(jié)點，與所述反射晶體管第一節(jié)點相連接的第二節(jié)點，與偏移電壓源相連接的柵極節(jié)點；以及與所述控制晶體管的所述第一節(jié)點相連接的子控制電路。
3.如權(quán)利要求2所述的電路，其中所述的子控制電路是由電流控制的。
4.如權(quán)利要求2所述的電路，其中所述的子控制電路是由電壓控制的。
5.如權(quán)利要求2所述的電路，其中所述的第一節(jié)點由漏極節(jié)點或源極節(jié)點構(gòu)成。
6.如權(quán)利要求5所述的電路，其中所述的第二節(jié)點由漏極節(jié)點或源極節(jié)點構(gòu)成。
7.一種如權(quán)利要求3所述的方法，其中所述的電流控制電路包括具有發(fā)射極節(jié)點、與所述控制晶體管的所述第一節(jié)點相連接的集電極節(jié)點和基極節(jié)點的第一電流晶體管；具有發(fā)射極節(jié)點、與恒流源相連接的集電極節(jié)點和基極節(jié)點的第二電流晶體管；所述的基極節(jié)點與所述的集電極節(jié)點及第一電流晶體管的所述的基極節(jié)點均相連接；具有與所述第一電流晶體管的所述發(fā)射極節(jié)點相連接的第一端和第二端的第一衰減電阻；具有與所述第二電流晶體管的所述發(fā)射極節(jié)點相連接的第一端和接地的第二端的第二衰減電阻；具有與所述第一衰減電阻的第二端相連接的第一端和接地的第二端的充電電容；以及具有與所述第一衰減電阻的第二端相連接的第一端和接地的第二端的第一開關(guān)。
8.一種用于快速穩(wěn)定接收到的差分信號對的電路，包括第一電容，該第一電容具有與第一輸入節(jié)點相連接的第一端和與第一輸出節(jié)點相連接的第二端；第二電容，該第二電容具有與第二輸入節(jié)點相連接的第一端和與第二輸出節(jié)點相連接的第二端；第一電阻，該第一電阻具有與所述的第一輸出節(jié)點相連接的第一端和與公用電壓源相連接的第二端；第一阻抗晶體管(resistance transistor)，該第一阻抗晶體管具有與所述的第一輸出節(jié)點相連接的第一節(jié)點、與所述公用電壓源相連接的第二節(jié)點和柵極節(jié)點；第二電阻，該第二電阻具有與所述的第二輸出節(jié)點相連接的第一端和與所述公用電壓源相連接的第二端；第二阻抗晶體管，該第二阻抗晶體管具有與所述的第二輸出節(jié)點相連接的第一節(jié)點、與所述公用電壓源相連接的第二節(jié)點和柵極節(jié)點；反射晶體管(mirror transistor)，該反射晶體管具有第一節(jié)點，與所述公用電壓源相連接的第二節(jié)點，與所述第一阻抗晶體管柵極節(jié)點及所述第二阻抗晶體管柵極節(jié)點均相連接的柵極節(jié)點；控制晶體管，該控制晶體管具有與所述反射晶體管柵極節(jié)點相連接的第一節(jié)點，與所述反射晶體管第一節(jié)點相連接的第二節(jié)點，與偏移電壓源相連接的柵極節(jié)點；以及與所述控制晶體管的所述第一節(jié)點相連接的控制電流產(chǎn)生子電路。
9.如權(quán)利要求8所述的電路，其中所述的控制子電路是由電流控制的。
10.一種如權(quán)利要求8所述的方法，其中所述的電流控制電路包括具有發(fā)射極節(jié)點、與所述控制晶體管的所述第一節(jié)點相連接的集電極節(jié)點和基極節(jié)點的第一電流晶體管；具有發(fā)射極節(jié)點、與恒流源相連接的集電極節(jié)點和基極節(jié)點的第二電流晶體管；所述的基極節(jié)點與所述的集電極節(jié)點及第一電流晶體管的所述的基極節(jié)點均相連接；具有與所述第一電流晶體管的所述發(fā)射極節(jié)點相連接的第一端和第二端的第一衰減電阻；具有與所述第二電流晶體管的所述發(fā)射極節(jié)點相連接的第一端和接地的第二端的第二衰減電阻；具有與所述第一衰減電阻的第二端相連接的第一端和接地的第二端的充電電容；以及具有與所述第一衰減電阻的第二端相連接的第一端和接地的第二端的第一開關(guān)。
11.如權(quán)利要求8所述的電路，其中所述的第一節(jié)點由漏極節(jié)點或源極節(jié)點構(gòu)成。
12.如權(quán)利要求11所述的電路，其中所述的第二節(jié)點由漏極節(jié)點或源極節(jié)點構(gòu)成。
全文摘要
本發(fā)明揭示了一種具有連續(xù)截止頻率轉(zhuǎn)換的快速穩(wěn)定DC偏移消除的電路。在較佳的實施例中，該電路由用于接收差分信號對的一對RC濾波器和連續(xù)可變阻抗控制電路來實現(xiàn)。該控制電路可以由電流控制，也可以由電壓控制，以快速穩(wěn)定接收到的信號和消除DC偏移分量。另外，通過采用電流控制的控制電路，RC濾波器的截止頻率以連續(xù)的方式從高向低傾斜，因此將DC偏移的產(chǎn)生降到最小。
文檔編號H04B1/30GK1826724SQ200480020852
公開日2006年8月30日 申請日期2004年4月27日 優(yōu)先權(quán)日2003年5月21日
發(fā)明者曹堪宇, 陳東山, 李虹宇, 趙介元 申請人:聯(lián)發(fā)科技股份有限公司