專利名稱：一種光網(wǎng)絡(luò)高階開銷處理裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光傳輸系統(tǒng)，尤其涉及的是一種在光網(wǎng)絡(luò)的高階開銷處理中復(fù)用處理架構(gòu)及其復(fù)用處理方法。
背景技術(shù)：
現(xiàn)有技術(shù)的在同步數(shù)字系列SDH(Synchronous Digital Hierarchy)/同步光網(wǎng)絡(luò)SONET(Synchronous Optical Network)開銷處理、映射芯片、低階交叉芯片中，都會處理高階開銷字節(jié)，如J1/B3/C2/G1/H4/K3等字節(jié)，用于保證高階通道VC-4/STS-1 SPE的正常傳輸，J1字節(jié)保證通道連續(xù)發(fā)送，B3用于檢驗(yàn)通道有沒有誤碼，C2字節(jié)用于保證信號類型正確，G1用于回告遠(yuǎn)端誤碼告警，H4用于低階通道復(fù)幀指示，K3用于VC-4高階通道APS保護(hù)倒換。
目前一般的實(shí)現(xiàn)方法是當(dāng)某個時隙來到時，相應(yīng)處理某個開銷字節(jié)，然后產(chǎn)生相應(yīng)告警，上報(bào)微處理器。一般來說，開銷字節(jié)的處理與開銷時隙的發(fā)生是密切相關(guān)地，開銷時隙什么時候到來，就立即處理該開銷字節(jié)。
現(xiàn)有技術(shù)的一種處理方式是有多少套高階開銷HPOH(High order PathOverhead)，就相應(yīng)有多少套高階開銷處理邏輯，因此對于一個4×622M的實(shí)例應(yīng)用，需要例化16套開銷處理邏輯，如圖1所示。由于開銷處理邏輯相應(yīng)設(shè)置，沒有復(fù)用，導(dǎo)致芯片的面積增大，功耗也增大，相應(yīng)芯片的制造成本急劇上升，根本無法實(shí)現(xiàn)大規(guī)模的芯片，如10G，40G等芯片的高階開銷處理。
現(xiàn)有技術(shù)的另一種處理方式，是實(shí)現(xiàn)了一定程度的復(fù)用，如圖2所示。仍以一個4×622M的應(yīng)用為例，如果芯片的工作時鐘為77.76MHz，芯片會以622M即8*77.76MHz并行數(shù)據(jù)為單位來復(fù)用開銷處理邏輯，即4個VC-4共用一套開銷處理邏輯，將中間結(jié)果使用存儲器MEMORY存儲起來，然后對整個邏輯和MEMORY組成的整體進(jìn)行4次例化，完成2.5G容量的開銷處理邏輯。雖然該實(shí)現(xiàn)方法有一定的開銷處理邏輯復(fù)用，但依然無法克服系統(tǒng)時鐘頻率的限制，對于8*77.76MHz并行數(shù)據(jù)，只能復(fù)用4個VC-4高階開銷處理，而對于8*155.52MHz并行數(shù)據(jù)，也只能復(fù)用8個VC-4高階開銷處理，但芯片的工作時鐘不能無限上升，對于處理20G(128個VC-4)，40G(256個VC-4)等大容量芯片的高階開銷，也仍然會導(dǎo)致芯片的面積增大，功耗也增大，相應(yīng)芯片的制造成本也上升。
因此，現(xiàn)有技術(shù)存在一定缺陷，而有待于改進(jìn)和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種光網(wǎng)絡(luò)高階開銷處理裝置及其方法，所要解決的技術(shù)問題是針對大容量芯片的高階開銷，會導(dǎo)致芯片的面積增大，功耗也增大，相應(yīng)芯片的制造成本也相應(yīng)上升的缺陷，采用存儲開銷、輪詢處理的機(jī)制，可以只使用一套開銷處理邏輯，而處理256個VC-4高階通道開銷或256×3個STS-1SPE高階通道開銷。
本發(fā)明的技術(shù)方案如下一種光網(wǎng)絡(luò)高階開銷處理裝置，其中，所述開銷處理裝置包括開銷存儲器、開銷處理器、處理結(jié)果和中間狀態(tài)存儲器、開銷處理器控制模塊；所述開銷處理器控制模塊控制連接所述開銷存儲器、開銷處理器、處理結(jié)果和中間狀態(tài)存儲器，由系統(tǒng)芯片輸入所有要處理的開銷字節(jié)的時隙和解擾后的數(shù)據(jù)，以及對應(yīng)的虛容器編號，所述開銷處理器對字節(jié)進(jìn)行編碼，把同一通道的所有開銷字節(jié)存入同一個開銷存儲器的地址；同時按照虛容器編號把不同的通道開銷字節(jié)依次存入不同的地址空間，通過所述開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述開銷存儲器來輪詢處理；所述開銷處理器的各開銷字節(jié)處理模塊利用新送入的開銷字節(jié)以及從所述處理結(jié)果和中間狀態(tài)存儲器讀出的中間狀態(tài)值來進(jìn)行運(yùn)算處理，把處理得到的結(jié)果寫入所述處理結(jié)果和中間狀態(tài)存儲器中，同時把中間狀態(tài)值寫入處理結(jié)果和中間狀態(tài)存儲中。
所述的裝置，其中，所述開銷存儲器依次存儲開銷字節(jié)，和記錄開銷字節(jié)的順序編碼，其寬度固定為預(yù)定比特寬，深度隨著系統(tǒng)芯片的處理容量的增加而增加。
所述的裝置，其中，所述開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述開銷存儲器，在輪詢過程中，同時讀出開銷字節(jié)和對應(yīng)的字節(jié)編碼位，送往所述開銷處理器，同時對字節(jié)編碼進(jìn)行譯碼，送往相應(yīng)開銷字節(jié)處理模塊進(jìn)行處理。
所述的裝置，其中，所述開銷處理器包括多個獨(dú)立并行的開銷字節(jié)處理模塊分別處理各開銷字節(jié)，從所述開銷存儲器送入的字節(jié)信息首先經(jīng)過一個1-6解復(fù)用器分解為對應(yīng)個數(shù)的比特通道，分別送給相應(yīng)的開銷字節(jié)處理模塊。
所述的裝置，其中，所述各開銷字節(jié)處理模塊利用新送入的開銷字節(jié)以及從所述處理結(jié)果和中間狀態(tài)存儲器讀出的中間狀態(tài)值來進(jìn)行運(yùn)算處理，然后把處理得到的結(jié)果寫入所述處理結(jié)果和中間狀態(tài)存儲器中，同時把中間狀態(tài)值寫入所述處理結(jié)果和中間狀態(tài)存儲器中，本通道下次相同開銷處理時則把中間狀態(tài)值讀出。
所述的裝置，其中，所述開銷字節(jié)包括J1、B3、C2、G1、H4或K3。
一種所述的光網(wǎng)絡(luò)高階開銷處理中復(fù)用處理的方法，其中，所述方法包括以下步驟a)系統(tǒng)芯片輸入所有要處理的開銷字節(jié)的時隙和解擾后的數(shù)據(jù)，以及對應(yīng)的虛容器編號；b)開銷處理器對字節(jié)進(jìn)行編碼，把同一通道的所有開銷字節(jié)存入同一個開銷存儲器的地址；同時按照虛容器編號把不同的通道開銷字節(jié)依次存入不同的地址空間，以便開銷處理邏輯來輪詢處理。
所述的方法，其中，所述開銷處理邏輯包括以下步驟b1)所述開銷存儲器依次存儲開銷字節(jié)和記錄開銷字節(jié)的順序編碼，每個地址空間通過字節(jié)順序編碼同時存儲同一通道的各個待處理開銷字節(jié)；b2)所述開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述開銷存儲器，在輪詢過程中，同時讀出開銷字節(jié)和對應(yīng)的字節(jié)編碼，送往開銷處理器；b3)所述開銷處理器分為多個獨(dú)立并行的模塊分別處理各開銷字節(jié)，從所述開銷存儲器送入的字節(jié)信息首先根據(jù)字節(jié)編碼分解為對應(yīng)個數(shù)的通道，分別送給相應(yīng)的開銷字節(jié)處理模塊；b4)各開銷字節(jié)處理模塊利用新送入的開銷字節(jié)以及從所述處理結(jié)果和中間狀態(tài)存儲器讀出的中間狀態(tài)值來進(jìn)行運(yùn)算處理，把處理得到的結(jié)果寫入所述處理結(jié)果和中間狀態(tài)存儲器中，同時把中間狀態(tài)值寫入處理結(jié)果和中間狀態(tài)存儲中。
所述的方法，其中，所述步驟b2)中還包括b21)如果字節(jié)編碼位與上次讀到的不同，表明此開銷未曾處理，這次輪詢要進(jìn)行處理，對字節(jié)編碼進(jìn)行譯碼，看對應(yīng)的高階通道開銷字節(jié)是具體哪個字節(jié)，送往相應(yīng)的開銷字節(jié)處理模塊進(jìn)行處理；b22)如果字節(jié)編碼位與上次讀到的相同，表明此開銷已經(jīng)處理，這次輪詢不再進(jìn)行處理，讀出開銷字節(jié)和字節(jié)編碼位后，保存本次輪詢的字節(jié)編碼位，用于和下次的字節(jié)編碼位進(jìn)行比較，確定輪詢到的開銷字節(jié)是否已經(jīng)處理過。
所述的方法，其中，所述開銷字節(jié)包括J1、B3、C2、G1、H4或K3。
所述的方法，其中，所述步驟b4)對于B3字節(jié)的處理過程包括由系統(tǒng)芯片預(yù)先計(jì)算好凈負(fù)荷的比特間插奇偶校驗(yàn)BIP-8值，由所述系統(tǒng)芯片在J1時隙位置存入比特間插奇偶校驗(yàn)存儲器中，然后由輪詢電路產(chǎn)生和處理結(jié)果和中間狀態(tài)存儲器相同的讀地址，在需要時讀出比特間插奇偶校驗(yàn)BIP-8數(shù)據(jù)輸出給B3開銷處理模塊并與B3開銷字節(jié)比較得出誤碼數(shù)。
本發(fā)明所提供的一種光網(wǎng)絡(luò)高階開銷處理裝置及其方法，由于采用了存儲開銷和輪詢處理的機(jī)制，針對大容量芯片的高階開銷，只使用一套開銷處理邏輯，大大節(jié)省了芯片面積和功耗，從而也降低了生產(chǎn)成本。


圖1為現(xiàn)有技術(shù)的VC-4/STS-1高階開銷處理無復(fù)用方式的功能框圖；圖2為現(xiàn)有技術(shù)的VC-4/STS-1高階開銷處理的第二種方式功能框圖；圖3為本發(fā)明的VC-4/STS-1高階開銷及輪詢處理的功能框圖；圖4為本發(fā)明的高階通道開銷存儲器HPOH_MEM的具體結(jié)構(gòu)示意圖；圖5為本發(fā)明的高階開銷字節(jié)順序編碼結(jié)構(gòu)定義示意圖；圖6為本發(fā)明的輪詢高階開銷處理的時序關(guān)系示意圖；圖7為本發(fā)明方法與現(xiàn)有技術(shù)的效果對比圖。
具體實(shí)施例方式
下文，將詳細(xì)描述本發(fā)明的各較佳實(shí)施例。
本發(fā)明所述光網(wǎng)絡(luò)高階開銷處理中復(fù)用處理架構(gòu)的實(shí)現(xiàn)方法，其整個的開銷處理裝置包括四部分開銷存儲器110、開銷處理器130、處理結(jié)果和中間狀態(tài)存儲器140、開銷處理器控制模塊120，如圖3所示的。
如圖3所示系統(tǒng)芯片輸入所有要處理的開銷字節(jié)J1、B3、C2、G1、H4和K3的時隙和解擾后的數(shù)據(jù)，以及對應(yīng)的虛容器編號VC-NUM，開銷處理器會對字節(jié)進(jìn)行編碼，這樣把同一通道的所有開銷字節(jié)可存入同一個存儲器地址，可節(jié)省存儲器空間；同時按照VC-NUM把不同的通道開銷字節(jié)依次存入不同的地址空間，以便開銷處理邏輯來輪詢處理。
所述高階通道的開銷存儲器HPOH_MEM的具體結(jié)構(gòu)如圖4所示，依次存儲開銷字節(jié)J1/B3/C2/G1/H4/K3，和記錄開銷字節(jié)的順序編碼。HPOH_MEM的寬度固定為8+3＝11比特寬，深度會隨著系統(tǒng)芯片IP CORE處理容量的增加而增加，但本發(fā)明為每個VC-4/STS-1SPE的容量大小分配了3個存儲空間，每個地址12比特寬。對于映射結(jié)構(gòu)是STS-1時，正好用完所有的3個地址空間，每個地址空間通過字節(jié)順序編碼CODE[2:0]同時存儲J1/B3/C2/G1/H4/K3六個待處理字節(jié)。對于映射結(jié)構(gòu)是VC-4時，只用前一個地址空間，每個地址空間通過字節(jié)順序編碼CODE[2:0]同時存儲J1/B3/C2/G1/H4/K3六個待處理字節(jié)。
同時，所述開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述高階通道開銷存儲器HPOH_MEM，從第1個VC-4/STS-1的開銷字節(jié)到第M*N(M＝3/12/24、N＝0/1/2……30/31)個VC-4/STS-1的開銷字節(jié)，然后回到第1個VC-4/STS-1的開銷字節(jié)，新的循環(huán)又開始進(jìn)行。在輪詢過程中，同時讀出8比特開銷字節(jié)和字節(jié)編碼CODE[2:0]位，送往開銷處理器。如果CODE[2:0]位與上次讀到的不同，表明此開銷未曾處理，這次輪詢要進(jìn)行處理。同時對字節(jié)編碼CODE[2:0]進(jìn)行譯碼，看對應(yīng)的HPOH[7:0]是具體哪個字節(jié)，送往相應(yīng)開銷字節(jié)處理模塊進(jìn)行處理。如果CODE[2:0]位與上次讀到的相同，表明此開銷已經(jīng)處理，這次輪詢不再進(jìn)行處理。讀出8比特開銷字節(jié)和字節(jié)編碼CODE[2:0]位后，應(yīng)保存本次輪詢的CODE[2:0]位，用于和下次的CODE[2:0]位進(jìn)行比較，確定輪詢到的開銷字節(jié)是否已經(jīng)處理過。
開銷處理器分為6個獨(dú)立并行的模塊分別處理J1、B3、C2、G1、H4和K3字節(jié)，從所述高階通道開銷存儲器HPOH_MEM模塊送入的8比特字節(jié)信息首先經(jīng)過一個1-6解復(fù)用器分解為6個8比特通道，分別送給相應(yīng)的6個開銷字節(jié)處理模塊。解復(fù)用器的選擇信號就是字節(jié)編碼CODE[2:0]。字節(jié)編碼CODE[2:0]的結(jié)構(gòu)定義如圖5所示。
各開銷處理模塊利用新送入的開銷字節(jié)以及從所述處理結(jié)果和中間狀態(tài)存儲STATUS_MEM讀出的中間狀態(tài)值來進(jìn)行運(yùn)算處理，然后把處理得到的結(jié)果如告警誤碼計(jì)數(shù)等寫入所述處理結(jié)果和中間狀態(tài)存儲STATUS_MEM中，同時也把中間狀態(tài)值寫入處理結(jié)果和中間狀態(tài)存儲STATUS_MEM中，以便別的通道相同字節(jié)能夠使用開銷處理器，而本通道下次相同開銷處理時則把中間狀態(tài)值讀出，這樣就保證了開銷處理信息的完整性，從而達(dá)到了開銷處理邏輯的復(fù)用。
但對于B3字節(jié)的處理有些特殊，其它的5個開銷字節(jié)處理僅與開銷的8比特相關(guān)，而B3不僅僅與8比特開銷相關(guān)，還與每幀的凈負(fù)荷SPE相關(guān)。所以由系統(tǒng)芯片預(yù)先計(jì)算好凈負(fù)荷SPE的比特間插奇偶校驗(yàn)BIP-8值，然后由IP CORE在J1時隙位置存入比特間插奇偶校驗(yàn)存儲器中，然后由輪詢電路產(chǎn)生和HPOH_MEM相同的讀地址，在合適的時侯讀出比特間插奇偶校驗(yàn)BIP-8數(shù)據(jù)輸出給B3開銷處理模塊并與B3開銷字節(jié)比較得出誤碼數(shù)。
所述開銷處理器將處理結(jié)果和中間狀態(tài)值送出，直接與各個字節(jié)STATUS_MEM的寫入數(shù)據(jù)相連。
開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)的變化地址來依次反復(fù)寫入和讀出所述處理結(jié)果和中間狀態(tài)存儲STATUS_MEM，由于各開銷字節(jié)處理差別很大，導(dǎo)致存儲的比特寬度也很大，這樣本發(fā)明的所述處理結(jié)果和中間狀態(tài)存儲分開存儲各開銷字節(jié)，共分為J1_STATUS_MEM、B3_STATUS_MEM、C2_STATUS_MEM、G1_STATUS_MEM、H4_STATUS_MEM、K3_STATUS_MEM等6個存儲空間，它們共用相同的讀寫地址，即所有6個開銷字節(jié)存儲器的輪詢地址是一致的，從第1個VC-4/STS-1的第一個J1/B3/C2/G1/H4/K3字節(jié)到第M*N(M＝3/12/24、N＝0/1/2……30/31)個VC-4/STS-1的最后一個J1/B3/C2/G1/H4/K3字節(jié)，然后回到第1個VC-4的第一個J1/B3/C2/G1/H4/K3字節(jié)，新的循環(huán)又開始。但每次只讀取或?qū)懭胍粋€開銷字節(jié)，通過開銷字節(jié)編碼CODE[2:0]譯碼后產(chǎn)生的讀使能和寫使能來選定讀取或?qū)懭刖唧w的開銷字節(jié)存儲器。在輪詢過程中，把各開銷處理模塊產(chǎn)生的告警性能和中間狀態(tài)讀出或?qū)懭隨TATUS_MEM，需注意的是STATUS_MEM地址的分配和輪詢速度與讀寫HPOH_MEM的地址和輪詢速度在時序上是不一樣的。
告警性能和中間狀態(tài)存儲器STATUS_MEM則按預(yù)先分配好的RAM空間存取每個通道的每個開銷字節(jié)的處理結(jié)果或中間狀態(tài)。每個開銷字節(jié)的VC-NUM以及字節(jié)順序編碼與分配的地址一一對應(yīng)。如J1字節(jié)要存取TIM告警結(jié)果，CRC值和幀和值的中間狀態(tài)值；B3字節(jié)要存取B3誤碼個數(shù)結(jié)果，同時需要額外的比特間插奇偶校驗(yàn)BIP-8計(jì)算模塊；C2字節(jié)要存取UNEQ、VCAIS和PLM告警結(jié)果；G1要存取REI誤碼個數(shù)和RDI/E-RDI告警結(jié)果；H4字節(jié)要存取H4低2位、LOM告警結(jié)果和前后幀的H4字節(jié)低2位的中間狀態(tài)值；K3字節(jié)要存取APS和NAPS告警結(jié)果。
接口電路是指設(shè)備之間用來通訊或控制的接口集成電路，本發(fā)明所述的光網(wǎng)絡(luò)高階開銷處理裝置及其方法采用全局配置接口電路接收用戶給芯片的全局配置信息，主要包括復(fù)位和時鐘信號，以及SDH/SONET模式選擇和容量選擇。通道全局配置接口電路主要是告警檢測時的具體過濾幀數(shù)目和SD/SF的時間窗和域值配置。單通道配置接口電路主要是字節(jié)處理模式的選擇和J1和C2配置字節(jié)。所述通道全局配置接口電路和單通道配置接口電路都屬于通道配置接口電路。所述通道配置接口電路主要是報(bào)告各個實(shí)時告警和性能統(tǒng)計(jì)信息，其具體的時序圖如圖6所示以2.5G容量SDH模式J1字節(jié)處理為例子的詳細(xì)時序圖，其它字節(jié)的處理時序圖與此相同，不再一一畫出。
本發(fā)明對于較大規(guī)模的開銷處理來說，由于只共用一套開銷處理邏輯，且能夠?qū)崿F(xiàn)同一開銷字節(jié)所有處理結(jié)果和狀態(tài)的共同存儲，因此在實(shí)現(xiàn)上更方便使用RAM，這樣在芯片的面積上可大幅度的減小。
下面以4×622M為例的情況，可以很明顯的看出按輪詢方式處理高階開銷帶來的面積節(jié)省效果，綜合使用的軟件工具是SYNPLIFY PRO 7.3.4，器件是XINLINX VIRTEX 2XC2V500FG256-5，時鐘約束是100MHz。
對比的結(jié)果如圖7所示，由此可以看出，對于2.5G容量，采用輪詢處理方式后，LUT節(jié)省了近2/3，REG節(jié)省了近1/2，而對于10G，40G等更大容量的高階開銷處理，輪詢處理的模式可節(jié)省掉7/8或31/32的面積，由此大大降低芯片的成本，可帶來巨大的經(jīng)濟(jì)效益。本發(fā)明方法高度復(fù)用開銷處理邏輯，極大的節(jié)省了面積。
需做說明的是，本發(fā)明上述實(shí)施例中采用的是RAM存儲來處理開銷字節(jié)，然后輪詢處理，也可以使用FIFO的方式來存儲開銷，然后順序讀出，再進(jìn)行處理，以達(dá)到復(fù)用開銷處理邏輯的目的。
另外，對于低階開銷，也可使用類似的思想進(jìn)行處理。本發(fā)明的關(guān)于具體實(shí)施例的上述描述較為具體，并不能因此而理解為對本發(fā)明專利范圍的限制，其專利保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種光網(wǎng)絡(luò)高階開銷處理裝置，其特征在于，所述開銷處理裝置包括開銷存儲器、開銷處理器、處理結(jié)果和中間狀態(tài)存儲器、開銷處理器控制模塊；所述開銷處理器控制模塊連接所述開銷存儲器、開銷處理器、處理結(jié)果和中間狀態(tài)存儲器，用于控制將由系統(tǒng)芯片輸入所有要處理的開銷字節(jié)的時隙和解擾后的數(shù)據(jù)，以及對應(yīng)的虛容器編號，所述開銷處理器對字節(jié)進(jìn)行編碼，把同一通道的所有開銷字節(jié)存入同一個開銷存儲器的地址；同時按照虛容器編號把不同的通道開銷字節(jié)依次存入不同的地址空間，通過所述開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述開銷存儲器來輪詢處理。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述開銷存儲器用于依次存儲開銷字節(jié)，和記錄開銷字節(jié)的順序編碼，其寬度固定為預(yù)定比特寬，深度隨著系統(tǒng)芯片的處理容量的增加而增加。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述開銷處理器控制模塊用于產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述開銷存儲器，在輪詢過程中，同時讀出開銷字節(jié)和對應(yīng)的字節(jié)編碼位，送往所述開銷處理器，同時對字節(jié)編碼進(jìn)行譯碼，送往相應(yīng)開銷字節(jié)處理模塊進(jìn)行處理。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述開銷處理器包括多個獨(dú)立并行的開銷字節(jié)處理模塊分別處理各開銷字節(jié)，從所述開銷存儲器送入的字節(jié)信息首先經(jīng)過一個1-6解復(fù)用器分解為對應(yīng)個數(shù)的比特通道，分別送給相應(yīng)的開銷字節(jié)處理模塊。
5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述各開銷字節(jié)處理模塊用于將新送入的開銷字節(jié)以及從所述處理結(jié)果和中間狀態(tài)存儲器讀出的中間狀態(tài)值來進(jìn)行運(yùn)算處理，把處理得到的結(jié)果寫入所述處理結(jié)果和中間狀態(tài)存儲器中，同時把中間狀態(tài)值寫入所述處理結(jié)果和中間狀態(tài)存儲器中，本通道下次相同開銷處理時則把中間狀態(tài)值讀出。
6.根據(jù)權(quán)利要求1～5任意權(quán)項(xiàng)所述的裝置，其特征在于，所述開銷字節(jié)包括J1、B3、C2、G1、H4或K3。
7.一種如權(quán)利要求1所述的光網(wǎng)絡(luò)高階開銷處理中復(fù)用處理的方法，其特征在于，所述方法包括以下步驟a)系統(tǒng)芯片輸入所有要處理的開銷字節(jié)的時隙和解擾后的數(shù)據(jù)，以及對應(yīng)的虛容器編號；b)開銷處理器對字節(jié)進(jìn)行編碼，把同一通道的所有開銷字節(jié)存入同一個開銷存儲器的地址；同時按照虛容器編號把不同的通道開銷字節(jié)依次存入不同的地址空間，由開銷處理邏輯來輪詢處理。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述開銷處理邏輯包括以下步驟b1)所述開銷存儲器依次存儲開銷字節(jié)和記錄開銷字節(jié)的順序編碼，每個地址空間通過字節(jié)順序編碼同時存儲同一通道的各個待處理開銷字節(jié)；b2)所述開銷處理器控制模塊產(chǎn)生一個對應(yīng)的循環(huán)變化地址來依次反復(fù)讀取所述開銷存儲器，在輪詢過程中，同時讀出開銷字節(jié)和對應(yīng)的字節(jié)編碼，送往開銷處理器；b3)所述開銷處理器分為多個獨(dú)立并行的模塊分別處理各開銷字節(jié)，從所述開銷存儲器送入的字節(jié)信息首先根據(jù)字節(jié)編碼分解為對應(yīng)個數(shù)的通道，分別送給相應(yīng)的開銷字節(jié)處理模塊；b4)各開銷字節(jié)處理模塊利用新送入的開銷字節(jié)以及從所述處理結(jié)果和中間狀態(tài)存儲器讀出的中間狀態(tài)值來進(jìn)行運(yùn)算處理，把處理得到的結(jié)果寫入所述處理結(jié)果和中間狀態(tài)存儲器中，同時把中間狀態(tài)值寫入處理結(jié)果和中間狀態(tài)存儲中。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述步驟b2)中還包括b21)如果字節(jié)編碼位與上次讀到的不同，表明此開銷未曾處理，這次輪詢要進(jìn)行處理，對字節(jié)編碼進(jìn)行譯碼，看對應(yīng)的高階通道開銷字節(jié)是具體哪個字節(jié)，送往相應(yīng)的開銷字節(jié)處理模塊進(jìn)行處理；b22)如果字節(jié)編碼位與上次讀到的相同，表明此開銷已經(jīng)處理，這次輪詢不再進(jìn)行處理，讀出開銷字節(jié)和字節(jié)編碼位后，保存本次輪詢的字節(jié)編碼位，用于和下次的字節(jié)編碼位進(jìn)行比較，確定輪詢到的開銷字節(jié)是否已經(jīng)處理過。
10.根據(jù)權(quán)利要求7～9任意權(quán)項(xiàng)所述的方法，其特征在于，所述開銷字節(jié)包括J1、B3、C2、G1、H4或K3。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述步驟b4)對于B3字節(jié)的處理過程包括由系統(tǒng)芯片預(yù)先計(jì)算好凈負(fù)荷的比特間插奇偶校驗(yàn)BIP-8值，由所述系統(tǒng)芯片在J1時隙位置存入比特間插奇偶校驗(yàn)存儲器中，然后由輪詢電路產(chǎn)生和處理結(jié)果和中間狀態(tài)存儲器相同的讀地址，在需要時讀出比特間插奇偶校驗(yàn)BIP-8數(shù)據(jù)輸出給B3開銷處理模塊并與B3開銷字節(jié)比較得出誤碼數(shù)。
全文摘要
本發(fā)明的一種光網(wǎng)絡(luò)高階開銷處理裝置及其方法，所述裝置的開銷處理裝置包括開銷存儲器、開銷處理器、處理結(jié)果和中間狀態(tài)存儲器、開銷處理器控制模塊；所述開銷處理器控制模塊控制連接所述開銷存儲器、開銷處理器、處理結(jié)果和中間狀態(tài)存儲器，由系統(tǒng)芯片輸入所有要處理的開銷字節(jié)的時隙和解擾后的數(shù)據(jù)，以及對應(yīng)的虛容器編號，所述開銷處理器對字節(jié)進(jìn)行編碼，把同一通道的所有開銷字節(jié)存入同一個開銷存儲器的地址；同時按照虛容器編號把不同的通道開銷字節(jié)依次存入不同的地址空間，以便開銷處理邏輯來輪詢處理。本發(fā)明裝置及其方法針對大容量芯片的高階開銷，只使用一套開銷處理邏輯，大大節(jié)省了芯片面積和功耗，從而也降低了生產(chǎn)成本。
文檔編號H04J3/08GK1841977SQ20051003383
公開日2006年10月4日 申請日期2005年4月1日 優(yōu)先權(quán)日2005年4月1日
發(fā)明者柳海波, 楊鋒國 申請人:華為技術(shù)有限公司