專(zhuān)利名稱(chēng)：用于圖形處理的可編程數(shù)字輸入及輸出多路復(fù)用器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于處理視頻數(shù)據(jù)的裝置和系統(tǒng)。更具體而言，本發(fā)明涉及作為集成電路的一部分的互連裝置。再具體而言，本發(fā)明涉及一種用于圖形和視頻處理的包括輸入及輸出多路復(fù)用器的架構(gòu)，所述架構(gòu)為靈活性且可編程。
背景技術(shù)：
隨著線路尺寸的減小和半導(dǎo)體處理能力的降低而添加越來(lái)越多的處理能力，集成電路的尺寸和復(fù)雜性也不斷提高。圖1展示一示范性封裝集成電路的俯視圖。于所述封裝周邊的周?chē)窃试S所述集成電路電連接到其它系統(tǒng)和組件的大量連接插腳104。盡管這個(gè)實(shí)例僅展示出少數(shù)連接插腳，但是越來(lái)越多的集成電路要求許多更多的插腳?，F(xiàn)有技術(shù)中的一個(gè)問(wèn)題在于對(duì)于超大規(guī)模集成電路(VLSI)而言，用于連接封裝集成電路所需的大量插腳無(wú)法配備于其周邊的周?chē)Ｅe例而言，當(dāng)前較為復(fù)雜的集成電路要求具有成百的插腳環(huán)繞于其周邊的封裝。因而，需要一更為有效地使用插腳的系統(tǒng)和方法。
隨著視頻處理和圖像技術(shù)隨時(shí)間而得以改進(jìn)，已開(kāi)發(fā)出用于視頻數(shù)據(jù)的大量的不同標(biāo)準(zhǔn)。舉例而言，視頻數(shù)據(jù)可具有任意數(shù)量的不同格式和數(shù)據(jù)大小。所述數(shù)據(jù)可為RGB或YUV格式。所述RGB色彩模式利用相加模式，其中紅光、綠光及藍(lán)光以各種方式加以組合以產(chǎn)生其它顏色。YUV為所使用的另一色彩空間，其中Y代表亮度組份(明亮度)且U和V為彩度(色彩)組份。用于計(jì)算機(jī)組件視頻的YCbCr或YPbPr色彩空間是從其中衍生出來(lái)的(Cb/Pb和Cr/Pr為U和V的簡(jiǎn)單的成比例變形(scaled version))。YUV信號(hào)是從一原始RGB源產(chǎn)生的。R、G和B的加權(quán)值相加在一起，以產(chǎn)生一個(gè)單一Y信號(hào)，從而表示所述點(diǎn)的整體明亮度或亮度。接著，U信號(hào)是從原始RGB的藍(lán)色信號(hào)中減去Y，且然后按比例縮放而產(chǎn)生的；并且V是從紅色信號(hào)中減去Y且然后以一不同系數(shù)按比例縮放而產(chǎn)生的。視所使用色彩空間的不同，不同的位數(shù)可用于表示RGB和YUV色彩空間中的每個(gè)組份。
無(wú)論使用哪種色彩空間，視頻數(shù)據(jù)同樣可具有任何數(shù)量的數(shù)據(jù)大小。8位、16位或24位的數(shù)據(jù)大小是常見(jiàn)的，且其基于用戶所想要的分辨率和圖像質(zhì)量而被加以使用。舉例而言，國(guó)際電信聯(lián)盟(ITU)具有視頻數(shù)據(jù)的大量的不同標(biāo)準(zhǔn)。在ITU-601標(biāo)準(zhǔn)下，24位或16位可用作一輸入以表示一像素視頻數(shù)據(jù)。在每像素輸入數(shù)據(jù)為24位中，RGB值通常通過(guò)使用0與255之間的三個(gè)整數(shù)(每種顏色8位)而加以指定，其中的每一個(gè)以此順序表示紅色、綠色和藍(lán)色的強(qiáng)度。在每像素輸入數(shù)據(jù)為16位中，每種顏色使用5位，稱(chēng)作555模式，或額外的一位用于綠色(原因是與其它顏色相比而言，眼睛可以看到更多的綠色陰影)，稱(chēng)作565模式。根據(jù)ITU-656標(biāo)準(zhǔn)，每個(gè)像素可使用8位，諸如，對(duì)于RGB或YUV而言的4:2:2格式。那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，隨著計(jì)算處理能力的提高，各種其它輸入數(shù)據(jù)格式及大小將被開(kāi)發(fā)，諸如，每種色彩32位或48位的模式。
因而，所需要的是一種提供一從圖形及視頻處理集成電路中輸入并輸出數(shù)據(jù)的靈活性且可編程的架構(gòu)的方法和系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明提供一種圖形處理器的一個(gè)或多個(gè)實(shí)施例，所述圖形處理器包括一輸入多路復(fù)用器、一輸出多路復(fù)用器及一圖形引擎或核心。所述輸入多路復(fù)用器、輸出多路復(fù)用器及圖形引擎優(yōu)選地經(jīng)建構(gòu)為一單一集成電路。所述輸入多路復(fù)用器經(jīng)耦接以接收視頻數(shù)據(jù)輸入且其具有一耦接到所述圖形引擎的輸出端。所述圖形引擎的輸出端耦接到所述輸出多路復(fù)用器且所述輸出多路復(fù)用器可將各種不同格式的視頻數(shù)據(jù)提供到所述集成電路的不同插腳。所述輸入多路復(fù)用器與所述輸出多路復(fù)用器優(yōu)選地為可編程，以使得其可分別接收并發(fā)送各種不同配置和格式的視頻數(shù)據(jù)。所述輸入多路復(fù)用器與所述輸出多路復(fù)用器還具有執(zhí)行比特重新排序的能力。


圖1為一集成電路的方框圖的俯視圖。
圖2為一其上安裝有復(fù)數(shù)個(gè)集成電路的現(xiàn)有技術(shù)印刷電路板的方框圖。
圖3為一其上安裝有復(fù)數(shù)個(gè)集成電路，其中包括根據(jù)本發(fā)明的集成電路的印刷電路板的方框圖。
圖4為一根據(jù)本發(fā)明的一示范性集成電路的部分的方框圖。
圖5為一根據(jù)本發(fā)明的一輸入多路復(fù)用器的方框圖。
圖6為根據(jù)本發(fā)明的一輸出多路復(fù)用器的方框圖。
圖7為根據(jù)本發(fā)明的一個(gè)實(shí)施例用于比特重新排序的耦接的圖式。
圖8為展示接收24位輸入數(shù)據(jù)的輸入多路復(fù)用器的一實(shí)施例的不同配置的方框圖。
圖9為展示接收32位輸入數(shù)據(jù)的輸入多路復(fù)用器的一實(shí)施例的不同配置的方框圖。
具體實(shí)施例方式
本發(fā)明針對(duì)一種通過(guò)使用提供于芯片上的可編程輸入和輸出多路復(fù)用器而將一圖形引擎連接到不同的插腳，以使得不同配置的數(shù)據(jù)可被接收及發(fā)送的方法和系統(tǒng)。盡管現(xiàn)在于圖形處理器和視頻處理的語(yǔ)境下描述本發(fā)明，但是此僅作為實(shí)例方式。本發(fā)明的原理可應(yīng)用于各種其它處理引用或處理器，且圖形引擎或核心可為任何以不同數(shù)據(jù)大小的多個(gè)格式發(fā)送和/或接收數(shù)據(jù)的其它核心所替代。此外，輸入多路復(fù)用器可具有或不具有輸出多路復(fù)用器而加以使用且反之亦然。
現(xiàn)參看圖4，其展示根據(jù)本發(fā)明的一示范性集成電路400的部分的方框圖，所述集成電路400包括一芯片上輸入和輸出多路復(fù)用器402、406。在優(yōu)選實(shí)施例中，本發(fā)明為一包括所述輸入多路復(fù)用器402、一圖形引擎404及所述輸出多路復(fù)用器406的集成電路400。如圖所示，輸入多路復(fù)用器402、輸出多路復(fù)用器406及圖形引擎404優(yōu)選地經(jīng)建構(gòu)為一單一集成電路404。
輸入多路復(fù)用器402具有復(fù)數(shù)個(gè)耦接到信號(hào)線410以接收輸入視頻數(shù)據(jù)的輸入端。所述信號(hào)線410同樣耦接到集成電路400的半導(dǎo)體封裝(未圖示)的輸入插腳420。輸入多路復(fù)用器402還具有復(fù)數(shù)個(gè)耦接到信號(hào)線412以電連接到圖形引擎404的輸出端。輸入多路復(fù)用器402優(yōu)選地為可編程，以使得輸入插腳420可接收各種不同格式的輸入視頻數(shù)據(jù)且然后重新格式化并將其以圖形引擎404所規(guī)定的方式輸出。具體而言，當(dāng)提供有足夠量的插腳420時(shí)，輸入多路復(fù)用器402能夠接收多個(gè)格式的輸入視頻數(shù)據(jù)。輸入多路復(fù)用器402將在下文中參看圖5更詳細(xì)地加以描述。
圖形引擎404為一常規(guī)類(lèi)型且為一用于處理數(shù)據(jù)的圖形核心，其中包括那些所屬領(lǐng)域技術(shù)人員所理解的傳統(tǒng)視頻數(shù)據(jù)處理、2D再現(xiàn)、3D再現(xiàn)、其它視頻處理及色彩空間轉(zhuǎn)換。圖形引擎404可為各種已存在現(xiàn)有技術(shù)中的任一個(gè)圖形引擎，諸如那些可購(gòu)得的或按客戶要求所設(shè)計(jì)的圖形引擎。圖形引擎404具有用于接收和發(fā)送視頻數(shù)據(jù)和各種其它數(shù)據(jù)的數(shù)據(jù)輸入端及輸出端，以及控制輸入端及輸出端(未圖示)。圖形引擎404的數(shù)據(jù)輸入端通過(guò)信號(hào)線412耦接到輸入多路復(fù)用器402，且圖形引擎404的數(shù)據(jù)輸出端通過(guò)信號(hào)線414耦接到輸出多路復(fù)用器406。
輸出多路復(fù)用器406具有復(fù)數(shù)個(gè)耦接到信號(hào)線414的輸入端，以自圖形引擎404接收經(jīng)處理的視頻數(shù)據(jù)。輸出多路復(fù)用器406還具有復(fù)數(shù)個(gè)耦接到信號(hào)線416的輸出端，以輸出所述經(jīng)處理的視頻數(shù)據(jù)。所述信號(hào)線416還耦接到集成電路400的半導(dǎo)體封裝(未圖示)的輸出插腳422。輸出多路復(fù)用器406優(yōu)選地為可編程，以使得從圖形引擎404所接收的經(jīng)處理視頻數(shù)據(jù)可以各種不同格式提供到輸出插腳422。輸出多路復(fù)用器406以配置寄存器(參見(jiàn)圖6)所規(guī)定的方式將所述數(shù)據(jù)重新格式化并將其輸出，以使得輸出多路復(fù)用器406按照耦接到集成電路400的其它裝置或系統(tǒng)(未圖示)所需要地將所述經(jīng)處理的視頻數(shù)據(jù)以各種其它格式提供到不同的插腳422。輸出多路復(fù)用器406將在下文中參看圖6更詳細(xì)地加以描述。
現(xiàn)參看圖2和圖3，其展示并描述本發(fā)明的一主要優(yōu)勢(shì)。通過(guò)比較不包括與包括本發(fā)明的多路復(fù)用器的集成電路之間的連接，多路復(fù)用器402和406可編程化的優(yōu)勢(shì)清楚地得以展示。圖2為一其上安裝有復(fù)數(shù)個(gè)集成電路204、206的現(xiàn)有技術(shù)印刷電路板202的方框圖。舉例而言，所述第一集成電路204可為一常規(guī)視頻處理器且所述第二集成電路206可為一常規(guī)處理器。大多數(shù)常規(guī)視頻處理芯片及處理器具有分配到其數(shù)字輸入及輸出插腳的專(zhuān)用功能。因而，將第一集成電路204互連到第二集成電路206要求于一復(fù)雜布局208中具有復(fù)數(shù)個(gè)信號(hào)線，且通常要求將復(fù)數(shù)層金屬用于這些信號(hào)線。此就使得制造印刷電路板202的過(guò)程更為復(fù)雜且昂貴。此外，由于信號(hào)線多次交錯(cuò)跨過(guò)彼此上方，因而第一集成電路204必須與第二集成電路206之間間隔一距離D′210以容置這些轉(zhuǎn)變且其原因也在于這些信號(hào)線的電容及其它電特性。
相對(duì)比而言，考慮到其上安裝有復(fù)數(shù)個(gè)集成電路304、306，其中包括本發(fā)明的多路復(fù)用器(未圖示)，的相同印刷電路板202且如圖3所示。由于第一集成電路304的數(shù)據(jù)輸入端和第二集成電路306的數(shù)據(jù)輸出端是通過(guò)使用多路復(fù)用器(未圖示)而可編程的，因而數(shù)據(jù)信號(hào)線的布局308十分簡(jiǎn)單且允許第一集成電路304被置于較為靠近第二集成電路306。此舉極大地降低了制造印刷電路板202的成本及復(fù)雜性。由于所述信號(hào)線為筆直的，因而距離D″310可小于距離D′210且因而允許第一與第二集成電路304、306被放置為彼此較為靠近。因而，本發(fā)明通過(guò)將信號(hào)交錯(cuò)量最小化而減小印刷電路板的路由擁塞和不動(dòng)產(chǎn)要求，所述將信號(hào)交錯(cuò)量最小化的過(guò)程需要在用于將多個(gè)集成電路互連的芯片外部進(jìn)行。
現(xiàn)參看圖5，其展示根據(jù)本發(fā)明的輸入多路復(fù)用器402的一實(shí)施例的方框圖?，F(xiàn)將在輸入視頻數(shù)據(jù)達(dá)24位的語(yǔ)境下描述輸入多路復(fù)用器402的優(yōu)選實(shí)施例，然而，這只是為了便利和易于理解所給出的實(shí)例。那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，本發(fā)明可擴(kuò)展到任何數(shù)量的輸入位數(shù)，包括但不限于32位或64位。
輸入多路復(fù)用器402包含復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508、復(fù)數(shù)個(gè)比特排序多路復(fù)用器512、514、516和518、一配置寄存器510、一24位格式化程序520、一16位格式化程序522及一8位格式化程序524。
在此實(shí)施例中，24信號(hào)線410優(yōu)選地耦接到輸入多路復(fù)用器402。這些24位被分成三個(gè)視頻輸入通道VI-Ch1、VI-Ch2和VI-Ch3。每個(gè)通道優(yōu)選為8位寬。第一視頻輸入通道VI-Ch1耦接到信號(hào)線534且這些信號(hào)線534耦接到復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508中每一個(gè)的輸入端上。類(lèi)似地，第二視頻輸入通道VI-Ch2耦接到信號(hào)線532且這些信號(hào)線532耦接到復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508中每一個(gè)的一輸入端上。最后，第三視頻輸入通道VI-Ch3耦接到信號(hào)線530，所述信號(hào)線530耦接到復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508中每一個(gè)的輸入端上。
復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508中的每一個(gè)優(yōu)選地為24-8多路復(fù)用器且在其輸入端處選擇所述三個(gè)通道中的一個(gè)以提供于其輸出端處。那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508中的每一個(gè)可替代地為8個(gè)3-1多路復(fù)用器。復(fù)數(shù)個(gè)格式化多路復(fù)用器502、504、506和508中的每一個(gè)還具有一耦接到信號(hào)線544的控制輸入端，以自配置寄存器510接收配置信息。此允許每個(gè)格式化多路復(fù)用器502、504、506和508個(gè)別地經(jīng)配置，以響應(yīng)于配置寄存器510所提供的信號(hào)而將輸入通道中的任一個(gè)加以輸出。如下文將詳細(xì)描述，此允許格式化多路復(fù)用器502、504、506和508以三種格式中的任一種格式及以各種配置來(lái)提供所述數(shù)據(jù)。舉例而言，所有格式化多路復(fù)用器502、504、506和508可輸出相同的通道，例如VI-Ch1，或其中的任一個(gè)可輸出一不同通道，其中格式化多路復(fù)用器中的兩個(gè)輸出相同的通道(由于僅存在三個(gè)輸入通道和四個(gè)格式化多路復(fù)用器)。格式化多路復(fù)用器502、504、506和508中的每一個(gè)將其輸出端分別耦接到一不同的信號(hào)線，信號(hào)線536、538、540和542。
格式化多路復(fù)用器502、504、506和508的輸出端通過(guò)信號(hào)線536、538、540和542耦接到復(fù)數(shù)個(gè)比特排序多路復(fù)用器512、514、516和518中相對(duì)應(yīng)的一個(gè)上。所述信號(hào)線536、538、540和542于圖7中更為詳細(xì)地加以展示，且信號(hào)線536、538、540和542中的每一個(gè)將格式化多路復(fù)用器502、504、506和508的一輸出端耦接到相應(yīng)比特排序多路復(fù)用器512、514、516和518的兩個(gè)輸入端上。如圖7所示，信號(hào)線536中的每一個(gè)具有一相同順序的直接耦接(direct coupling)，以使得位
以相同順序被輸出。這些外引線中的每一個(gè)還以相反的順序從最高有效位耦接到最低有效位，以使得位順序倒轉(zhuǎn)為[7:0]，其中數(shù)字指示位的重要性。盡管圖7中僅展示出信號(hào)線536，但那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，信號(hào)線538、540和542是完全相同的。此外，盡管圖7僅展示出8位的情形，但所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，可對(duì)于任何其它位寬度執(zhí)行所述比特重新排序。
復(fù)數(shù)個(gè)比特排序多路復(fù)用器512、514、516和518優(yōu)選地為16-8多路復(fù)用器且其中的每一個(gè)如上文所述以相同順序或相反順序輸出8位字元。此外，在另一實(shí)施例中，每個(gè)比特排序多路復(fù)用器512、514、516和518可為8個(gè)2-1多路復(fù)用器。比特排序多路復(fù)用器512、514、516和518中每一個(gè)的控制輸入端耦接到信號(hào)線544以自配置寄存器510接收配置信息。此允許每個(gè)比特排序多路復(fù)用器512、514、516和518分別經(jīng)配置，以響應(yīng)于由配置寄存器510所提供的信號(hào)而以相同或重新排序的格式將其輸入加以輸出。在一個(gè)實(shí)施例中，第一比特排序多路復(fù)用器512提供一個(gè)亮度(Y)或綠色(G)通道、第二比特排序多路復(fù)用器514提供一U或藍(lán)色通道且第三比特排序多路復(fù)用器516提供V或紅色通道，此取決于數(shù)據(jù)的色彩空間格式。
24位格式化程序520具有復(fù)數(shù)個(gè)輸入和一個(gè)輸出。所述24位格式化程序520用于將來(lái)自比特排序多路復(fù)用器512、514、516和518的數(shù)據(jù)格式化為一24位輸入視頻源。24位格式化程序520的輸入耦接到第一比特排序多路復(fù)用器512以接收亮度(Y)或綠色(G)通道的數(shù)據(jù)、耦接到第二比特排序多路復(fù)用器514以接收U或藍(lán)色通道的數(shù)據(jù)且耦接到第三比特排序多路復(fù)用器516以接收V或紅色通道的數(shù)據(jù)，此取決于數(shù)據(jù)的色彩空間格式。在一示范性實(shí)施例中，24位格式化程序520輸出與ITU-601 24位視頻源格式相一致的數(shù)據(jù)。24位格式化程序520的輸出耦接到信號(hào)線412以將所述數(shù)據(jù)提供到圖形引擎404。
16位格式化程序522具有復(fù)數(shù)個(gè)輸入和一個(gè)輸出。16位格式化程序522用于將來(lái)自比特排序多路復(fù)用器512和514的數(shù)據(jù)格式化成一16位輸入視頻源。16位格式化程序522的輸入耦接到第一比特排序多路復(fù)用器512以接收一亮度(Y)通道的數(shù)據(jù)，且耦接到第二比特排序多路復(fù)用器514以接收U和V通道的數(shù)據(jù)。那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，R、B和G通道類(lèi)似地由所述16位輸出通過(guò)第一及第二比特排序多路復(fù)用器512和514來(lái)提供。在一示范性實(shí)施例中，16位格式化程序522輸出與ITU-601 16位視頻源格式相一致的數(shù)據(jù)。16位格式化程序522的輸出耦接到信號(hào)線412以將所述數(shù)據(jù)提供到圖形引擎404。在另一實(shí)施例中，16位格式化程序522的輸出與8位格式化程序524的輸出一同提供于信號(hào)線412上。
8位格式化程序524具有一個(gè)輸入和一個(gè)輸出。所述輸入耦接到第四比特排序多路復(fù)用器518的輸出。在一示范性實(shí)施例中，8位格式化程序524輸出與ITU-6568位視頻源格式相一致的數(shù)據(jù)。格式化多路復(fù)用器508允許所述三個(gè)通道中的任一個(gè)被提供到8位格式化程序524，且第四比特排序多路復(fù)用器518允許在所述通道被提供到8位格式化程序524之間重新排序或加以保持。8位格式化程序524的輸出單獨(dú)地、與其它格式化模塊520、522的輸出相平行地或與之一同提供于信號(hào)線412上。
現(xiàn)參看圖6，其展示根據(jù)本發(fā)明的輸出多路復(fù)用器406的一實(shí)施例。輸出多路復(fù)用器406包含復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604及606、復(fù)數(shù)個(gè)比特排序多路復(fù)用器612、614和616以及一配置寄存器610。圖形引擎404將三個(gè)通道的數(shù)據(jù)提供到24信號(hào)線414上。這些24信號(hào)線耦接到輸出多路復(fù)用器406的輸入端。這些24位被分成三個(gè)視頻輸入通道。每個(gè)通道優(yōu)選為8位寬。用于Y和G的第一視頻輸入通道耦接到信號(hào)線634且這些信號(hào)線634耦接到復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604和606中每一個(gè)的輸入端上。類(lèi)似地，用于U和B的第二視頻輸入通道耦接到信號(hào)線632上，且這些信號(hào)線632耦接到復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604和606中每一個(gè)的一輸入端上。最后，用于V和R的第三視頻通道通過(guò)信號(hào)線630耦接到復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604和606中每一個(gè)的輸入端上。
復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604和606各自優(yōu)選為一24-8多路復(fù)用器，且于其輸入端處選擇所述三個(gè)通道中的一個(gè)以提供于其輸出端處。那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604和606可替代性地各自為8個(gè)3-1多路復(fù)用器。復(fù)數(shù)個(gè)格式化多路復(fù)用器602、604和606中的每一個(gè)還具有一耦接到信號(hào)線644的控制輸入，以自配置寄存器610接收配置信息。此允許每個(gè)格式化多路復(fù)用器602、604和606各自經(jīng)配置，以響應(yīng)于由配置寄存器610所提供的信號(hào)而將輸入通道中的任一個(gè)輸入通道加以輸出。此允許格式化多路復(fù)用器602、604和606以三種格式中的任一種格式且以各種配置來(lái)提供所述數(shù)據(jù)。例如，所有的格式化多路復(fù)用器602、604和606可輸出相同的通道，或其中的每一個(gè)可輸出一不同的通道。所述格式化多路復(fù)用器602、604和606中的每一個(gè)將其輸出端分別耦接到一不同信號(hào)線，信號(hào)線636、638和640。
格式化多路復(fù)用器602、604和606的輸出端通過(guò)信號(hào)線636、638和640耦接到復(fù)數(shù)個(gè)比特排序多路復(fù)用器612、614和616中相應(yīng)的一個(gè)上。所述信號(hào)線636、638和640類(lèi)似于圖7中所示的信號(hào)線536且信號(hào)線636、638和640中的每一個(gè)將格式化多路復(fù)用器602、604和606的一輸出端耦接到相應(yīng)比特排序多路復(fù)用器612、614和616的兩個(gè)輸入端上。
復(fù)數(shù)個(gè)比特排序多路復(fù)用器612、614和616優(yōu)選為16-8多路復(fù)用器且其中的每一個(gè)如上文所述的以相同順序或相反順序輸出8位字元。此外，在另一實(shí)施例中，每個(gè)比特排序多路復(fù)用器612、614和616可為8個(gè)2-1多路復(fù)用器。每個(gè)比特排序多路復(fù)用器612、614和616中每一個(gè)的控制輸入端耦接到信號(hào)線644以從配置寄存器610接收配置信息。此允許每個(gè)比特排序多路復(fù)用器612、614和616分別經(jīng)配置，以響應(yīng)于由配置寄存器610所提供的信號(hào)而以相同或重新排序的格式將其輸入加以輸出。在一個(gè)實(shí)施例中，第一比特排序多路復(fù)用器612將其輸出端提供到第一視頻輸出通道VO-Ch1，且形成信號(hào)線416的部分；第二比特排序多路復(fù)用器614將其輸出端提供到第二視頻輸出通道VO-Ch2，且形成信號(hào)線416的部分；且第三比特排序多路復(fù)用器616將其輸出端提供到第三視頻輸出通道VO-Ch3，且形成信號(hào)線416剩余的部分。
現(xiàn)參看圖8，各種方框圖展示出接收24位輸入數(shù)據(jù)的輸入多路復(fù)用器402的一實(shí)施例的不同配置。在第一實(shí)施例800中，輸入多路復(fù)用器402接收24位且將其作為一24位格式的字元輸出。在第二實(shí)施例802中，輸入多路復(fù)用器402接收24位且將其作為兩個(gè)字元輸出，其中一個(gè)為16位格式且另一個(gè)為8位格式。最后，在第三實(shí)施例804中，輸入多路復(fù)用器402接收24位且將其作為三個(gè)字元輸出，所述三個(gè)字元中的每一個(gè)均為8位格式。因而可見(jiàn)，輸入多路復(fù)用器402如何具有至少三個(gè)不同的配置。同樣，輸入多路復(fù)用器402可具有其接收較少的位且以16位格式或以8位格式將其輸出的配置。因而，本發(fā)明的輸入多路復(fù)用器402允許輸入和輸出插腳自由地分配到不同的功能且進(jìn)而允許前所未有的設(shè)計(jì)靈活性。
出于完整性的目的，圖9說(shuō)明可能由32位輸入所實(shí)現(xiàn)的配置。那些所屬領(lǐng)域技術(shù)人員將從這個(gè)實(shí)例中認(rèn)識(shí)到，本發(fā)明的原理是如何擴(kuò)展到任何輸入源數(shù)據(jù)大小的?，F(xiàn)參看圖9，其展示出接收32位輸入數(shù)據(jù)的輸入多路復(fù)用器的一實(shí)施例的不同配置。
在一第一實(shí)施例902中，輸入多路復(fù)用器402接收32位且將其作為一24位格式的字元及一8位格式的字元而輸出。在第二實(shí)施例904中，輸入多路復(fù)用器402接收32位且將其輸出為兩個(gè)16位格式的字元。在第三實(shí)施例906中，輸入多路復(fù)用器402接收32位且將其作為三個(gè)字元而輸出，其中的一個(gè)為16位格式且另兩個(gè)為8位格式。最后，在第四實(shí)施例908中，輸入多路復(fù)用器402接收32位且將其作為8位格式的四個(gè)字元而輸出。因而可見(jiàn)，對(duì)于32位的情形而言，除了使用少于所有32位輸入信號(hào)線的情形之外，當(dāng)使用所有32位信號(hào)線時(shí)，輸入多路復(fù)用器402具有至少四個(gè)不同的配置。
盡管已參考某些優(yōu)選實(shí)施例對(duì)本發(fā)明加以描述，但那些所屬領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到可提供各種修改。舉例而言，本發(fā)明的原理可擴(kuò)展且應(yīng)用于除了視頻處理之外的處理不同輸入格式數(shù)據(jù)的其它核心。本發(fā)明提供對(duì)于優(yōu)選實(shí)施例的各種變化和修改。
權(quán)利要求
1.一種用于執(zhí)行視頻處理的裝置，所述裝置包含一可編程輸入多路復(fù)用器，其具有一數(shù)據(jù)輸入端、一控制輸入端和一輸出端；所述可編程輸入多路復(fù)用器用于將兩個(gè)或兩個(gè)以上的信號(hào)合并為一輸出信號(hào)；所述可編程輸入多路復(fù)用器的所述輸入端經(jīng)耦接以接收多個(gè)通道的信息，所述可編程輸入多路復(fù)用器的所述控制輸入端經(jīng)耦接以接收配置信息；一處理核心，其具有一輸入端和一輸出端，以用于執(zhí)行視頻處理，所述處理核心的所述輸入端耦接到所述可編程輸入多路復(fù)用器的所述輸出端；且一可編程輸出多路復(fù)用器，其具有一數(shù)據(jù)輸入端、一控制輸入端和一輸出端；所述可編程輸出多路復(fù)用器的所述輸入端耦接到所述處理核心的所述輸出端，所述可編程輸出多路復(fù)用器的所述控制輸入端經(jīng)耦接以接收配置信息。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器包括一用于將所述輸入數(shù)據(jù)格式化為一24位格式的24位格式化程序。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器包括一用于將所述輸入數(shù)據(jù)格式化為一16位格式的16位格式化程序。
4.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器包括一用于將所述輸入數(shù)據(jù)格式化為一8位格式的8位格式化程序。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器包括復(fù)數(shù)個(gè)格式化多路復(fù)用器，所述復(fù)數(shù)個(gè)格式化多路復(fù)用器中的每一個(gè)均經(jīng)耦接以接收多個(gè)通道的信息且輸出一單一通道的信息。
6.根據(jù)權(quán)利要求1所述的裝置，其中存在四個(gè)格式化多路復(fù)用器。
7.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器包括復(fù)數(shù)個(gè)比特重新排序多路復(fù)用器，所述復(fù)數(shù)個(gè)比特重新排序多路復(fù)用器中的每一個(gè)均經(jīng)耦接以接收數(shù)據(jù)并且響應(yīng)于一控制信號(hào)而以相同或相反的順序發(fā)送所述數(shù)據(jù)。
8.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器接收24位輸入數(shù)據(jù)，且將所述輸入數(shù)據(jù)以一24位格式輸出。
9.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器接收24位輸入數(shù)據(jù)，且將所述輸入數(shù)據(jù)以一16位格式或一8位格式而輸出。
10.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸入多路復(fù)用器接收24位輸入數(shù)據(jù)，且將所述輸入數(shù)據(jù)作為三個(gè)8位格式化的字元而輸出。
11.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸出多路復(fù)用器包括復(fù)數(shù)個(gè)格式化多路復(fù)用器，所述復(fù)數(shù)個(gè)格式化多路復(fù)用器中的每一個(gè)均經(jīng)耦接以接收多個(gè)通道的信息且輸出一單一通道的信息。
12.根據(jù)權(quán)利要求1所述的裝置，其中所述可編程輸出多路復(fù)用器包括復(fù)數(shù)個(gè)比特排序多路復(fù)用器，所述復(fù)數(shù)個(gè)比特排序多路復(fù)用器中的每一個(gè)均經(jīng)耦接以接收數(shù)據(jù)且響應(yīng)于一控制信號(hào)而以相同或相反的順序?qū)⑺鰯?shù)據(jù)輸出。
13.根據(jù)權(quán)利要求1所述的裝置，其中所述處理核心為一圖形引擎。
14.一種用于一具有一處理器且能夠以復(fù)數(shù)個(gè)格式接收或發(fā)送數(shù)據(jù)的集成電路的多路復(fù)用器，所述多路復(fù)用器包含復(fù)數(shù)個(gè)格式化多路復(fù)用器，其中的每一個(gè)均經(jīng)耦接以接收多個(gè)通道的信息且輸出一單一通道的信息；及復(fù)數(shù)個(gè)比特排序多路復(fù)用器，其中的每一個(gè)具有一輸入端與一輸出端，且其中的每一個(gè)均經(jīng)耦接以接收數(shù)據(jù)并且響應(yīng)于一控制信號(hào)而以相同或相反的順序?qū)⑺鰯?shù)據(jù)輸出；所述復(fù)數(shù)個(gè)比特排序多路復(fù)用器中每一個(gè)的輸入端耦接到所述復(fù)數(shù)個(gè)格式化多路復(fù)用器中相對(duì)應(yīng)的一個(gè)。
15.根據(jù)權(quán)利要求14所述的裝置，其進(jìn)一步包含一用于將所述輸入數(shù)據(jù)格式化為一24位格式的24位格式化程序。
16.根據(jù)權(quán)利要求14所述的裝置，其進(jìn)一步包含一用于將所述輸入數(shù)據(jù)格式化為一16位格式的16位格式化程序。
17.根據(jù)權(quán)利要求14所述的裝置，其進(jìn)一步包含一用于將所述輸入數(shù)據(jù)格式化為一8位格式的8位格式化程序。
18.根據(jù)權(quán)利要求14所述的裝置，其中存在四個(gè)格式化多路復(fù)用器。
19.根據(jù)權(quán)利要求14所述的裝置，其進(jìn)一步包含一具有一輸入端與一輸出端的配置寄存器，所述輸入端經(jīng)耦接以接收配置信息，且所述輸出端經(jīng)耦接到所述復(fù)數(shù)個(gè)格式化多路復(fù)用器及所述復(fù)數(shù)個(gè)比特排序多路復(fù)用器。
全文摘要
本發(fā)明揭示一種圖像處理器，其包括一輸入多路復(fù)用器、一輸出多路復(fù)用器及一圖形引擎或核心。所述輸入多路復(fù)用器、輸出多路復(fù)用器及圖形引擎優(yōu)選地經(jīng)建構(gòu)為一單一集成電路。所述輸入多路復(fù)用器經(jīng)耦接以接收視頻數(shù)據(jù)輸入且其具有一耦接到所述圖形引擎的輸出端。所述圖形引擎的輸出端耦接到所述輸出多路復(fù)用器，且所述輸出多路復(fù)用器可將所述視頻數(shù)據(jù)以各種不同格式提供到所述集成電路的不同插腳。所述輸入多路復(fù)用器與所述輸出多路復(fù)用器優(yōu)選地為可編程，以使得其兩者可分別接收并發(fā)送各個(gè)不同配置和格式的視頻數(shù)據(jù)。所述輸入多路復(fù)用器與所述輸出多路復(fù)用器還具有執(zhí)行比特重新排序(bit－reordering)的能力。
文檔編號(hào)H04N7/01GK1901658SQ200510085439
公開(kāi)日2007年1月24日 申請(qǐng)日期2005年7月18日 優(yōu)先權(quán)日2005年7月18日
發(fā)明者詹姆斯·Y·路易, 孟·Y·許 申請(qǐng)人:易視達(dá)科技股份有限公司