專利名稱：：使用流水線結(jié)構(gòu)的二進制算術(shù)解碼裝置和方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及數(shù)據(jù)壓縮方法和裝置，特別涉及算術(shù)解碼方法和裝置。
背景技術(shù)：
：人們正變得越來越希望視頻處理設(shè)備支持高質(zhì)量視頻應(yīng)用和多媒體業(yè)務(wù)。一般地說，視頻裝置必須在給定時間內(nèi)處理的數(shù)據(jù)量日益增加。這導(dǎo)致了對用于視頻數(shù)據(jù)的高速壓縮和解壓縮的新技術(shù)的持續(xù)需求。傳統(tǒng)的視頻數(shù)據(jù)壓縮技術(shù)包括由國際電信聯(lián)盟(ITU)規(guī)定的H.261、H.262、H.263和其它技術(shù)、以及由國際標(biāo)準(zhǔn)化組織(ISO)規(guī)定的MPEG-1、MPEG-2、MPEG-4和其它技術(shù)。近來，ITU和ISO的聯(lián)合視頻組開發(fā)了包括高壓縮速率的H.264和MPEG-4部分10AVC(MPEG-4part10AVC)。由于H.264提供可能更高的壓縮速率和對各種網(wǎng)絡(luò)環(huán)境的適應(yīng)性，因此盡管它在實現(xiàn)上存在復(fù)雜性和普遍困難，它仍被積極地開發(fā)為下一代視頻數(shù)據(jù)壓縮技術(shù)。H.264標(biāo)準(zhǔn)定義了三種簡檔(profile)，包括基線(baseline)簡檔、主簡檔和擴展簡檔。這些簡檔使用不同的壓縮和恢復(fù)方案?；€簡檔通過基于上下文自適應(yīng)可變長度編碼(CAVLC)的熵編碼來壓縮視頻數(shù)據(jù)。主簡檔定義用于處理高質(zhì)量視頻數(shù)據(jù)的設(shè)備例如HD電視的特性。主簡檔通過根據(jù)基于上下文的自適應(yīng)二進制算術(shù)編碼(CABAC)的熵編碼來壓縮視頻數(shù)據(jù)。CABAC可以通過使用概率估計和算術(shù)編碼方案來獲得良好的壓縮性能，其中所述概率估計和算術(shù)編碼方案基于根據(jù)每個比特的上下文進行的概率模型選擇和對每個語法元素的統(tǒng)計。圖1是圖示根據(jù)H.264標(biāo)準(zhǔn)的、基于CABAC的數(shù)據(jù)壓縮過程的流程圖。該數(shù)據(jù)壓縮過程包括二進制化步驟S102、上下文模型選擇步驟S104、算術(shù)編碼步驟S106以及概率更新步驟S108。在二進制化步驟S102中，由于如上所述CABAC使用二進制算術(shù)編碼，這意味著二元判定(binarydecision)(‘0’和‘1’)被編碼，因此具有非二進制值的語法元素例如變換系數(shù)或運動矢量在算術(shù)編碼之前被二進制化。在上下文模型選擇步驟S104中，為每個二進制化的比特選擇上下文模型。該上下文模型是二進制化的語法元素的每個比特的概率模型?？梢愿鶕?jù)對近期被編碼的語法元素的統(tǒng)計，從可用模型中選擇比特的模型。上下文模型代表每個比特為‘0’或‘1’的相對概率。在算術(shù)編碼步驟S106中，算術(shù)編碼器根據(jù)相關(guān)聯(lián)的所選擇的概率模型將每個比特編碼。在概率更新步驟S108中，基于實際編碼值更新所選擇的上下文模型。使用CABAC解碼器將通過圖1示出的過程壓縮的數(shù)據(jù)解碼(恢復(fù))。圖2是圖示CABAC解碼器中的數(shù)據(jù)恢復(fù)過程的流程圖。如圖2所示，數(shù)據(jù)恢復(fù)過程包括上下文選擇步驟S202、1-比特解碼步驟S204和去二進制化(de-binarization)步驟S206。在上下文選擇步驟S202中，選擇用于在算術(shù)解碼器中進行解碼的上下文。然后，在1-比特解碼步驟S204中，使用所選擇的上下文以及在先前產(chǎn)生的被解碼比特的解碼過程期間產(chǎn)生的解碼參數(shù)(例如值、范圍)來產(chǎn)生被解碼比特。在去二進制化步驟S206中，通過確定在解碼步驟中解碼的比特是否是原始語法元素的最后比特來恢復(fù)該語法元素。根據(jù)H.264標(biāo)準(zhǔn)，通過圖1和2中的步驟壓縮和恢復(fù)視頻數(shù)據(jù)。如參考圖2所描述的那樣，按順序一次一個比特地將二進制編碼數(shù)據(jù)解碼，也就是說，在完成對當(dāng)前比特的解碼之后，對下一比特的解碼開始。語法元素的長度是可變的，而不是恒定的。因此，在完成對當(dāng)前比特的去二進制化之前，不可能確定下一比特是屬于當(dāng)前語法元素還是屬于下一語法元素。因此，可能難以以高處理速度執(zhí)行CABAC解碼。此外，1-比特解碼步驟可包括重新正規(guī)化(re-normalization)，其持續(xù)時間通常是可變的，并且其可以進一步延遲處理。如上所述的傳統(tǒng)H.264解碼過程中的潛在問題可能是使得難以實現(xiàn)具有高數(shù)據(jù)處理速率的高速CABAC解碼器。
發(fā)明內(nèi)容在本發(fā)明的一些實施例中，提供了二進制算術(shù)解碼方法。使用先前產(chǎn)生的解碼參數(shù)組產(chǎn)生第一解碼比特和第一解碼參數(shù)組。使用第一解碼參數(shù)組產(chǎn)生第二解碼比特和第二解碼參數(shù)組。如果第一解碼比特是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組。第一和第二解碼比特的產(chǎn)生、以及第一解碼比特是否是語法元素的最后比特的確定例如去二進制化操作可以是流水線式的(pipelined)，使得對第一解碼比特是否是語法元素的最后比特的確定在產(chǎn)生第二解碼比特和第二解碼參數(shù)組的同時和/或之后發(fā)生。如果第一解碼比特是語法元素的最后比特則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組可以包括如果第一解碼比特是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時，不使用在產(chǎn)生第二解碼比特時確定的上下文和解碼間隔，而是使用來自第一解碼參數(shù)組的解碼間隔參數(shù)來產(chǎn)生第三解碼比特。根據(jù)本發(fā)明的另一實施例，第一和第二解碼參數(shù)組可以包括各自的第一和第二上下文以及各自的第一和第二解碼間隔參數(shù)。第一和第二解碼間隔參數(shù)可以包括各自的第一和第二值和范圍參數(shù)組。第一解碼比特和第一解碼參數(shù)組的產(chǎn)生以及/或者第二解碼比特和第二解碼參數(shù)組的產(chǎn)生可以包括將第一范圍和值參數(shù)組以及/或者第二范圍和值參數(shù)組重新正規(guī)化。重新正規(guī)化可以包括產(chǎn)生指示二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)的第一二進制值；產(chǎn)生指示二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置的第二二進制值；產(chǎn)生第一與第二二進制值的和；將第一范圍參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二范圍參數(shù)；以及將第一值參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二值參數(shù)。在另一實施例中，使用先前產(chǎn)生的解碼參數(shù)組來產(chǎn)生第一解碼比特和第一解碼參數(shù)組包括產(chǎn)生第一多個解碼比特和第一多個解碼參數(shù)組。使用第一解碼參數(shù)組來產(chǎn)生第二解碼比特和第二解碼參數(shù)組包括產(chǎn)生第二多個解碼比特和第二多個解碼參數(shù)組。確定第一解碼比特是否是語法元素的最后比特包括確定第一多個解碼比特之一是否是語法元素的最后比特。如果第一解碼比特是語法元素的最后比特則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組包括如果所述第一多個解碼比特之一是語法元素的最后比特，則在產(chǎn)生隨后解碼比特時忽略第二多個解碼參數(shù)組中的至少一個。第一和第二多個解碼比特的產(chǎn)生以及第一多個解碼比特之一是否是語法元素的最后比特的確定可以是流水線式的，使得對第一多個解碼比特之一是否是語法元素的最后比特的確定在產(chǎn)生第二多個解碼比特和第二多個解碼參數(shù)組的同時和/或之后發(fā)生。每個解碼參數(shù)組可以包括解碼間隔參數(shù)，例如每個解碼參數(shù)組包括值參數(shù)和范圍參數(shù)，并且解碼參數(shù)組可以不包括上下文。根據(jù)本發(fā)明的其它實施例，一種裝置包括二進制算術(shù)解碼器，該解碼器被配置為從編碼比特流恢復(fù)語法元素。該二進制算術(shù)解碼器被配置為使用先前產(chǎn)生的解碼參數(shù)組產(chǎn)生第一解碼比特和對應(yīng)的解碼參數(shù)組、以及使用第一解碼參數(shù)組產(chǎn)生第二解碼比特和對應(yīng)的第二解碼參數(shù)組，并且還被配置為確定第一解碼比特是否是語法元素的最后比特、并且如果第一解碼比特是語法元素的最后比特則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組。該二進制算術(shù)解碼器可以包括上下文-自適應(yīng)二進制算術(shù)編碼(CABAC)解碼器，該解碼器被配置為如果第一解碼比特是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時，不使用在產(chǎn)生第二解碼比特時確定的上下文和解碼間隔。該CABAC解碼器還可以被配置為如果第一解碼比特是語法元素的最后比特，則使用來自第一解碼參數(shù)組的解碼間隔參數(shù)來產(chǎn)生第三解碼比特。第一和第二解碼參數(shù)組可包括各自的第一和第二解碼上下文以及各自的第一和第二解碼間隔參數(shù)。CABAC解碼器可包括寄存器，被配置為存儲上下文和解碼間隔參數(shù)；上下文選擇器，被配置為從寄存器接收上下文、存儲所接收的上下文、以及響應(yīng)于語法元素指示符信號而從所存儲的上下文中進行選擇；算術(shù)解碼器，被配置為從上下文選擇器接收所選擇的上下文以及從寄存器接收解碼間隔參數(shù)、接收數(shù)據(jù)流并根據(jù)所選擇的上下文和所接收的解碼間隔參數(shù)從中產(chǎn)生解碼比特、以及產(chǎn)生包括各個解碼比特的上下文和解碼間隔參數(shù)的各個組；去二進制化器，被配置為接收解碼比特、將解碼比特轉(zhuǎn)換成語法元素、以及產(chǎn)生指示解碼比特是否是語法元素的最后比特的最后比特指示符信號；以及控制器，被配置為接收所產(chǎn)生的各個解碼比特的上下文和解碼間隔參數(shù)組以及最后比特指示符信號，并且響應(yīng)于最后比特指示符信號而選擇性地將上下文和解碼間隔參數(shù)存儲在寄存器中。第一和第二解碼參數(shù)組可以包括各自的第一和第二范圍和值參數(shù)組，并且算術(shù)解碼器可以包括重新正規(guī)化器，該重新正規(guī)化器被配置為將第一范圍和值參數(shù)組以及/或者第二范圍和值參數(shù)組重新正規(guī)化。重新正規(guī)化器可以包括第一檢測器，被配置為產(chǎn)生指示二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)的第一二進制值；第二檢測器，被配置為產(chǎn)生指示二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置的第二二進制值；加法器，被配置為產(chǎn)生第一與第二二進制值的和；第一移位寄存器，被配置為將第一范圍參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二范圍參數(shù)；以及第二移位寄存器，被配置為將第一值參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二值參數(shù)。重新正規(guī)化器可以根據(jù)以下關(guān)系、通過將第一范圍參數(shù)和第一值參數(shù)移動x位來產(chǎn)生第二范圍參數(shù)和第二值參數(shù)x＝log2(2b-2/range)+1＝b-1-round(log2range)，其中，b是常數(shù)，而range(范圍)是第一范圍參數(shù)。在另一實施例中，二進制算術(shù)解碼器被配置為產(chǎn)生第一多個解碼比特和對應(yīng)的第一多個解碼參數(shù)組，以及使用第一解碼參數(shù)組產(chǎn)生第二多個解碼比特和對應(yīng)的第二解碼參數(shù)組。該二進制算術(shù)解碼器還被配置為確定第一多個解碼比特之一是否是語法元素的最后比特，并且如果第一多個解碼比特之一是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時，忽略第二多個解碼參數(shù)組中的至少一個。該二進制算術(shù)解碼器可以包括算術(shù)解碼器鏈，其每一個都被配置為將一組解碼參數(shù)傳遞到該鏈中的下一算術(shù)解碼器；以及多比特去二進制化器(multi-bitde-binarizer)，被配置從算術(shù)解碼器鏈接收多個解碼比特。根據(jù)本發(fā)明的另一實施例，一種算術(shù)解碼器包括解碼器，被配置為從被算術(shù)編碼的輸入數(shù)據(jù)流產(chǎn)生第一范圍參數(shù)和第一值參數(shù)；以及重新正規(guī)化器，被配置為基于二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)、以及二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置，從第一范圍和值參數(shù)產(chǎn)生重新正規(guī)化的第二范圍和值參數(shù)。重新正規(guī)化器可以包括第一檢測器，被配置為產(chǎn)生指示二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)的第一二進制值；第二檢測器，被配置為產(chǎn)生指示二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置的第二二進制值；加法器，被配置為產(chǎn)生第一與第二二進制值的和；第一移位寄存器，被配置為將第一范圍參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二范圍參數(shù)；以及第二移位寄存器，被配置為將第一值參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二值參數(shù)。重新正規(guī)化器可以根據(jù)以下關(guān)系、通過將第一范圍參數(shù)和第一值參數(shù)移動x位來產(chǎn)生第二范圍參數(shù)和第二值參數(shù)x＝log2(2b-2/range)+1＝b-1-round(log2range)，其中，b是常數(shù)，而range(范圍)是第一范圍參數(shù)。圖1是圖示根據(jù)H.264標(biāo)準(zhǔn)、根據(jù)基于上下文的自適應(yīng)二進制算術(shù)編碼(CABAC)的傳統(tǒng)數(shù)據(jù)壓縮過程的流程圖。圖2是圖示根據(jù)H.264標(biāo)準(zhǔn)、基于CABAC的傳統(tǒng)數(shù)據(jù)恢復(fù)過程的流程圖。圖3是圖示根據(jù)本發(fā)明一些實施例的基于流水線方案的CABAC解碼過程的圖。圖4是根據(jù)本發(fā)明另外的實施例的解碼過程的流程圖。圖5和6是根據(jù)本發(fā)明另外的實施例的CABAC解碼器的示意圖。圖7是根據(jù)本發(fā)明一些實施例的用于圖5和6所示的算術(shù)解碼器中的重新正規(guī)化器的示意圖。圖8圖示根據(jù)本發(fā)明一些實施例的、包括多個比特的同時解碼和去二進制化的解碼過程。圖9圖示根據(jù)本發(fā)明另外的實施例的算術(shù)解碼器的示例，該算術(shù)解碼器被配置為將多個比特同時解碼和去二進制化。具體實施例方式現(xiàn)在將參考附圖對本發(fā)明的具體示例實施例進行描述。然而，本發(fā)明可以以多種不同的形式實施，而不應(yīng)被解釋為限于在此闡述的實施例。相反，提供這些實施例，使得本公開徹底和完整，并且將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在附圖中，相同的附圖標(biāo)記表示相同的元件。將理解的是，當(dāng)提到一元件被“連接”或“耦接”到另一元件時，它可以直接連接或耦接到該另一元件、或者可以存在插入的元件。此外，這里使用的“連接”或“耦接”可以包括無線連接或耦接這里使用的術(shù)語僅僅是出于描述特定實施例的目的，而不是打算限制本發(fā)明。如在此使用的那樣，單數(shù)形式“一”(“a”、“an”)和“該”(“the”)還將包括復(fù)數(shù)形式，除非以其它方式明確說明。還可以理解的是，當(dāng)術(shù)語“包括”和/或“包含”(“includes，”“includes，”“including”and/or“including，”)被用于本說明書中時，其具體說明存在所述特征、整數(shù)、步驟、操作、元件和/或組件，但并不排除存在或增加一個或多個其它特征、整數(shù)、步驟、操作、元件、組件和/或它們的組。除非以其它方式定義，這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明所屬
技術(shù)領(lǐng)域：
的一個普通技術(shù)人員所通常理解的相同的含義。還將理解的是，諸如在常用的字典中定義的那些術(shù)語的術(shù)語應(yīng)被解釋為具有與它們在相關(guān)領(lǐng)域和本說明書的上下文中的含義一致的含義，而不應(yīng)在理想化或過于刻板的意義上進行解釋，除非在這里明確地如此定義。將理解的是，盡管在這里使用術(shù)語第一、第二來描述各種元件，但是這些元件不應(yīng)受到這些術(shù)語限制。這些術(shù)語僅僅用來將一個元件與另一元件區(qū)分開。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，第一項可以被稱為第二項，并且類似地，第二項可以被稱為第一項。如在這里使用的那樣，術(shù)語“和/或”包括一個或多個相關(guān)的所列出的項的任意和全部組合。符號“/”也可以被用作“和/或”的簡化記號。圖3是圖示基于根據(jù)本發(fā)明一些實施例的流水線CABAC解碼過程的圖。在所示實施例中，對連續(xù)比特的上下文選擇和去二進制化可以并行執(zhí)行，例如，使得對第一比特bin1的去二進制化在第二比特bin2的上下文選擇和/或解碼開始的同時和/或之后發(fā)生。更具體地說，在第一時鐘周期CC1中，為第一比特bin1選擇上下文。在第二時鐘周期CC2中，使用第一時鐘周期CC1的上下文將第一比特bin1解碼。在第二時鐘周期CC2中，為第二比特bin2選擇上下文。對第一比特bin1的去二進制化、對第二比特bin2的解碼操作、以及對第三比特的上下文選擇均在第三時鐘周期CC3中執(zhí)行。在所示實施例中，對多個比特的上下文選擇、1-比特解碼和去二進制化中的至少兩個在同一時鐘周期中執(zhí)行。可以使用這種流水線方案來獲得增大的速度。然而，由于語法元素通常具有可變的長度，因此也許不可能在完成對當(dāng)前的一個比特的去二進制化之前確定對應(yīng)語法元素的所有比特是否都被解碼。因而，在使用如圖3所示的流水線方案的CABAC解碼過程中，當(dāng)使用錯誤的上下文選擇將屬于下一語法元素的比特解碼時，可能出現(xiàn)錯誤。例如，假設(shè)第三比特bin3是語法元素的最后比特，則對第四比特bin4的上下文選擇應(yīng)使用新語法元素的上下文。然而，在使用如圖3所示的流水線方案的CABAC解碼中，對第四比特bin4的上下文選擇發(fā)生在完成對第三比特bin3的去二進制化之前，即，基于第三比特bin3和第四比特bin4屬于同一語法元素的假設(shè)進行了上下文選擇。這導(dǎo)致了錯誤，該錯誤在于使用錯誤的上下文將作為下一語法元素的第一比特的第四比特bin4解碼。如果不解決這一錯誤，它可導(dǎo)致上下文的不正確更新，從而導(dǎo)致后續(xù)比特的解碼錯誤。圖4是圖示根據(jù)本發(fā)明一些實施例的解碼過程的流程圖。如圖4所示，當(dāng)對語法元素的最后比特的去二進制化完成時，利用該比特的解碼結(jié)果更新解碼參數(shù)，以便避免上述錯誤。例如，參考圖3，當(dāng)對第三比特bin3的去二進制化完成時，在隨后的解碼中，忽略已經(jīng)在對第四比特bin4的解碼中產(chǎn)生的解碼參數(shù)。可以轉(zhuǎn)而使用可存儲在CABAC解碼器的寄存器中的第三比特bin3的解碼參數(shù)，以避免上下文更新錯誤。在下文中，將參照圖4來描述根據(jù)本發(fā)明一些實施例的CABAC解碼過程。上下文選擇步驟S402、1-比特解碼步驟S404和去二進制化步驟S406與上面參照圖2描述的對應(yīng)步驟基本相同，因此省略對其的進一步描述。根據(jù)所示出的本發(fā)明的實施例，使用如圖3所示的流水線方案來逐個比特地執(zhí)行上述步驟。當(dāng)完成對一比特的去二進制化時，執(zhí)行對該比特是否是語法元素的最后比特的確定(S408)。如果該比特是語法元素的最后比特，則忽略在對下一比特，即下一語法元素的第一比特的解碼過程中產(chǎn)生的解碼參數(shù)，并且利用該語法元素的最后比特的上下文和所產(chǎn)生的范圍與值的參數(shù)重置解碼器的解碼參數(shù)(S410)。如果該比特不是語法元素的最后比特，則使用當(dāng)前解碼的比特的上下文和所產(chǎn)生的解碼間隔參數(shù)(例如范圍和值參數(shù))來更新解碼器的解碼參數(shù)(S412)。圖5是根據(jù)本發(fā)明另外的實施例的解碼器的方框圖，該解碼器被配置為執(zhí)行圖4所示的解碼過程。CABAC解碼器包括上下文選擇器502、算術(shù)解碼器504、去二進制化器506、控制器508和寄存器510，其中，上下文選擇器502、算術(shù)解碼器504和去二進制化器506被以流水線配置。根據(jù)語法元素指示符信號SEx.比特索引(bitindex)信號k、以及通過將前一比特解碼產(chǎn)生的解碼參數(shù)組DCP_P中的解碼參數(shù)DCP_P2，上下文選擇器502選擇存儲在其內(nèi)部存儲器內(nèi)的多個上下文中的一個CTX_A。語法元素指示符信號SEx和比特索引信號k每周期提供一次。上下文選擇器502將所選擇的上下文傳送給算術(shù)解碼器504。算術(shù)解碼器504通過使用從上下文選擇器502輸入的上下文CTX_A來對從外部流緩沖器輸入的比特流執(zhí)行1-比特解碼。算術(shù)解碼器504將解碼后的二進制值bin_v輸出到去二進制化器506，并將解碼過程中產(chǎn)生的解碼參數(shù)DCP_N輸出到控制器508。算術(shù)解碼器504通過使用所產(chǎn)生的先前解碼的比特的解碼參數(shù)組DCP_P中的解碼參數(shù)DCP_P1來執(zhí)行對當(dāng)前比特的解碼。去二進制化器506將從算術(shù)解碼器504輸入的二進制值bin_v去二進制化，并且產(chǎn)生恢復(fù)的語法元素SE_V。在由去二進制化器506進行去二進制化期間，確定一比特是否是語法元素的最后比特。去二進制化器506產(chǎn)生最后比特指示符信號Last_bin，其指示正被去二進制化的比特是否是語法元素的最后比特?？刂破?08響應(yīng)來自去二進制化器506的最后比特指示符信號Last_bin，從兩個解碼參數(shù)組DCP_N和DCP_P中選擇一個，并將所選擇的參數(shù)組存儲到寄存器510中。解碼參數(shù)組DCP_N被從算術(shù)解碼器504輸入，而另一解碼參數(shù)組DCP_P是所產(chǎn)生的前一比特的參數(shù)組。控制器508基于最后比特指示符信號Last_bin確定當(dāng)前正被去二進制化的比特是否是語法元素的最后比特，并且，如果是這樣，則將前一比特的解碼參數(shù)存儲在寄存器510中。如果當(dāng)前正被去二進制化的比特不是語法元素的最后比特，則將從算術(shù)解碼器504輸入的新解碼參數(shù)DCP_N存儲在寄存器510中。從寄存器510輸入到上下文選擇器502的解碼參數(shù)DCP_P2可以包括前一比特的上下文和上下文索引，而從寄存器510輸入到算術(shù)解碼器504的解碼參數(shù)DCP_P1可以是解碼間隔參數(shù)，例如用于算術(shù)解碼過程的范圍和值參數(shù)。圖6是根據(jù)本發(fā)明一些實施例的解碼器的詳細(xì)圖，該解碼器被配置為執(zhí)行圖4所示的解碼過程。圖6示出的解碼器包括上下文選擇器610、算術(shù)解碼器620、去二進制化器630、控制器640和寄存器650。上下文選擇器610包括上下文索引生成器612、多個上下文存儲寄存器614和第一控制電路616。上下文索引生成器612根據(jù)語法元素值SEx和比特索引k產(chǎn)生當(dāng)前比特的上下文索引CTX_Idx，其中，每個周期從外部提供一次語法元素值SEx和比特索引k的每一個。將多個上下文存儲在寄存器614中。第一控制電路616根據(jù)所產(chǎn)生的上下文索引CTX_Idx_N，將從寄存器614中選擇的上下文CTX_A輸入到算術(shù)解碼器620。第一控制電路616可以包括多路復(fù)用器(MUX)電路。通過使用從上下文選擇器610輸入的上下文、以及存儲在寄存器650的解碼間隔參數(shù)寄存器652中的前一比特輸入的解碼范圍和值參數(shù)range_P和value_P，算術(shù)解碼器620每個周期一比特地對比特流中的壓縮數(shù)據(jù)進行解碼。算術(shù)解碼器620將解碼后的二進制值bin_V提供給去二進制化器630。在對當(dāng)前比特的解碼中，算術(shù)解碼器620通過使用來自上下文選擇器610的上下文CTX_A和所產(chǎn)生的前一比特的范圍和值參數(shù)range_P和value_P，產(chǎn)生新上下文CTX_N以及產(chǎn)生新范圍和值參數(shù)range_N和value_N。在圖5和6中，算術(shù)解碼器504和620可以使用由以下操作偽代碼描述的傳統(tǒng)1-比特解碼過程Modified_QMCoder_deeoder(state，MPS，range，value)(1)Setbit＝MPS(2)SetrLPS＝rLPS_table_64×4[state][(range＞＞6)&3](3)Setrange＝range-rLPS(4)ifvalue＜rangethenSetstate＝AC_next_state_MPS_64[state]elseSetvalue＝value-rangeSetrange＝rLPS，Setbit＝！bitifstate＝＝0thenSetMPS＝1-MPSSetstate＝AC_next_state_LPS_64[state](5)Setwhilerange≤2b-2doSetrange＝2*rangeandvalue＝2*value+read_one_bit()，其中range和value是算術(shù)解碼間隔參數(shù)。上述程序中的操作(5)對應(yīng)重新正規(guī)化操作，由于其可變的發(fā)生頻率，其可導(dǎo)致總操作時間的變化增加，如上所述。操作(5)的重新正規(guī)化操作可以重復(fù)可變的次數(shù)，直到滿足操作(5)中的‘while’語句的條件為止。如果在沒有‘while’條件的情況下執(zhí)行操作(5)，則這種時間延遲可被減小。下面示出了對不使用這種‘while’結(jié)構(gòu)的操作(5)的可能的替換操作(5-1)x＝log2(2b-2/range)+1＝b-1-round(log2range)(5-2)range＝range＜＜xandvalue＜＜x+read_x_bit()，其中符號＜＜表示移位，并且read_x_bit對應(yīng)正被解碼的輸入比特流。在這些操作中，b是常數(shù)，并且x是當(dāng)1在該range(范圍)內(nèi)的b-1個最低有效位中僅出現(xiàn)一次時輸入范圍參數(shù)中的移位。操作(5-1)包括對數(shù)和除法運算，并且可能難以用硬件實現(xiàn)。圖7是圖5和6所示的算術(shù)解碼器中可用于重新正規(guī)化操作的重新正規(guī)化器700的示例。參見圖7，重新正規(guī)化器700包括第一比特檢測器702、第二比特檢測器704、加法器706、第一移位寄存器708和第二移位寄存器710。當(dāng)在從寄存器輸入的前一比特的范圍參數(shù)range_P中的第b比特之下“1”僅僅出現(xiàn)一次時，第一比特檢測器702輸出“1”，而在“1”出現(xiàn)多于一次時輸出“0”。這可以通過對前一比特的范圍參數(shù)range_P進行與(AND)操作和或(OR)操作來獲得。第一比特檢測器702可以通過使用與門和或門(未示出)來實現(xiàn)。第二比特檢測器704產(chǎn)生一信號，該信號指示在前一比特的范圍參數(shù)range_P中第一次出現(xiàn)的“1”的出現(xiàn)在哪個位位置。第二比特檢測器704可以使用優(yōu)先編碼器(priorityencoder)來實現(xiàn)。加法器706將第一比特檢測器702和第二比特檢測器704的輸出相加。加法器706的輸出對應(yīng)上面的等式中的x。第一移位寄存器708輸出新范圍參數(shù)range_N，該新范圍參數(shù)range_N通過將從寄存器輸入的前一比特的范圍參數(shù)range_P向左移動加法器706的輸出x而產(chǎn)生。第二移位寄存器710通過將從寄存器輸入的前一比特的值參數(shù)value_P和輸入比特流比特流[31∶0]向左移動加法器706的輸出x來產(chǎn)生新的值參數(shù)value_N。如上所述，重新正規(guī)化器700通過使用前一比特的范圍和值參數(shù)來產(chǎn)生新的范圍和值參數(shù)range_N和value_N。重新正規(guī)化器700不需要如上述操作(5)中所需的重復(fù)移位操作。通過使用圖7示出的硬件配置，可以在一個周期內(nèi)完成重新正規(guī)化過程，這可以由此減小延遲。算術(shù)解碼器的其它操作可以遵循H.264標(biāo)準(zhǔn)，因此省略對其的詳細(xì)描述。再次參照圖6，去二進制化器630通過使用由算術(shù)解碼器620產(chǎn)生的解碼后的二進制值bin_v來恢復(fù)原始語法元素SE_V，確定輸入二進制值bin_v是否是語法元素的最后比特，并產(chǎn)生用于選擇上下文選擇和解碼間隔參數(shù)的最后比特指示符信號Last_bin?？刂破?40選擇解碼參數(shù)并將其存儲在寄存器650中。這些參數(shù)是從兩個參數(shù)組，即從寄存器650輸入的前一比特的參數(shù)CTX_P、CTX_Idx_P、range_P和value_P以及從算術(shù)解碼器620和上下文選擇器610輸入的當(dāng)前比特的參數(shù)CTX_N、CTX_Idx_N、range_N和value_N中選擇的。根據(jù)從寄存器650輸入的前一比特的上下文索引CTX_Idx_P，前一比特的上下文CTX_P也被輸入上下文選擇器610。如圖所示，控制器640可以包括MUX電路642、644、646和648。控制器640的第一MUX電路642根據(jù)最后比特指示符信號Last_bin選擇一組解碼間隔參數(shù)，并將其輸入解碼間隔參數(shù)寄存器652。所存儲的解碼間隔參數(shù)是從兩個參數(shù)組，即從解碼間隔參數(shù)寄存器652提供的前一比特的解碼間隔參數(shù)range_P和value_P以及從算術(shù)解碼器620輸入的當(dāng)前比特的解碼間隔參數(shù)range_N和value_N中選擇的。如果當(dāng)前正被去二進制化的比特是語法元素的最后比特，則第一MUX電路642利用從解碼間隔參數(shù)寄存器652輸入的前一比特的范圍和值參數(shù)range_P和value_P來更新解碼寄存器652。如果當(dāng)前正被去二進制化的比特不是語法元素的最后比特，則第一MUX電路642將當(dāng)前比特的范圍和值參數(shù)range_N和value_N保留在解碼間隔參數(shù)寄存器652中?？刂破?40的第二MUX電路644根據(jù)最后比特指示符信號Last_bin選擇上下文索引，并將所選擇的上下文索引存儲在上下文索引寄存器654中。上下文索引是從來自上下文索引寄存器654的前一比特的上下文索引CTX_Idx_P、以及來自上下文選擇器610的當(dāng)前比特的上下文索引CTX_Idx_N中選擇的。如果當(dāng)前正被去二進制化的比特是語法元素的最后比特，則第二MUX電路644在上下文索引寄存器654中利用從索引寄存器654輸入的前一比特的上下文索引CTX_Idx_P來重置索引寄存器654。如果當(dāng)前正被去二進制化的比特不是語法元素的最后比特，則第二MUX電路642將當(dāng)前比特的上下文索引CTX_Idx_N存儲在上下文索引寄存器654中?？刂破?40的第三MUX電路646響應(yīng)于來自去二進制化器630的最后比特指示符信號Last_bin而選擇上下文，并將所選擇的上下文存儲在上下文寄存器656中。該上下文是從來自上下文寄存器656的前一比特的上下文CTX_P、和來自算術(shù)解碼器620的當(dāng)前比特的上下文CTX_N中選擇的。如果當(dāng)前正被去二進制化的比特是語法元素的最后比特，則第三MUX電路646利用從上下文寄存器656輸入的前一比特的上下文CTX_P來重置上下文寄存器656。如果當(dāng)前正被去二進制化的比特不是語法元素的最后比特，則第三MUX電路646將當(dāng)前比特的上下文CTX_N存儲到上下文寄存器656中?？刂破?40的第四MUX電路648根據(jù)存儲在上下文索引寄存器654中的上下文索引將來自上下文寄存器656的上下文提供給上下文選擇器610。如上所述，寄存器650包括多個寄存器，前一比特和當(dāng)前比特的解碼參數(shù)分別被存儲在其每一個中。寄存器650包括解碼間隔參數(shù)寄存器652、上下文索引寄存器654和上下文寄存器656。解碼間隔參數(shù)寄存器652存儲從控制器640的第一MUX電路642輸入的解碼間隔參數(shù)，并將所存儲的解碼間隔參數(shù)輸出到算術(shù)解碼器620和控制器640。上下文索引寄存器654存儲從控制器640的第二MUX電路644輸入的上下文索引，并將所存儲的上下文索引輸出給到第二和第四MUX電路644和648。上下文寄存器656存儲從第三MUX電路646輸入的上下文，并將所存儲的上下文輸出到第三和第四MUX電路646和648。在H.264/AVC標(biāo)準(zhǔn)中，當(dāng)“最大概率符號(MostProbableSymbol)”(MPS)和“最小概率符號(LeastProbableSymbol)”(LPS)的概率相同時，可以執(zhí)行二進制算術(shù)解碼過程(例如，在“旁通解碼(bypassdecoding)”模式中)，而不需要上下文選擇過程。因此，有可能同時將多個比特解碼。此外，在旁通解碼模式下，當(dāng)用于解碼的二進制化方案采用指數(shù)Golomb(Exp-Golomb)碼時，可以同時將多個比特去二進制化。本發(fā)明的實施例可以應(yīng)用于旁通解碼器。也就是說，當(dāng)對語法元素的最后比特進行解碼時，可以通過更新最后比特的范圍和值參數(shù)并改變從條形緩沖器(stripbuffer)讀出的位偏移(bitoffset)而在一個周期內(nèi)將多個比特解碼。圖8圖示根據(jù)本發(fā)明一些實施例的二進制算術(shù)解碼器中的示例解碼過程。如圖8所示，第一和第二多個4比特每個都被并行地解碼和去二進制化。與上面參照圖3-6所述的操作相似，可以通過在正被去二進制化的4比特中檢測語法元素的最后比特，并利用該最后比特的解碼參數(shù)來更新解碼參數(shù)，使得該最后比特的解碼參數(shù)被用于后續(xù)語法元素的第一比特，來防止起因于將屬于其它語法元素的比特解碼的解碼錯誤。圖9圖示多比特解碼器900的示例，該解碼器沿著圖8示出的線并行地將第一和第二多個比特解碼和去二進制化。該多比特解碼器包括解碼器900，和去二進制化器910。解碼器900包括4個算術(shù)解碼器902、904、906和908的鏈。第一解碼器902將比特bin0、bin4、...解碼，第二解碼器904將比特bin1、bin5、...解碼，第三解碼器906將比特bin2、bin6、...解碼，并且第四解碼器908將比特bin3、bin7、...解碼。第一解碼器902向多比特去二進制化器910提供解碼后的二進制值bin_v1，并且還向第二解碼器904提供在解碼過程中產(chǎn)生的解碼范圍和值參數(shù)range_N1和value_N1。第二解碼器904使用從第一解碼器902輸入的解碼參數(shù)range_N1和value_N1進行解碼，將解碼后的二進制值bin_v2輸出到多比特去二進制化器910，并向第三解碼器906提供在解碼過程中產(chǎn)生的解碼范圍和值參數(shù)range_N2和value_N2。第三解碼器904使用從第二解碼器904輸入的解碼參數(shù)range_N2和value_N2進行解碼，將解碼后的二進制值bin_v3提供給多比特去二進制化器910，并將在解碼過程中產(chǎn)生的解碼范圍和值參數(shù)range_N3和value_N3輸出到第四解碼器908。第四解碼器908使用從第三解碼器906輸入的解碼參數(shù)range_N3和value_N3進行解碼，將解碼后的二進制值bin_v4輸出到多比特去二進制化器910，并將在解碼過程中產(chǎn)生的解碼范圍和值參數(shù)range_N4和value_N4輸出到第一解碼器902。使用相對簡單的運算方程和快速計算技術(shù)，可以在旁通模式下在一個時鐘周期內(nèi)執(zhí)行第一到第四解碼器902、904、906和908的解碼操作。多比特去二進制化器910將從第一、第二、第三和第四解碼器902、904、906和908輸出的解碼后的二進制值bin_v1、bin_v2、bin_v3和bin_v4去二進制化，并產(chǎn)生對應(yīng)的語法元素。多比特去二進制化器910還確定來自第一到第四解碼器的被解碼的二進制值中的任一個是否是語法元素的最后比特，并產(chǎn)生給第一解碼器902的最后比特指示符信號Last_bin，作為響應(yīng)，第一解碼器902忽略所產(chǎn)生的跟隨在最后比特之后的比特的解碼參數(shù)。例如，如果第三比特bin_v3是對應(yīng)語法元素的最后比特，則第一解碼器902使用從第三解碼器906輸出的解碼范圍和值參數(shù)range_N3和value_N3，而解碼范圍和值參數(shù)range_N4和value_N4被忽略。通過上述過程，可以防止屬于其它語法元素的下一比特的解碼錯誤。如上所述，通過使用根據(jù)本發(fā)明各種實施例的二進制算術(shù)解碼器和方法，可以在沒有比較操作的情況下執(zhí)行重新正規(guī)化過程，并因此可以減小解碼的時間延遲。根據(jù)本發(fā)明另外的實施例，通過以流水線的方式將比特解碼和去二進制化，可以提高解碼速度，同時避免解碼錯誤。在附圖和說明書中，已經(jīng)公開了本發(fā)明的實施例，并且，盡管采用了特定術(shù)語，但僅僅是在一般性和說明性的意義上使用它們，而不是出于限制的目的，在所附權(quán)利要求中闡述了本發(fā)明的范圍。相關(guān)申請交叉引用此美國非臨時專利申請要求2004年8月2日提交的韓國專利申請2004-60813在35U.S.C§119下的優(yōu)先權(quán)，其全部內(nèi)容通過引用而被合并于此。權(quán)利要求1.一種二進制算術(shù)解碼方法，包括使用先前產(chǎn)生的解碼參數(shù)組產(chǎn)生第一解碼比特和第一解碼參數(shù)組；使用第一解碼參數(shù)組產(chǎn)生第二解碼比特和第二解碼參數(shù)組；確定第一解碼比特是否是語法元素的最后比特；以及如果第一解碼比特是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組。2.根據(jù)權(quán)利要求1的方法，其中，第一和第二解碼比特的產(chǎn)生以及對第一解碼比特是否是語法元素的最后比特的確定是流水線式的，使得對第一解碼比特是否是語法元素的最后比特的確定在產(chǎn)生第二解碼比特和第二解碼參數(shù)組的同時和/或之后發(fā)生。3.根據(jù)權(quán)利要求1的方法，其中，如果第一解碼比特是語法元素的最后比特則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組包括在產(chǎn)生隨后的解碼比特時，不使用產(chǎn)生第二解碼比特時確定的上下文和解碼間隔。4.根據(jù)權(quán)利要求3的方法，還包括如果第一解碼比特是語法元素的最后比特，則使用來自第一解碼參數(shù)組的解碼間隔參數(shù)來產(chǎn)生第三解碼比特。5.根據(jù)權(quán)利要求1的方法，其中，對第一解碼比特是否是語法元素的最后比特的確定包括將該第一解碼比特去二進制化。6.根據(jù)權(quán)利要求1的方法，其中，第一和第二解碼參數(shù)組包括各自的第一和第二上下文以及各自的第一和第二解碼間隔參數(shù)。7.根據(jù)權(quán)利要求6的方法，其中，第一和第二解碼間隔參數(shù)包括各自的第一和第二值與范圍參數(shù)組。8.根據(jù)權(quán)利要求7的方法，其中，使用先前產(chǎn)生的解碼參數(shù)組來產(chǎn)生第一解碼比特和第一解碼參數(shù)組、以及/或者使用第一解碼參數(shù)組來產(chǎn)生第二解碼比特和第二解碼參數(shù)組包括將第一范圍和值參數(shù)組以及/或者第二范圍和值參數(shù)組重新正規(guī)化。9.根據(jù)權(quán)利要求8的方法，其中，將第一范圍和值參數(shù)組以及/或者第二范圍和值參數(shù)組重新正規(guī)化包括產(chǎn)生指示二進制的“1”在第一范圍參數(shù)的最低有效b位中的次數(shù)的第一二進制值；產(chǎn)生指示二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置的第二二進制值；產(chǎn)生第一與第二二進制值的和；將第一范圍參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二范圍參數(shù)；以及將第一值參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二值參數(shù)。10.根據(jù)權(quán)利要求1的方法其中，使用先前產(chǎn)生的解碼參數(shù)組來產(chǎn)生第一解碼比特和第一解碼參數(shù)組包括產(chǎn)生第一多個解碼比特和第一多個解碼參數(shù)組；其中，使用第一解碼參數(shù)組來產(chǎn)生第二解碼比特和第二解碼參數(shù)組包括產(chǎn)生第二多個解碼比特和第二多個解碼參數(shù)組；其中，確定第一解碼比特是否是語法元素的最后比特包括確定第一多個解碼比特之一是否是語法元素的最后比特；以及其中，如果第一解碼比特是語法元素的最后比特則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組包括如果第一多個解碼比特之一是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時忽略第二多個解碼參數(shù)組中的至少一個。11.根據(jù)權(quán)利要求10的方法，其中，第一和第二多個解碼比特的產(chǎn)生、以及對第一多個解碼比特之一是否是語法元素的最后比特的確定是流水線式的，使得對第一多個解碼比特之一是否是語法元素的最后比特的確定在產(chǎn)生第二多個解碼比特和第二多個解碼參數(shù)組的同時和/或之后發(fā)生。12.根據(jù)權(quán)利要求11的方法，其中，解碼參數(shù)組每個都包括解碼間隔參數(shù)。13.根據(jù)權(quán)利要求12的方法，其中，解碼參數(shù)組每個都包括值參數(shù)和范圍參數(shù)。14.根據(jù)權(quán)利要求10的方法，其中，解碼參數(shù)組不包括上下文。15.根據(jù)權(quán)利要求1的方法，還包括從第一解碼比特恢復(fù)語法元素。16.一種裝置，包括二進制算術(shù)解碼器，被配置為從編碼比特流恢復(fù)語法元素，該二進制算術(shù)解碼器被配置為使用先前產(chǎn)生的解碼參數(shù)組來產(chǎn)生第一解碼比特和對應(yīng)的解碼參數(shù)組、以及使用第一解碼參數(shù)組來產(chǎn)生第二解碼比特和對應(yīng)的第二解碼參數(shù)組，該二進制算術(shù)解碼器還被配置為確定第一解碼比特是否是語法元素的最后比特、以及如果第一解碼比特是語法元素的最后比特則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組。17.根據(jù)權(quán)利要求16的裝置，其中，二進制算術(shù)解碼器被配置為以流水線的方式產(chǎn)生第一和第二解碼比特以及確定第一解碼比特是否是語法元素的最后比特，使得對第一解碼比特是否是語法元素的最后比特的確定在產(chǎn)生第二解碼比特和第二解碼參數(shù)組的同時和/或之后發(fā)生。18.根據(jù)權(quán)利要求16的裝置，其中，二進制算術(shù)解碼器包括上下文-自適應(yīng)二進制算術(shù)編碼(CABAC)解碼器，該解碼器被配置為如果第一解碼比特是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時不使用在產(chǎn)生第二解碼比特時確定的上下文和解碼間隔。19.根據(jù)權(quán)利要求18的裝置，其中，CABAC解碼器還被配置為如果第一解碼比特是語法元素的最后比特，則使用來自第一解碼參數(shù)組的解碼間隔參數(shù)來產(chǎn)生第三解碼比特。20.根據(jù)權(quán)利要求18的裝置，其中，第一和第二解碼參數(shù)組包括各自的第一和第二解碼上下文以及各自的第一和第二解碼間隔參數(shù)。21.根據(jù)權(quán)利要求20的裝置，其中，CABAC解碼器包括寄存器，被配置為存儲上下文和解碼間隔參數(shù)；上下文選擇器，被配置為從寄存器接收上下文，存儲所接收的上下文，并響應(yīng)于語法元素指示符信號而從所存儲的上下文之間進行選擇；算術(shù)解碼器，被配置為從上下文選擇器接收所選擇的上下文并從寄存器接收解碼間隔參數(shù)，接收數(shù)據(jù)流、并根據(jù)所選擇的上下文和所接收的解碼間隔參數(shù)從其中產(chǎn)生解碼比特，以及產(chǎn)生各個解碼比特的包括上下文和解碼間隔參數(shù)的各個組；去二進制化器，被配置為接收解碼比特，將該解碼比特轉(zhuǎn)換成語法元素、以及產(chǎn)生指示解碼比特是否是語法元素的最后比特的最后比特指示符信號；以及控制器，被配置為接收所產(chǎn)生的各個解碼比特的上下文和解碼間隔參數(shù)組以及最后比特指示符信號，并且響應(yīng)于最后比特指示符信號，選擇性地將上下文和解碼間隔參數(shù)存儲在寄存器中。22.根據(jù)權(quán)利要求21的裝置，其中，第一和第二解碼參數(shù)組包括各自的第一和第二范圍和值參數(shù)組，并且其中，算術(shù)解碼器包括重新正規(guī)化器，該重新正規(guī)化器被配置為將第一范圍和值參數(shù)組以及/或者第二范圍和值參數(shù)組重新正規(guī)化。23.根據(jù)權(quán)利要求22的裝置，其中，重新正規(guī)化器包括第一檢測器，被配置為產(chǎn)生指示二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)的第一二進制值；第二檢測器，被配置為產(chǎn)生指示二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置的第二二進制值；加法器，被配置為產(chǎn)生第一與第二二進制值的和；第一移位寄存器，被配置為將第一范圍參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二范圍參數(shù)；以及第二移位寄存器，被配置為將第一值參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二值參數(shù)。24.根據(jù)權(quán)利要求23的裝置，其中，重新正規(guī)化器根據(jù)以下關(guān)系、通過將第一范圍參數(shù)和第一值參數(shù)移動x位來產(chǎn)生第二范圍參數(shù)和第二值參數(shù)x＝log2(2b-2/range)+1＝b-1-round(log2range)，其中，b是常數(shù)，而range是第一范圍參數(shù)。25.根據(jù)權(quán)利要求21的裝置，其中，上下文選擇器被配置為響應(yīng)于第一語法元素指示符信號而產(chǎn)生第一上下文索引、以及響應(yīng)于第二語法元素指示符信號而產(chǎn)生第二上下文索引；其中，控制器被配置為響應(yīng)于最后比特指示符信號，選擇性地將第一上下文索引或第二上下文索引提供給寄存器；其中，算術(shù)解碼器被配置為產(chǎn)生第一解碼比特的第一上下文和第一解碼間隔參數(shù)組、以及產(chǎn)生第二解碼比特的第二上下文和第二解碼間隔參數(shù)組；其中，寄存器包括解碼間隔寄存器，被配置為存儲從控制器接收的解碼間隔參數(shù)，并將所存儲的解碼間隔參數(shù)提供給算術(shù)解碼器；上下文寄存器，被配置為存儲從控制器接收的上下文；以及上下文索引寄存器，被配置為存儲從控制器接收的上下文索引；其中，控制器包括第一控制電路，被配置為響應(yīng)于最后比特指示符信號，將第一解碼間隔參數(shù)組或第二解碼間隔參數(shù)組之一存儲在解碼間隔寄存器中；第二控制電路，被配置為響應(yīng)于最后比特指示符信號，將第一上下文或第二上下文之一存儲在上下文寄存器中；第三控制電路，被配置為響應(yīng)于最后比特指示符信號，將第一上下文索引或第二上下文索引之一存儲在上下文寄存器中；以及第四控制電路，被配置為根據(jù)存儲在上下文索引寄存器中的上下文索引，將所選擇的上下文提供給上下文選擇器的上下文存儲單元。26.根據(jù)權(quán)利要求16的裝置，其中，二進制算術(shù)解碼器被配置為產(chǎn)生第一多個解碼比特和對應(yīng)的第一多個解碼參數(shù)組、以及使用第一解碼參數(shù)組產(chǎn)生第二多個解碼比特和對應(yīng)的第二解碼參數(shù)組；該二進制算術(shù)解碼器還被配置為確定第一多個解碼比特之一是否是語法元素的最后比特，并且如果所述第一多個解碼比特之一是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時忽略第二多個解碼參數(shù)組中的至少一個。27.根據(jù)權(quán)利要求26的裝置，其中，二進制算術(shù)解碼器被配置為以流水線的方式產(chǎn)生第一和第二多個解碼比特、以及確定第一多個解碼比特之一是否是語法元素的最后比特，使得對第一多個解碼比特之一是否是語法元素的最后比特的確定在產(chǎn)生第二多個解碼比特和第二多個解碼參數(shù)組的同時和/或之后發(fā)生。28.根據(jù)權(quán)利要求26的裝置，其中，解碼參數(shù)組每個都包括解碼間隔參數(shù)。29.根據(jù)權(quán)利要求28的裝置，其中，解碼參數(shù)組每個都包括值參數(shù)和范圍參數(shù)。30.根據(jù)權(quán)利要求26的裝置，其中，解碼參數(shù)組不包括上下文。31.根據(jù)權(quán)利要求26的裝置，其中，二進制算術(shù)解碼器包括算術(shù)解碼器鏈，其每一個被配置為將一組解碼參數(shù)傳遞到該鏈的下一算術(shù)解碼器；以及多比特去二進制化器，被配置為從算術(shù)解碼器鏈接收多個解碼比特。32.根據(jù)權(quán)利要求31的裝置，其中，算術(shù)解碼器鏈和多比特去二進制化器是流水線式的，使得在產(chǎn)生第二多個解碼比特的同時和/或之后將第一多個解碼比特去二進制化。33.一種算術(shù)解碼器，包括解碼器，被配置為從被算術(shù)編碼的輸入數(shù)據(jù)流產(chǎn)生第一范圍參數(shù)和第一值參數(shù)；以及重新正規(guī)化器，被配置為基于二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)、以及二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置，從第一范圍和值參數(shù)產(chǎn)生重新正規(guī)化后的第二范圍和值參數(shù)。34.根據(jù)權(quán)利要求33的解碼器，其中，重新正規(guī)化器包括第一檢測器，被配置為產(chǎn)生指示二進制的“1”在第一范圍參數(shù)的最低有效b位中出現(xiàn)的次數(shù)的第一二進制值；第二檢測器，被配置為產(chǎn)生指示二進制的“1”相對于第一范圍參數(shù)的最低有效位出現(xiàn)的位位置的第二二進制值；加法器，被配置為產(chǎn)生第一與第二二進制值的和；第一移位寄存器，被配置為將第一范圍參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二范圍參數(shù)；以及第二移位寄存器，配置為將第一值參數(shù)移動該第一與第二二進制值的和，以產(chǎn)生第二值參數(shù)。35.根據(jù)權(quán)利要求34的解碼器，其中，重新正規(guī)化器根據(jù)以下關(guān)系、通過將第一范圍參數(shù)和第一值參數(shù)移動x位來產(chǎn)生第二范圍參數(shù)和第二值參數(shù)x＝log2(2b-2/range)+1＝b-1-round(log2range)，其中，b是常數(shù)，而range是第一范圍參數(shù)。全文摘要提供了二進制算術(shù)解碼方法和裝置。使用先前產(chǎn)生的解碼參數(shù)組產(chǎn)生第一解碼比特和第一解碼參數(shù)組。使用第一解碼參數(shù)組產(chǎn)生第二解碼比特和第二解碼參數(shù)組。如果第一解碼比特是語法元素的最后比特，則在產(chǎn)生隨后的解碼比特時忽略第二解碼參數(shù)組。第一和第二解碼比特的產(chǎn)生、以及對第一解碼比特是否是語法元素的最后比特的確定例如去二進制化操作可以是流水線式的，使得對第一解碼比特是否是語法元素的最后比特的確定在產(chǎn)生第二解碼比特和第二解碼參數(shù)組的同時和/或之后發(fā)生。文檔編號H04N7/26GK1735209SQ200510089340公開日2006年2月15日申請日期2005年8月2日優(yōu)先權(quán)日2004年8月2日發(fā)明者金知學(xué)申請人:三星電子株式會社