專(zhuān)利名稱(chēng)：加倍在具有列平行的模數(shù)轉(zhuǎn)換器的coms傳感器中的速度的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及成像系統(tǒng)。具體而言，本發(fā)明涉及用于成像系統(tǒng)的高速模數(shù)轉(zhuǎn)換的結(jié)構(gòu)。
背景技術(shù)：
圖1圖示說(shuō)明了CMOS有源像素傳感器(APS)成像系統(tǒng)100。系統(tǒng)100包括像素陣列110，如圖3所示那樣，包括行解碼器112和布置成具有N行和M列的陣列111的多個(gè)像素P。如果系統(tǒng)100是彩色系統(tǒng)，像素P可以被制成對(duì)基色紅、綠或藍(lán)敏感，并且通常布置成Bayer圖形，其中交替的行分別由交替的綠色和紅色像素和交替的藍(lán)色和綠色像素構(gòu)成。
圖2圖示說(shuō)明了用于像素P的一個(gè)實(shí)例性結(jié)構(gòu)。像素P包括光敏元件，例如光電二極管210，其將光能量轉(zhuǎn)換成電信號(hào)。光電二極管210耦合至節(jié)點(diǎn)A，其也耦合至晶體管220的源極/漏極端子。晶體管220具有耦合至Vdd電源的另一個(gè)源極/漏極端子和被耦合以便接收讀信號(hào)的柵極。節(jié)點(diǎn)A耦合至源極跟隨晶體管230的柵極，源極跟隨晶體管230具有耦合至Vdd電源的一個(gè)源極/漏極端子和耦合至行晶體管240的一個(gè)源極/漏極端子的另一個(gè)源極/漏極端子。行晶體管240具有耦合至ROW控制信號(hào)的柵極，和在節(jié)點(diǎn)B耦合至輸出線250的其另外的源極/漏極端子。
像素P在節(jié)點(diǎn)A處產(chǎn)生跟由光敏元件210檢測(cè)的光的亮度相關(guān)的電壓。在節(jié)點(diǎn)A處的電壓通過(guò)控制源極跟隨晶體管230的柵極來(lái)控制在節(jié)點(diǎn)B處的輸出。行晶體管240通過(guò)在線260上的ROW信號(hào)控制源極跟隨晶體管230的輸出是否在節(jié)點(diǎn)B處耦合至輸出線250。輸出線250同樣耦合至在陣列110中具有相同列位置但是在該陣列的不同行中的其它像素P。應(yīng)該注意，所示像素P僅僅是一個(gè)像素的實(shí)例性結(jié)構(gòu)。眾所周知，存在適合于像素的多個(gè)不同結(jié)構(gòu)，包括使用那些例如復(fù)位晶體管和輸出包括光信號(hào)分量和復(fù)位信號(hào)分量的不同信號(hào)的結(jié)構(gòu)。
再參考圖1，像素P輸出的電信號(hào)是模擬信號(hào)。這些信號(hào)基本上被模擬處理和數(shù)字化電路(底部)120b或者模擬處理和數(shù)字化電路(頂部)120t進(jìn)行隨后的處理和數(shù)字化。電路120b，120t將模擬信號(hào)轉(zhuǎn)換成等效的數(shù)字信號(hào)并且通過(guò)數(shù)據(jù)總線181傳送該數(shù)字信號(hào)給數(shù)字處理和存儲(chǔ)系統(tǒng)130，以便在數(shù)字域(例如，彩色插入)中進(jìn)一步處理和存儲(chǔ)?？刂齐娐?40通過(guò)控制總線182調(diào)整像素陣列110、模擬處理和數(shù)字化系統(tǒng)120b、120t和數(shù)字處理和存儲(chǔ)系統(tǒng)140的活動(dòng)。
圖3是像素陣列110和模擬處理和數(shù)字化系統(tǒng)120b，120t的更詳細(xì)簡(jiǎn)圖。像素陣列110包括像素P的陣列111和行解碼器112。行解碼器112從例如信號(hào)線113上的控制電路140中接收行地址。行解碼器112對(duì)行地址解碼并且通過(guò)驅(qū)動(dòng)信號(hào)線260之一至高邏輯狀態(tài)的同時(shí)在低邏輯狀態(tài)處維持其它信號(hào)線260來(lái)激活陣列111的一行。
每一個(gè)模擬處理和數(shù)字化電路120b，120t包含多個(gè)采樣和保持電路121和模數(shù)轉(zhuǎn)換器123。采樣和保持電路121的每一個(gè)都耦合至像素陣列的相應(yīng)列輸出線250。更具體而言，底部電路120b中的采樣和保持電路121通過(guò)線250耦合至奇數(shù)編號(hào)的列，同時(shí)頂部電路120t中的采樣和保持電路121通過(guò)線250耦合至偶數(shù)編號(hào)的列。每一個(gè)采樣和保持電路121也耦合至信號(hào)線122b(用于底部電路120b)或122t(用于頂部電路120t)以便分別接收控制信號(hào)SHEb和SHEt。控制信號(hào)SHEb和SHEt的狀態(tài)確定采樣和保持電路121何時(shí)采樣和保持它們的輸入信號(hào)。
每一個(gè)采樣和保持電路121跟對(duì)應(yīng)的模數(shù)轉(zhuǎn)換器123相關(guān)聯(lián)。每一個(gè)模數(shù)轉(zhuǎn)換器123接收通過(guò)各自的采樣和保持電路121輸出的信號(hào)作為其輸入。每一個(gè)模數(shù)轉(zhuǎn)換器123在信號(hào)線124b(用于底部電路120b)或信號(hào)線124t(用于頂部電路120t)上分別接收控制信號(hào)ADEb，ADEt用于確定何時(shí)執(zhí)行模數(shù)轉(zhuǎn)換。
現(xiàn)在參考圖4，解釋像素陣列110和頂部和底部模擬處理和數(shù)字化電路120b，120t的操作。當(dāng)行解碼器111對(duì)通過(guò)設(shè)置信號(hào)線260之一至高邏輯狀態(tài)和設(shè)置其它信號(hào)線260至低邏輯狀態(tài)而對(duì)在信號(hào)線112上預(yù)先提供的行地址來(lái)進(jìn)行解碼時(shí)開(kāi)始處理。這在圖4中通過(guò)ROW信號(hào)在“行i”升高來(lái)反映。如前面參考圖2所解釋的那樣，使能ROW信號(hào)也使得像素P的輸出耦合至輸出線250。因此，在行i處對(duì)應(yīng)于奇數(shù)編號(hào)的列的像素P具有耦合至對(duì)應(yīng)采樣和保持電路121(在底部電路120b)的輸出，同時(shí)在行i處對(duì)應(yīng)于偶數(shù)編號(hào)的列的像素P使它們的輸出耦合至相應(yīng)的采樣和保持電路121(在頂部電路120t)。
頂部120t和底部120b電路調(diào)整和同時(shí)處理單一一行。低信號(hào)SHEb和SHEt隨ROW信號(hào)的升高也同時(shí)升高。這使底部和頂部電路120b中的采樣和保持電路121采樣和保持其相對(duì)應(yīng)的像素信號(hào)。
然后信號(hào)SHEb和SHEt降低。在這一點(diǎn)，采樣和保持電路具有緩沖的像素輸出并且將使得該緩沖信號(hào)提供給模數(shù)轉(zhuǎn)換器124。
此后不久，低ADEb和ADEt信號(hào)升高。這使能底部和頂部電路120b，120t中的模數(shù)轉(zhuǎn)換器124。在采樣和保持電路121中的用于奇數(shù)和偶數(shù)像素的緩沖信號(hào)被轉(zhuǎn)換成數(shù)字信號(hào)。然后ADEb和ADEt信號(hào)回到低。
由于數(shù)字處理和存儲(chǔ)系統(tǒng)130可獲得數(shù)字信號(hào)(在圖4中由信號(hào)線DATA上的“行i”表示)，在陣列中的下一行(即，行i+1)重復(fù)該處理，如在行i+1處的ROW信號(hào)升高所指示的那樣。重復(fù)該處理直到陣列中的每一行都已經(jīng)被處理。在這一點(diǎn)處，陣列110中的每一個(gè)像素P已經(jīng)被處理并且該處理可以重復(fù)用于另一個(gè)圖像幀。
上述的設(shè)備和方法因此提供了用于將由陣列110中的每一個(gè)像素P輸出的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的高速機(jī)制，其中該數(shù)字信號(hào)可以被數(shù)字處理和存儲(chǔ)系統(tǒng)130進(jìn)行數(shù)字處理和保存。然而，例如高速攝影，慢動(dòng)作攝影，以至從全息照相存儲(chǔ)器系統(tǒng)中檢索信息的一些應(yīng)用要求更快速的像素?cái)?shù)字化。因此，需要和期望用于在成像系統(tǒng)中執(zhí)行數(shù)字化的高速結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明涉及用于在成像系統(tǒng)中執(zhí)行數(shù)字化的高速結(jié)構(gòu)。在本發(fā)明的系統(tǒng)中，像素陣列與頂部和底部模擬處理和數(shù)字化電路相關(guān)聯(lián)。頂部和底部電路的每一個(gè)都耦合至偶數(shù)和奇數(shù)像素。因此，在本發(fā)明中，替代沿相同行的奇數(shù)和偶數(shù)像素分開(kāi)采樣和保持以及數(shù)字化處理，頂部和底部部分每一個(gè)都在像素陣列的不同行上以流水線方式工作。
根據(jù)下面參考附圖給出的本發(fā)明實(shí)例性實(shí)施例的詳細(xì)描述，本發(fā)明的前述和其它優(yōu)勢(shì)和特征將顯而易見(jiàn)。


圖1是現(xiàn)有技術(shù)的圖像處理系統(tǒng)的方框圖；圖2是在圖像處理系統(tǒng)中使用的現(xiàn)有技術(shù)的像素的方框圖；圖3是像素陣列和模擬處理和數(shù)字化系統(tǒng)的底部和頂部部分的詳細(xì)方框圖；圖4是示出圖3中所示設(shè)備的工作的時(shí)序圖；圖5是根據(jù)本發(fā)明的圖像處理系統(tǒng)的方框圖；圖6是根據(jù)本發(fā)明原理的像素陣列和模擬處理和數(shù)字化系統(tǒng)的方框圖；圖7是示出圖5中所示設(shè)備工作的時(shí)序圖；圖8是使用根據(jù)本發(fā)明原理的模擬處理和數(shù)字化系統(tǒng)的全息照相存儲(chǔ)器器件的詳細(xì)方框圖；和圖9是根據(jù)本發(fā)明原理的可替換實(shí)施例的詳細(xì)方框圖。
具體實(shí)施例方式
現(xiàn)在參考附圖，其中相同的參考標(biāo)號(hào)表示相同的元件，圖5示出結(jié)合本發(fā)明原理的成像系統(tǒng)500的一部分。成像系統(tǒng)包括修改的像素陣列110’，其耦合至修改的頂部和底部模擬處理和數(shù)字化電路120a’，120b’。盡管本發(fā)明的描述使用了諸如“頂部”和“底部”術(shù)語(yǔ)以便指明分開(kāi)的電路，但是技術(shù)人員將明白，這些分開(kāi)的電路不需要物理上位于像素陣列的頂部和底部，而是可以位于成像芯片上的任何適宜地方。成像系統(tǒng)還包括數(shù)字處理和存儲(chǔ)系統(tǒng)130。正如圖1中的成像系統(tǒng)100，像素陣列中的像素將光轉(zhuǎn)換成模擬電信號(hào)，該模擬電信號(hào)被模擬處理和數(shù)字化電路120a’，120b’數(shù)字化并且被數(shù)字處理和存儲(chǔ)系統(tǒng)130進(jìn)一步處理和存儲(chǔ)在數(shù)字域中。
在所示的實(shí)施例中，模擬處理和數(shù)字化電路120a’，120b’通過(guò)數(shù)據(jù)總線181耦合至數(shù)字處理和存儲(chǔ)系統(tǒng)。類(lèi)似的，控制器140通過(guò)控制總線182耦合至模擬處理和數(shù)字化電路120a’，120b’、像素陣列110’和數(shù)字處理和存儲(chǔ)系統(tǒng)130。然而，應(yīng)該認(rèn)識(shí)到，控制和數(shù)據(jù)信號(hào)在成像系統(tǒng)500的部件之間可以進(jìn)行不同的傳送。例如，替代分開(kāi)的數(shù)據(jù)和控制總線，信號(hào)總線可以用于傳送數(shù)據(jù)和控制信號(hào)?？商鎿Q的，控制和/或數(shù)據(jù)信號(hào)如果需要的話可以由點(diǎn)對(duì)點(diǎn)鏈接從電路發(fā)送到電路或者從電路發(fā)送到系統(tǒng)。
如圖6所示，每一個(gè)模擬處理和數(shù)字化電路120a’，120b’包括多個(gè)采樣和保持電路121和多個(gè)模數(shù)轉(zhuǎn)換器123。采樣和保持電路121的每一個(gè)都耦合至跟像素的相應(yīng)列相關(guān)聯(lián)的輸出線250。在本發(fā)明中，模擬處理和數(shù)字化電路120a’，120b’的采樣和保持電路121都耦合至陣列111的奇數(shù)和偶數(shù)編號(hào)的列。每一列還具有在列的頂部(120a’)和底部(120b’)處通過(guò)相應(yīng)線250與列耦合的采樣和保持電路121。每一個(gè)采樣和保持電路121還耦合至信號(hào)線122b(用于電路120b’)或122a(用于電路120a’)以便分別接收控制信號(hào)SHEa和SHEb?？刂菩盘?hào)SHEa，SHEb的狀態(tài)確定采樣和保持電路121何時(shí)采樣和保持其輸入信號(hào)。
每一個(gè)采樣和保持電路121跟相對(duì)應(yīng)的模數(shù)轉(zhuǎn)換器123相關(guān)聯(lián)。每一個(gè)模數(shù)轉(zhuǎn)換器123接收由采樣和保持電路121輸出的信號(hào)作為其輸入。每一個(gè)模數(shù)轉(zhuǎn)換器123在信號(hào)線124a(用于電路120a)或124b(用于電路120b)上分別接收控制信號(hào)ADEa，ADEb用于確定何時(shí)執(zhí)行模數(shù)轉(zhuǎn)換。
再參考圖6和圖7的時(shí)序圖，解釋修改的像素陣列110’和修改的模擬處理和數(shù)字化電路120a’，120b’的操作。當(dāng)行解碼器112對(duì)在信號(hào)線112上預(yù)先提供的行地址解碼并且設(shè)置信號(hào)線260之一為高邏輯狀態(tài)時(shí)開(kāi)始處理。其它信號(hào)線260被設(shè)置為低邏輯狀態(tài)。這在圖6中通過(guò)ROW信號(hào)在“行i”升高來(lái)反映。因?yàn)镽OW信號(hào)升高，從在已解碼的行(即，行i)中的像素中的輸出耦合至輸出線250。另外，為低的SHEa信號(hào)同樣被驅(qū)動(dòng)為高。SHEb信號(hào)仍然為低。這使能電路120a中的采樣和保持電路121以便采樣和保持已解碼的行的所有像素信號(hào)。
當(dāng)控制電路140發(fā)送一個(gè)新的行地址給行解碼器112時(shí)，ROW信號(hào)然后轉(zhuǎn)變至低邏輯狀態(tài)。當(dāng)行解碼器112完成對(duì)行地址解碼，其驅(qū)動(dòng)對(duì)應(yīng)于已解碼的行(即，行i+1)的信號(hào)線260為高并且設(shè)置其它信號(hào)線260至低邏輯狀態(tài)。這在圖7中通過(guò)行信號(hào)在“行i+1”處升高來(lái)反映。由于ROW信號(hào)在行i+1處升高，APEa和SHEb被驅(qū)動(dòng)為高。APEb和SHEa信號(hào)仍然為低。驅(qū)動(dòng)APEa為高使得電路120a’的模數(shù)轉(zhuǎn)換器123將(電路120a’的)采樣和保持電路121中保持的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。驅(qū)動(dòng)SHEb為高使得電路120b中的采樣和保持電路121對(duì)行i+1的所有像素信號(hào)進(jìn)行采樣和保持。
當(dāng)控制電路140發(fā)送另一個(gè)行地址給行解碼器112時(shí)，ROW信號(hào)然后轉(zhuǎn)變至低邏輯狀態(tài)。當(dāng)行解碼器112完成對(duì)行地址解碼，其驅(qū)動(dòng)對(duì)應(yīng)于已解碼的行(即，行i+2)的信號(hào)線260為高并且設(shè)置其它信號(hào)線260至低邏輯狀態(tài)。這在圖7中通過(guò)行信號(hào)在“行i+2”處升高來(lái)反映。由于ROW信號(hào)在行i+2處升高，輸出通過(guò)電路120a’的數(shù)模轉(zhuǎn)換器123轉(zhuǎn)換的數(shù)據(jù)。這通過(guò)圖7的DATA線上的行i塊(block)來(lái)反映。除了數(shù)據(jù)輸出以外，控制信號(hào)SHEa和ADEb都被驅(qū)動(dòng)為高。這使得電路120a’的采樣和保持電路121從行i+2采樣和保持像素信號(hào)。這還使得電路120b’的數(shù)模轉(zhuǎn)換器123執(zhí)行其數(shù)字轉(zhuǎn)換。
當(dāng)控制電路140發(fā)送另一個(gè)行地址給行地址解碼器112時(shí)，ROW信號(hào)然后轉(zhuǎn)變至低邏輯狀態(tài)。當(dāng)行解碼器112完成對(duì)行地址解碼，其按如上所述驅(qū)動(dòng)關(guān)于行i+3的信號(hào)線260?？刂菩盘?hào)APEa和SHEb都被驅(qū)動(dòng)為高，由此允許行i+3的采樣和保持以及對(duì)應(yīng)于行i+1的數(shù)據(jù)輸出。
注意，上面的描述假定處理是從行i開(kāi)始的。在通常的操作中，處理應(yīng)該從第一行開(kāi)始。如果行i不是第一行，則當(dāng)ROW信號(hào)在行i處升高時(shí)，信號(hào)ADEb將同樣被驅(qū)動(dòng)為高，和當(dāng)ROW信號(hào)在行i+1處再次被驅(qū)動(dòng)為高時(shí)，將獲得對(duì)應(yīng)于行i-1的數(shù)據(jù)。在圖7中，如虛線所示，信號(hào)跟上述事件相關(guān)聯(lián)。
因此，本發(fā)明修改頂部和底部模擬處理和數(shù)字化電路120a’，120b’以便能夠從奇數(shù)和偶數(shù)列中接收信號(hào)。在另一個(gè)電路120b’對(duì)先前采樣和保持的行執(zhí)行數(shù)字化時(shí)，通過(guò)使用兩個(gè)電路120a’之一來(lái)采樣和保持一行像素P，使得處理能力加倍。在這種方式中，在任何給定時(shí)間，一個(gè)采樣和保持電路被激活，一個(gè)模數(shù)轉(zhuǎn)換也被激活。這種流水線輸送方式要求行解碼器以是從前的兩倍速度運(yùn)行，但是允許數(shù)據(jù)以加倍的速度轉(zhuǎn)換。
正如前面提到的，這樣的高速轉(zhuǎn)換可以在多種應(yīng)用中使用，包括例如讀全息照相存儲(chǔ)器系統(tǒng)。圖8示出了本發(fā)明的成像系統(tǒng)500是如何用在全息照相存儲(chǔ)器系統(tǒng)800中的。全息照相存儲(chǔ)器系統(tǒng)800包括激光器801，用于產(chǎn)生參考光束R。使用可控光學(xué)器件路徑802來(lái)聚焦該參考光束以便形成聚焦的光束R’，其照明全息照相記錄介質(zhì)803。響應(yīng)聚焦的光束R’，全息照相記錄介質(zhì)將該聚焦的光束R’衍射成衍射光束R”，其經(jīng)過(guò)第二可控光學(xué)器件路徑804以產(chǎn)生光束R，其被本發(fā)明的成像系統(tǒng)500讀出?？刂破?05調(diào)整激光器801的操作，可控的光學(xué)器件802，全息照相記錄介質(zhì)803的定位，第二可控光學(xué)器件804的操作和成像系統(tǒng)500。
可以延伸本發(fā)明的原理以便通過(guò)在附加的模數(shù)轉(zhuǎn)換器123和采樣和保持電路121的使用中修改模擬處理和數(shù)字化電路120a’，120b’，產(chǎn)生更快的成像系統(tǒng)。例如，圖9示出了修改的模擬處理和數(shù)字化電路120a”。被設(shè)計(jì)成結(jié)合類(lèi)似的修改型式的電路120b’(未示出)操作的修改的電路120a”現(xiàn)在使用雙倍數(shù)量的采樣和保持電路121和雙倍數(shù)量的模數(shù)轉(zhuǎn)換器123。原始電路121，123分別被控制信號(hào)SHEa1和ADEa1控制，同時(shí)附加電路121，123分別被控制信號(hào)SHEa2和ADEa2控制。行解碼器以兩倍速度操作，兩組電路121，123以交錯(cuò)方式操作。在這種方式中，成像系統(tǒng)的速度可以加倍，或者通過(guò)使用附加組的采樣和保持電路和模數(shù)轉(zhuǎn)換器123來(lái)進(jìn)一步提高(根據(jù)交錯(cuò)程度)。
盡管已經(jīng)結(jié)合實(shí)例性實(shí)施例詳細(xì)描述了本發(fā)明，但是應(yīng)該理解，本發(fā)明不限于上述的實(shí)施例。而且，可以修改本發(fā)明以便結(jié)合這里沒(méi)有描述的任何數(shù)量的變化，替換，替代或等效的布置，這些都跟本發(fā)明的精神和范圍匹配。
因此，本發(fā)明不受前述說(shuō)明或附圖的限制，而是僅僅由附屬的權(quán)利要求書(shū)的范圍限制。
權(quán)利要求
1.一種全息照相存儲(chǔ)器系統(tǒng)，包括激光器，用于產(chǎn)生參考光束；全息照相介質(zhì)；第一光學(xué)系統(tǒng)，布置在所述激光器和所述全息照相介質(zhì)之間；成像系統(tǒng)；和第二光學(xué)系統(tǒng)，沿著由所述全息照相介質(zhì)從所述參考光束中產(chǎn)生的衍射光束，被布置在所述全息照相介質(zhì)和該成像系統(tǒng)之間；其中所述成像系統(tǒng)還包括，像素陣列，其包括以行和列布置的多個(gè)像素，各個(gè)列中的像素有選擇地連接列輸出線；第一數(shù)字化電路，其包括分別耦合至所述列輸出線的第一多個(gè)第一處理電路；和第二數(shù)字化電路，其包括分別耦合至所述列輸出線的第二多個(gè)第二處理電路；其中每一個(gè)列輸出線提供像素信號(hào)給在所述第一和第二數(shù)字化電路的每一個(gè)中的至少一個(gè)處理電路。
2.根據(jù)權(quán)利要求1的全息照相存儲(chǔ)器系統(tǒng)，其中所述第一多個(gè)第一處理電路中的每一個(gè)還包括采樣和保持電路，其包括，第一輸入，其耦合至所述列輸出線的一個(gè)列輸出線；第一輸出；和第一使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第二輸入，其耦合至所述第一輸出；第二輸出；和第二使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
3.根據(jù)權(quán)利要求2的全息照相存儲(chǔ)器系統(tǒng)，其中所述第二多個(gè)第二處理電路中的每一個(gè)還包括采樣和保持電路，其包括，第三輸入，其耦合至所述列輸出線的一個(gè)列輸出線；第三輸出；和第三使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第四輸入，其耦合至所述第三輸出；第四輸出；和第四使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
4.根據(jù)權(quán)利要求3的全息照相存儲(chǔ)器系統(tǒng)，其中所述第一多個(gè)在數(shù)目上等于所述第二多個(gè)。
5.根據(jù)權(quán)利要求3的全息照相存儲(chǔ)器系統(tǒng)，其中所述第一和第三使能線傳送公共的第一控制信號(hào)。
6.根據(jù)權(quán)利要求5的全息照相存儲(chǔ)器系統(tǒng)，其中所述第二和第四使能線傳送公共的第二控制信號(hào)。
7.根據(jù)權(quán)利要求3的全息照相存儲(chǔ)器系統(tǒng)，其中所述第一數(shù)字化電路還包括第三多個(gè)第三處理電路，其分別耦合至所述列輸出線，所述第三多個(gè)第三處理電路中的每一個(gè)還包括，采樣和保持電路，其包括，第五輸入，其耦合至所述列輸出線的一個(gè)列輸出線；第五輸出；和第五使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第六輸入，其耦合至所述第五輸出；第六輸出；和第六使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
8.根據(jù)權(quán)利要求7的全息照相存儲(chǔ)器系統(tǒng)，其中所述第二數(shù)字化電路還包括第四多個(gè)第四處理電路，其分別耦合至所述列輸出線，所述第四多個(gè)第四處理電路中的每一個(gè)還包括，采樣和保持電路，其包括，第七輸入，其耦合至所述列輸出線的一個(gè)列輸出線；第七輸出；和第七使能線，其耦合至所述采樣和保持電路；以及模數(shù)轉(zhuǎn)換器，其包括，第八輸入，其耦合至所述第七輸出；第八輸出；和第八使能線，其耦合至所述模數(shù)轉(zhuǎn)換器。
9.根據(jù)權(quán)利要求8的全息照相存儲(chǔ)器系統(tǒng)，其中所述第三多個(gè)在數(shù)目上等于所述第一多個(gè)。
10.根據(jù)權(quán)利要求8的全息照相存儲(chǔ)器系統(tǒng)，其中所述第三多個(gè)在數(shù)目上等于所述第四多個(gè)。
全文摘要
一種成像系統(tǒng)，其特征在于通過(guò)使用將采樣和保持操作跟模數(shù)轉(zhuǎn)換進(jìn)行流水線作業(yè)的頂部和底部數(shù)字化電路來(lái)高速數(shù)字化像素信號(hào)。在操作中，當(dāng)一個(gè)數(shù)字化電路執(zhí)行采樣和保持操作時(shí)，其它數(shù)字化電路執(zhí)行模數(shù)轉(zhuǎn)換。通過(guò)在頂部和底部數(shù)字化電路中使用附加組的采樣和保持電路和模數(shù)轉(zhuǎn)換器來(lái)進(jìn)行流水線操作和交錯(cuò)操作，可以進(jìn)一步提高成像系統(tǒng)的速度。
文檔編號(hào)H04N5/335GK1746796SQ20051010856
公開(kāi)日2006年3月15日 申請(qǐng)日期2002年8月16日 優(yōu)先權(quán)日2001年8月17日
發(fā)明者E·漢森, A·卡里姆斯基, K·波斯蒂尼科夫 申請(qǐng)人:微米技術(shù)有限公司