專利名稱：基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒的制作方法
技術領域：
本發(fā)明涉及一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，屬于衛(wèi)星數(shù)字電視系統(tǒng)，進一步屬于衛(wèi)星數(shù)字電視系統(tǒng)中的用戶終端接收設備。
背景技術：
整個衛(wèi)星數(shù)字電視系統(tǒng)由發(fā)送端、轉發(fā)衛(wèi)星和信號接收及用戶終端設備組成如圖1所示，所述的發(fā)送端分為兩部分，一部分為信號形成(即信源編碼)1’和復用部分2’，另一部分為信號傳輸(即信道編碼)3’與數(shù)字調(diào)制部分4’；編碼與復用的設備可以采用高速計算機或?qū)Ｓ迷O備，而信道編碼與數(shù)字調(diào)制部分一般采用專用設備。
所述的轉發(fā)衛(wèi)星能傳送信號的信道數(shù)量為N，則計算公式為N＝n*fz/fd，其中n為衛(wèi)星轉發(fā)器的數(shù)量；fz為單個衛(wèi)星轉發(fā)器的帶寬；fd為單路信道與防止干擾所需的帶寬之和。
所述的信號接收設備包括拋物面天線、饋源。
如圖2所示，所述的用戶終端設備通過信號接收設備接收到衛(wèi)星射頻信號后，經(jīng)過其包含的調(diào)諧器5’調(diào)諧、信道解調(diào)6’、信源解碼7’和顯示播放8’后以模擬視頻信號和模擬音頻信號的格式輸出。
目前的用戶終端設備接收到的衛(wèi)星射頻信號的帶寬為950MHZ～2150MHZ，用戶終端設備的信道調(diào)制方式為QPSK(正交相移鍵控調(diào)制)，采用的調(diào)諧器、信道解調(diào)模塊一般為集成模塊，信源解碼的制式一般為MPEG2，采用專用芯片，操作系統(tǒng)及其應用程序是與專用芯片固化在一起的。
上述用戶終端設備的缺點在于1、信道利用率低MPEG2的壓縮方式的壓縮率低，一套商用標清(720×576，50場/秒，或者720×480，60場/秒)電視節(jié)目壓縮后的數(shù)據(jù)速率是3～4Mbps；另外采用QPSK的信道調(diào)制方式，而8PSK(8相鍵控調(diào)制)、16QAM(正交幅度調(diào)制)等技術還沒有得到應用，一個轉發(fā)器帶寬最高為54Mbit，傳輸?shù)男诺罃?shù)量有限。
2、沒有自主知識產(chǎn)權，需要支付巨額的專利費目前國內(nèi)在使用的衛(wèi)星數(shù)字電視終端一般采用國外的現(xiàn)成技術，類似于DVD一樣，需要向?qū)＠钟姓咧Ц毒揞~的專利費。
機頂盒內(nèi)部的操作系統(tǒng)與應用軟件基本上是由購買的主處理芯片廠商提供的，沒有自主知識產(chǎn)權，每臺終端設備的MPEG-2專利費就高達2.5美金。
3、功能單一一般只是具有衛(wèi)星信號接收與播放的功能，沒有更新的功能出現(xiàn)。
4、安全性差MPEG2是國際上成熟的視音頻編解碼技術，掌握該技術的門檻低；市場上有很多非法的機頂盒，私裝泛濫；如果衛(wèi)星轉發(fā)器被不法分子攻擊，衛(wèi)星用戶很容易接收到非法節(jié)目，難以管理。

發(fā)明內(nèi)容
本發(fā)明提供的一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，采用嵌入式系統(tǒng)架構研制機頂盒，增強了功能，提高了信道利用率。
為了達到上述目的，本發(fā)明提供了一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，包含主處理電路，以及分別與主處理電路連接的前面板模塊和電源模塊；所述的主處理電路包含依次連接的調(diào)諧與解調(diào)模塊、數(shù)字信號處理DSP模塊和CPU模塊；所述的調(diào)諧與解調(diào)模塊包含依次連接的調(diào)諧模塊和信道解調(diào)模塊；所述的調(diào)諧模塊內(nèi)部的狀態(tài)寄存器由數(shù)字信號處理DSP模塊通過I2C(Inter-Integrated Circuit，植入集成電路)總線寫入配置，配置正確后正常工作；解調(diào)模塊的輸入端輸入衛(wèi)星射頻信號，將得到的中頻信號輸出到信道解調(diào)模塊中；所述的信道解調(diào)模塊的輸入端連接所述調(diào)諧模塊的輸出端，采用QPSK(正交相移鍵控調(diào)制)信道解調(diào)，對輸入的中頻信號進行信道解調(diào)后輸出信號為8bit并行輸出的TS(傳輸)碼流、TS碼流輸出時鐘、TS碼流同步信號；所述的數(shù)字信號處理DSP模塊通過GPIO(通用輸入/輸出)模擬I2C總線和第一高速并行口連接所述的調(diào)諧與解調(diào)模塊，所述的數(shù)字信號處理DSP模塊包含解復用模塊、視音頻同步模塊、視頻解碼模塊和音頻處理輸出模塊，所述的數(shù)字信號處理DSP模塊還連接第一SDRAM(同步動態(tài)隨機存儲器)和第一FLASH(閃存)；所述的數(shù)字信號處理DSP模塊利用FLASH對系統(tǒng)進行上電/清零初始化；通過GPIO模擬I2C總線往調(diào)諧與解調(diào)模塊寫入各個寄存器配置；通過第一高速并行口接收調(diào)諧與解調(diào)模塊輸出的TS碼流，通過中斷和DMA(直接存儲器存取)控制器并緩存于數(shù)字信號處理DSP模塊中的SDRAM中；所述的解復用模塊對緩存于SDRAM中的TS碼流進行解復用，得到視頻ES流(基本流)、音頻ES流、DTS(開始解碼時間)、PTS(開始播放時間)、PCR(參考時鐘)；所述的視音頻同步模塊利用開始解碼時間DTS、開始播放時間PTS、參考時鐘PCR對視音頻進行同步控制；所述的視頻解碼模塊對視頻ES流進行AVS視頻解碼，將解碼后的數(shù)字視頻信號進行ITU-T656格式轉換，通過第二高速并行口輸出；所述的音頻處理輸出模塊將音頻ES流通過高速串行口(SPI口)輸出；所述的CPU模塊通過UART(通用異步接收器發(fā)送器)口和I2S總線連接所述的數(shù)字信號處理DSP模塊；通過GPIO信號線連接所述的前面板模塊；通過網(wǎng)絡接口連接PC(個人計算機)機；所述的CPU模塊還連接第二SDRAM和第二FLASH；所述的CPU模塊利用FLASH對系統(tǒng)進行上電/清零初始化；通過UART口將控制指令發(fā)送給數(shù)字信號處理DSP模塊；通過I2S總線接收數(shù)字信號處理DSP模塊的高速串行口(SPORT接口)輸出的已去除空包的TS回傳碼流；將操作系統(tǒng)內(nèi)核、應用程序、中間數(shù)據(jù)存儲在第二SDRAM中；所述的CPU模塊上嵌入了Reworks/Rede(中國電子科技集團32研究所開發(fā)的操作系統(tǒng))操作系統(tǒng)內(nèi)核，并且在嵌入式操作系統(tǒng)內(nèi)核的基礎上移植TCP/IP(傳輸控制協(xié)議/網(wǎng)際協(xié)議)協(xié)議，完成SDRAM與FLASH的配置、操作系統(tǒng)內(nèi)核移植、紅外指令接收、面板按鍵信號接收、指令的編譯并通過UART接口傳送到數(shù)字信號處理DSP模塊、數(shù)字信號處理DSP模塊回傳TS碼流的接收、網(wǎng)絡接口驅(qū)動、串行接口的驅(qū)動等。
進一步，所述的主處理電路還包含依次連接數(shù)字信號處理DSP模塊的視頻D/A模塊和顯示器，依次連接數(shù)字信號處理DSP模塊的音頻解碼模塊、音頻D/A模塊和音箱，以及FPGA(現(xiàn)場可編程門陣列)模塊；所述的視頻D/A模塊由數(shù)字信號處理DSP模塊通過GPIO模擬I2C總線進行寄存器配置；視頻D/A模塊對數(shù)字信號處理DSP模塊輸出的ITU-T656制式的解碼后視頻信號進行數(shù)模轉換，將轉換后的模擬視頻信號輸出到顯示器；所述的音頻解碼模塊通過SPI(串行外圍接口)總線接收數(shù)字信號處理DSP模塊輸出的音頻ES流，進行音頻解碼；所述的音頻D/A模塊對音頻解碼模塊輸出的PCM(脈沖編碼調(diào)制)數(shù)據(jù)轉換后得到左右聲道音頻信號，將該左右聲道音頻信號輸出到音箱；所述的FPGA模塊接收高電平觸發(fā)信號，對該信號進行反相后，給CPU模塊、數(shù)字信號處理DSP模塊、音頻D/A模塊提供低電平清零信號；接收27MHZ有源晶振輸入的時鐘，分成2路輸出給數(shù)字信號處理DSP模塊與視頻D/A模塊；接收來自前面板模塊的6路高電平觸發(fā)信號，對該信號進行反相后，產(chǎn)生6路低電平觸發(fā)信號，并輸出給CPU模塊。
所述的前面板模塊通過信號線連接主處理電路，具有紅外遙控指令、面板按鍵接收、頻道信息顯示的功能；所述的電源模塊通過第一電源線和第二電源線連接主處理電路，為主處理電路供電。
本發(fā)明提供的一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，采用嵌入式系統(tǒng)架構研制機頂盒，增強了功能；在相同衛(wèi)星轉發(fā)器的帶寬下，可使傳輸?shù)男l(wèi)星頻道數(shù)目增加，提高了信道利用率。


圖1是背景技術中衛(wèi)星數(shù)字電視系統(tǒng)中發(fā)送端的結構示意圖；圖2是背景技術中衛(wèi)星數(shù)字電視系統(tǒng)中用戶終端設備的結構示意圖；圖3是本發(fā)明提供的一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒的結構示意圖；圖4是本發(fā)明提供的一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒的主處理電路的結構示意圖。
具體實施例方式
以下根據(jù)圖3、圖4具體說明本發(fā)明的一種最佳實施方式如圖3所示，本發(fā)明提供了一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，包含主處理電路1，以及分別與主處理電路1連接的前面板模塊2和電源模塊3；如圖4所示，所述的主處理電路1包含依次連接的調(diào)諧與解調(diào)模塊101、數(shù)字信號處理DSP模塊102和CPU模塊103；所述的調(diào)諧與解調(diào)模塊101包含依次連接的調(diào)諧模塊和信道解調(diào)模塊；所述的調(diào)諧模塊內(nèi)部的狀態(tài)寄存器由數(shù)字信號處理DSP模塊102通過I2C總線寫入配置，配置正確后正常工作；解調(diào)模塊的輸入端輸入衛(wèi)星射頻信號，將得到的T、P通道中頻信號輸出到信道解調(diào)模塊中；所述的信道解調(diào)模塊的輸入端連接所述調(diào)諧模塊的輸出端，采用QPSK信道解調(diào)，對輸入的T、P通道中頻信號進行信道解調(diào)后輸出信號為8bit并行輸出的TS碼流、TS碼流輸出時鐘、TS碼流同步信號；所述的數(shù)字信號處理DSP模塊102通過GPIO模擬I2C總線和高速并行口1連接所述的調(diào)諧與解調(diào)模塊101，所述的數(shù)字信號處理DSP模塊102包含解復用模塊、視音頻同步模塊、視頻解碼模塊和音頻處理輸出模塊，所述的數(shù)字信號處理DSP模塊102還連接一SDRAM1021和一FLASH1022；所述的數(shù)字信號處理DSP模塊102利用FLASH1022對系統(tǒng)進行上電/清零初始化；通過GPIO模擬I2C總線往調(diào)諧與解調(diào)模塊101寫入各個寄存器配置；通過高速并行口1接收調(diào)諧與解調(diào)模塊101輸出的TS碼流，通過中斷和DMA控制器并緩存于數(shù)字信號處理DSP模塊102中的SDRAM1021中；所述的解復用模塊對緩存于SDRAM1021中的TS碼流進行解復用，得到視頻ES流、音頻ES流、DTS、PTS、PCR；所述的視音頻同步模塊利用開始解碼時間DTS、開始播放時間PTS、參考時鐘PCR對視音頻進行同步控制；所述的視頻解碼模塊對視頻ES流進行AVS視頻解碼，將解碼后的數(shù)字視頻信號進行ITU-T656格式轉換，通過高速并行口2輸出；所述的音頻處理輸出模塊將音頻ES流通過高速串行口輸出；所述的CPU模塊103通過UART口和I2S總線連接所述的數(shù)字信號處理DSP模塊102；通過GPIO信號線連接所述的前面板模塊2；通過網(wǎng)絡接口連接PC機；所述的CPU模塊103還連接一SDRAM1031和一FLASH1032；所述的CPU模塊103利用FLASH1032對系統(tǒng)進行上電/清零初始化；通過UART口將控制指令發(fā)送給數(shù)字信號處理DSP模塊102；通過I2S總線接收數(shù)字信號處理DSP模塊102的高速串行口輸出的已去除空包的TS回傳碼流；將操作系統(tǒng)內(nèi)核、應用程序、中間數(shù)據(jù)存儲在SDRAM1031中；所述的CPU模塊103上嵌入了Reworks/Rede操作系統(tǒng)內(nèi)核，并且在嵌入式操作系統(tǒng)內(nèi)核的基礎上移植TCP/IP協(xié)議，完成SDRAM1031與FLASH1032的配置、操作系統(tǒng)內(nèi)核移植、紅外指令接收、面板按鍵信號接收、指令的編譯并通過UART接口傳送到數(shù)字信號處理DSP模塊102、數(shù)字信號處理DSP模塊102回傳TS碼流的接收、網(wǎng)絡接口驅(qū)動、串行接口的驅(qū)動等。
進一步，所述的主處理電路1還包含依次連接數(shù)字信號處理DSP模塊102的視頻D/A模塊104和顯示器105，依次連接數(shù)字信號處理DSP模塊102的音頻解碼模塊106、音頻D/A模塊107和音箱108，以及FPGA109(現(xiàn)場可編程門陣列)模塊；所述的視頻D/A模塊104由數(shù)字信號處理DSP模塊102通過GPIO模擬I2C總線進行寄存器配置；視頻D/A模塊104對數(shù)字信號處理DSP模塊102輸出的ITU-T656制式的解碼后視頻信號進行數(shù)模轉換，將轉換后的模擬視頻信號輸出到顯示器105；所述的音頻解碼模塊106通過SPI總線接收數(shù)字信號處理DSP模塊102輸出的音頻ES流，進行音頻解碼；所述的音頻D/A模塊107對音頻解碼模塊106輸出的PCM數(shù)據(jù)轉換后得到左右聲道音頻信號，將該左右聲道音頻信號輸出到音箱108；所述的FPGA模塊109接收高電平觸發(fā)信號，對該信號進行反相后，給CPU模塊103、數(shù)字信號處理DSP模塊102、音頻D/A模塊107提供低電平清零信號；接收27MHZ有源晶振輸入的時鐘，分成2路輸出給數(shù)字信號處理DSP模塊102與視頻D/A模塊104；接收來自前面板模塊2的6路高電平觸發(fā)信號，對該信號進行反相后，產(chǎn)生6路低電平觸發(fā)信號，并輸出給CPU模塊103。
所述的前面板模塊2通過信號線連接主處理電路1，具有紅外遙控指令、面板按鍵接收、頻道信息顯示的功能；所述的電源模塊3通過電源線1和電源線2連接主處理電路1，為主處理電路1供電。
本發(fā)明提供的一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，采用嵌入式系統(tǒng)架構研制機頂盒，增強了功能；在相同衛(wèi)星轉發(fā)器的帶寬下，可使傳輸?shù)男l(wèi)星頻道數(shù)目增加，提高了信道利用率。
權利要求
1.一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，包含主處理電路(1)，以及分別與主處理電路(1)連接的前面板模塊(2)和電源模塊(3)；所述的主處理電路(1)包含依次連接的調(diào)諧與解調(diào)模塊(101)、數(shù)字信號處理模塊(102)和CPU模塊(103)；所述的數(shù)字信號處理模塊(102)通過通用輸入/輸出模擬植入集成電路總線和第一高速并行口連接所述的調(diào)諧與解調(diào)模塊(101)，所述的數(shù)字信號處理模塊(102)包含解復用模塊、視音頻同步模塊、視頻解碼模塊和音頻處理輸出模塊，所述的數(shù)字信號處理模塊(102)還連接第一同步動態(tài)隨機存儲器(1021)和第一閃存(1022)；所述的數(shù)字信號處理模塊(102)利用第一閃存(1022)對系統(tǒng)進行上電/清零初始化；通過通用輸入/輸出模擬植入集成電路總線往調(diào)諧與解調(diào)模塊(101)寫入各個寄存器配置；通過第一高速并行口接收調(diào)諧與解調(diào)模塊(101)輸出的傳輸碼流，通過中斷和直接存儲器存取控制器并緩存于數(shù)字信號處理模塊(102)中的第一同步動態(tài)隨機存儲器(1021)中；所述的CPU模塊(103)通過通用異步接收器發(fā)送器口和植入集成電路總線連接所述的數(shù)字信號處理模塊(102)；通過通用輸入/輸出信號線連接所述的前面板模塊(2)；通過網(wǎng)絡接口連接個人計算機；所述的CPU模塊(103)還連接第二同步動態(tài)隨機存儲器(1031)和第二閃存(1032)。
2.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的調(diào)諧與解調(diào)模塊(101)包含依次連接的調(diào)諧模塊和信道解調(diào)模塊；所述的調(diào)諧模塊內(nèi)部的狀態(tài)寄存器由數(shù)字信號處理模塊(102)通過植入集成電路總線寫入配置，配置正確后正常工作；解調(diào)模塊的輸入端輸入衛(wèi)星射頻信號，將得到的中頻信號輸出到信道解調(diào)模塊中；所述的信道解調(diào)模塊的輸入端連接所述調(diào)諧模塊的輸出端，采用正交相移鍵控信道解調(diào)，對輸入的中頻信號進行信道解調(diào)后輸出信號為8比特并行輸出的傳輸碼流、傳輸碼流輸出時鐘、傳輸碼流同步信號。
3.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的解復用模塊對緩存于同步動態(tài)隨機存儲器(1021)中的傳輸碼流進行解復用，得到視頻基本流、音頻基本流、開始解碼時間、開始播放時間、參考時鐘。
4.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的視音頻同步模塊利用開始解碼時間、開始播放時間、參考時鐘對視音頻進行同步控制；所述的視頻解碼模塊對視頻基本流進行AVS視頻解碼，將解碼后的數(shù)字視頻信號進行ITU-T656格式轉換，通過第二高速并行口輸出；所述的音頻處理輸出模塊將音頻基本流通過高速串行口輸出。
5.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的CPU模塊(103)利用閃存(1032)對系統(tǒng)進行上電/清零初始化；通過通用異步接收器發(fā)送器口將控制指令發(fā)送給數(shù)字信號處理模塊(102)；通過植入集成電路總線接收數(shù)字信號處理模塊(102)的高速串行口輸出的已去除空包的傳輸回傳碼流；將操作系統(tǒng)內(nèi)核、應用程序、中間數(shù)據(jù)存儲在SDRAM(1031)中；所述的CPU模塊(103)上嵌入了由中國電子科技集團32研究所開發(fā)的Reworks/Rede操作系統(tǒng)內(nèi)核，并且在嵌入式操作系統(tǒng)內(nèi)核的基礎上移植TCP/IP協(xié)議。
6.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的主處理電路(1)還包含依次連接數(shù)字信號處理模塊(102)的視頻D/A模塊(104)和顯示器(105)；所述的視頻D/A模塊(104)由數(shù)字信號處理模塊(102)通過通用輸入/輸出模擬植入集成電路總線進行寄存器配置；視頻D/A模塊(104)對數(shù)字信號處理模塊(102)輸出的ITU-T656制式的解碼后視頻信號進行數(shù)模轉換，將轉換后的模擬視頻信號輸出到顯示器(105)。
7.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的主處理電路(1)還包含依次連接數(shù)字信號處理模塊(102)的音頻解碼模塊(106)、音頻D/A模塊(107)和音箱(108)；所述的音頻解碼模塊(106)通過服務提供界面總線接收數(shù)字信號處理模塊(102)輸出的音頻基本流，進行音頻解碼；所述的音頻D/A模塊(107)對音頻解碼模塊(106)輸出的脈沖編碼調(diào)制數(shù)據(jù)轉換后得到左右聲道音頻信號，將該左右聲道音頻信號輸出到音箱(108)。
8.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的主處理電路(1)還包含可編程門陣列模塊(109)；所述的現(xiàn)場可編程門陣列模塊(109)接收高電平觸發(fā)信號，對該信號進行反相后，給CPU模塊(103)、數(shù)字信號處理模塊(102)、音頻D/A模塊(107)提供低電平清零信號；接收27MHZ有源晶振輸入的時鐘，分成2路輸出給數(shù)字信號處理模塊(102)與視頻D/A模塊(104)；接收來自前面板模塊(2)的6路高電平觸發(fā)信號，對該信號進行反相后，產(chǎn)生6路低電平觸發(fā)信號，并輸出給CPU模塊(103)。
9.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的前面板模塊(2)通過信號線連接主處理電路(1)。
10.如權利要求1所述的基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，其特征在于，所述的電源模塊(3)通過第一電源線和第二電源線連接主處理電路(1)，為主處理電路(1)供電。
全文摘要
一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，包含主處理電路，以及分別與主處理電路連接的前面板模塊和電源模塊；該主處理電路包含依次連接的調(diào)諧與解調(diào)模塊、數(shù)字信號處理DSP模塊和CPU模塊；進一步，該主處理電路還包含依次連接數(shù)字信號處理DSP模塊的視頻D/A模塊和顯示器，依次連接數(shù)字信號處理DSP模塊的音頻解碼模塊、音頻D/A模塊和音箱，以及FPGA(現(xiàn)場可編程門陣列)模塊。本發(fā)明提供的一種基于嵌入式技術的衛(wèi)星數(shù)字電視機頂盒，采用嵌入式系統(tǒng)架構研制機頂盒，增強了功能；在相同衛(wèi)星轉發(fā)器的帶寬下，可使傳輸?shù)男l(wèi)星頻道數(shù)目增加，提高了信道利用率。
文檔編號H04N7/20GK1777230SQ200510111148
公開日2006年5月24日 申請日期2005年12月5日 優(yōu)先權日2005年12月5日
發(fā)明者董峰, 張鈺, 曹文鋒, 侯鋼, 王國中 申請人:上海廣電(集團)有限公司中央研究院