專利名稱：一種快速擾碼發(fā)生器及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于擾碼發(fā)生器技術(shù)領(lǐng)域，具體地說是一種快速擾碼發(fā)生器及其實現(xiàn)方法。
背景技術(shù)：
在WCDMA移動通信中，擾碼發(fā)生器是最基本的理論基礎(chǔ)之一，在WCDMA的上下行發(fā)生與接收中，都會用到擾碼發(fā)生器。所謂擾碼發(fā)生器，事實上就是用移位寄存器實現(xiàn)的偽隨機序列發(fā)生器，該偽隨機序列具有良好的自相關(guān)性與互相關(guān)性等一系列算法運算。
在現(xiàn)有技術(shù)中，3G TS 25.213 V3.4.0分發(fā)與調(diào)制(Spreading andmodulation)技術(shù)提出了中下行擾碼的產(chǎn)生方法，現(xiàn)有下行擾碼產(chǎn)生方法如下下行擾碼共有218-1＝262，143個擾碼，標(biāo)號為0～262，142。擾碼分成512個擾碼集，每個擾碼集有16個擾碼，其中1個是主擾碼(primary scrambling code)，其它15個是從擾碼(secondary scrambling code)。主擾碼包含擾碼n＝16×i(i＝0～511)，第i個集的從擾碼包含擾碼16×i+k(k＝1～15)。主擾碼和從擾碼是唯一對應(yīng)的。因此，擾碼k＝0～8191得到利用。
512個主擾碼又進(jìn)一步分成64個擾碼組，每個擾碼組包含8個擾碼。16×8×j+16×k(j＝0～63，k＝0～7)。每個小區(qū)分配一個主擾碼。
下行擾碼序列是通過兩個實序列合并成復(fù)序列，每個實序列由兩個m序列模2加生成的序列的38400片斷(擾碼長度是38400)。每個m序列的生成多項式階數(shù)是18，對x是1+x7+x18，y是1+y5+y7+y10+y18。因此，擾碼是Gold序列的38400片斷。
上述說明的是協(xié)議中的擾碼。擾碼的具體生成方法請參閱圖1現(xiàn)有技術(shù)中擾碼發(fā)生器擾碼生成圖。擾碼的具體生成方法是用擾碼號為n的擾碼用序列zn來生成，zn(i)表示n號擾碼的第i個符號。
初始條件x(0)＝1，x(1)＝x(2)＝...＝x(16)＝x(17)＝0y(0)＝y(tǒng)(1)＝...＝y(tǒng)(16)＝y(tǒng)(17)＝1遞推公式x(i+18)＝x(i+7)+x(i)mod2，i＝0，...，218-20y(i+18)＝y(tǒng)(i+10)+y(i+7)+y(i+5)+y(i)mod2，i＝0，...，218-20因此，Gold序列zn為zn(i)＝x((i+n)mod(218-1))+y(i)mod2，i＝0，...，218-2.
則擾碼號為n的擾碼是Sdl，n(i)＝zn(i)+jZn(i+M)，i＝0，...，N-1.
其中j表示虛數(shù)，M＝131072，N是碼片周期，即38400。
當(dāng)配置的碼號為n時，需要對圖1中的x序列移位n次，然后才能出來所需的擾碼，如果需要產(chǎn)生n號擾碼在M個相位以后的碼字，則需要繼續(xù)在對x序列進(jìn)行n次移位后的基礎(chǔ)上對x序列和y序列同時再進(jìn)行M次移位。
雖然現(xiàn)有技術(shù)提供了一種擾碼的具體生成方法，但是在實現(xiàn)過程中，經(jīng)常會遇到需要在很短時間內(nèi)產(chǎn)生需要的任意碼號在任意相位的碼字，用這種方法來產(chǎn)生擾碼至少要延遲n+M的時間才能產(chǎn)生所需的碼字，這樣就很可能滿足不了實現(xiàn)過程中實時性的要求。同時，如果要實時產(chǎn)生擾碼，可以提前n+M的時間產(chǎn)生擾碼，這固然滿足了實時性的要求，但是在這n+M的時間內(nèi)，該擾碼發(fā)生器就會被獨占，不能被用作它途，可能需要若干套擾碼發(fā)生器來滿足實現(xiàn)不同多徑或信道的搜索或解調(diào)功能。第三，提前產(chǎn)生擾碼的方法增加了裝置的功耗，提前產(chǎn)生擾碼也增加了控制的復(fù)雜度。由于這三點原因，傳統(tǒng)的擾碼發(fā)生方法在控制復(fù)雜度、功耗和資源上都存在較大浪費。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種快速擾碼發(fā)生器及其實現(xiàn)方法，能在WCDMA系統(tǒng)中產(chǎn)生任意碼號任意相位的擾碼。
本發(fā)明的另一個目的在于提供一種快速擾碼發(fā)生器及其實現(xiàn)方法，提高擾碼的實時性。
本發(fā)明的再一個目的在于提供一種快速擾碼發(fā)生器及其實現(xiàn)方法，降低資源占用，提高復(fù)用水平，用較少的擾碼發(fā)生器實現(xiàn)擾碼發(fā)生功能。
為完成上述發(fā)明目的，本發(fā)明采用的整體技術(shù)方案為一種快速擾碼發(fā)生器，包括一產(chǎn)生低位計數(shù)值的計數(shù)器，其輸入端接受擾碼使能信號，輸出端連接一產(chǎn)生高位計數(shù)值的計數(shù)器，用于產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值；一產(chǎn)生高位計數(shù)值的計數(shù)器，其輸入端連接所述的產(chǎn)生低位計數(shù)值的計數(shù)器，用于產(chǎn)生兩輪高位計數(shù)值；至少兩個移位寄存器組，它與產(chǎn)生低位計數(shù)值的計數(shù)器和產(chǎn)生高位計數(shù)值的計數(shù)器相連，用于在產(chǎn)生第一輪高位計數(shù)值時將擾碼碼號快速轉(zhuǎn)化成擾碼初相，在產(chǎn)生第二輪高位計數(shù)值時將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
所述產(chǎn)生低位計數(shù)值的計數(shù)器為模19計數(shù)器，其輸出端經(jīng)一或門電路連接產(chǎn)生高位計數(shù)值的計數(shù)器的輸入端。
所述產(chǎn)生高位計數(shù)值的計數(shù)器為模18計數(shù)器。
所述兩個移位寄存器組的第一個移位寄存器組由至少18個D觸發(fā)器組成，輸入擾碼初相的x序列，第二個移位寄存器組由至少18個D觸發(fā)器組成，全1值置入y序列，用于將擾碼碼號快速轉(zhuǎn)化成擾碼初相和將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
一種快速擾碼發(fā)生器的實現(xiàn)方法，擾碼發(fā)生器包括產(chǎn)生低位計數(shù)值的計數(shù)器、產(chǎn)生高位計數(shù)值的計數(shù)器和至少兩個移位寄存器組，該方法至少包括以下步驟步驟1、產(chǎn)生低位計數(shù)值的計數(shù)器接收擾碼使能信號，產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值并輸出；步驟2、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第一輪高位計數(shù)值，兩個移位寄存器組將擾碼碼號轉(zhuǎn)化成擾碼初相；步驟3、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第二輪高位計數(shù)值，兩個移位寄存器組將擾碼初相轉(zhuǎn)化成為任意相位的擾碼碼字。
所述步驟1之前還包括將待測小區(qū)的擾碼初相置入對應(yīng)x序列的第一個移位寄存器組，全1值置入對應(yīng)于y序列的第二個移位寄存器組的步驟。
所述步驟1中的擾碼使能信號在高電平狀態(tài)有效。
所述步驟1中的多項式是指擾碼號平移的x、y序列用卷積表示成的多項式。
所述多項式的階數(shù)為18。
所述步驟1中的多項式各項系數(shù)值為1表示移位寄存器平移1位，為0表示不平移。
所述步驟1進(jìn)一步包括下述步驟步驟11、產(chǎn)生低位計數(shù)值的計數(shù)器接受擾碼使能信號；步驟12、產(chǎn)生低位計數(shù)值的計數(shù)器產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值；步驟13、將產(chǎn)生的低位計數(shù)值輸出到產(chǎn)生高位計數(shù)值的計數(shù)器中。
所述步驟2中的運算為異或運算。
步驟2進(jìn)一步包括下述步驟步驟21、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第一輪高位計數(shù)值；步驟22、兩個移位寄存器組的對應(yīng)寄存器進(jìn)行異或運算，并將異或結(jié)果寫入第一個移位寄存器組；步驟23、判斷低位計數(shù)值是否滿，不滿則重復(fù)步驟22，滿則將第一個移位寄存器組的值置入第二個移位寄存器組的對應(yīng)寄存器中并清零第一個移位寄存器組，將擾碼碼號快速轉(zhuǎn)化成擾碼初相。
所述步驟23中的低位計數(shù)值滿是指低位計數(shù)值達(dá)到18。
所述步驟3進(jìn)一步包括下述步驟步驟31、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第二輪高位計數(shù)值；步驟32、兩個移位寄存器組的對應(yīng)寄存器將第一個移位寄存器組的值置入第二個移位寄存器組的對應(yīng)寄存器中，將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
本發(fā)明具有顯著的優(yōu)點和積極效果。采用卷積的方法來生成多項式，對x序列進(jìn)行快速移位產(chǎn)生擾碼號到擾碼初相的轉(zhuǎn)化，對x序列與y序列進(jìn)行快速移位產(chǎn)生擾碼初相到任意擾碼相位的轉(zhuǎn)化，能在WCDMA系統(tǒng)中產(chǎn)生任意碼號任意相位的擾碼。并且提高了擾碼產(chǎn)生的實時性，降低了資源占用，提高復(fù)用水平，用較少的擾碼發(fā)生器實現(xiàn)擾碼發(fā)生功能。


圖1為現(xiàn)有技術(shù)中擾碼發(fā)生器擾碼產(chǎn)生圖；圖2為本發(fā)明擾碼產(chǎn)生模塊時序圖；圖3為本發(fā)明的裝置構(gòu)成圖；圖4為本發(fā)明的模18計數(shù)器信號處理過程示意圖；圖5為本發(fā)明兩個移位寄存器信號處理過程示意圖；圖6為本發(fā)明快速擾碼初相計算時序圖；圖7為本發(fā)明的主流程圖。
具體實施例方式
下面結(jié)合說明書附圖來說明本發(fā)明的具體實施方式
。
任意碼號任意相位擾碼的計算方法可以采用下行擾碼快速產(chǎn)生的方法。下行擾碼為戈爾德(Gold)碼，根據(jù)m的周期性，右移M個相點的m序列，可以通過對原始序列做卷積來實現(xiàn)。擾碼碼號向擾碼初相的轉(zhuǎn)化與擾碼初相向任意相位的擾碼碼字的轉(zhuǎn)化從本質(zhì)上都是一樣的，就是求將下行擾碼的x序列或x序列和y序列平移a后的初值這樣一個問題。
請參閱圖2本發(fā)明擾碼產(chǎn)生模塊時序圖，c為擾碼初相對應(yīng)在絕對時標(biāo)上的相位值；i為擾碼碼號轉(zhuǎn)化成擾碼初相開始計算時刻，e為擾碼碼號轉(zhuǎn)化成擾碼初相結(jié)束時刻，s為擾碼初相向任意相位擾碼碼字轉(zhuǎn)化結(jié)束時刻。
這樣，只需18×19×2的時間內(nèi)就可以產(chǎn)生任意擾碼碼號任意相位的擾碼。圖中之所以標(biāo)識c這個時刻，是因為擾碼為截斷的m序列，所以在擾碼產(chǎn)生過程中，在c時刻必須將擾碼初相置入。這樣可以保證擾碼產(chǎn)生器在整個相關(guān)過程中的連續(xù)性。
對于x序列平移n，本發(fā)明用一個作用到移位寄存器上的卷積多項式表示，即平移n可以分解成最多k個最高次數(shù)不大于k的平移之和。
所以具體的計算為首先存儲m＝0，1，...，17對應(yīng)的卷積多項式am0+am1X+...+am17X17，m＝0，...，17，ami＝0，1，i＝0，...，17.
多項式的系數(shù)ami＝0，1，i＝0，...17，m＝0，...，17.，共18組，多項式的系數(shù)為1表示在此輪次中平移1次，為0表示不平移。
由于擾碼碼號向擾碼初相的轉(zhuǎn)化與擾碼初相向任意相位的擾碼碼字的轉(zhuǎn)化從本質(zhì)上都是一樣的，只不過前者只對x序列移位，后者對x序列與y序列都移位。
所謂快速擾碼發(fā)生器事實上由兩部分功能組成第一部分就是將擾碼碼號快速轉(zhuǎn)化成擾碼初相的功能；第二部分就是將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字的功能。這兩部分功能使用的是同一種擾碼發(fā)生辦法。
圖2中的前18×19的時間內(nèi)就是將擾碼碼號轉(zhuǎn)化成擾碼初相，后18×19的時間就是將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字，其產(chǎn)生原理是一樣的。
根據(jù)快速擾碼產(chǎn)生算法，對于擾碼的右移，需平移x序列與y序列，而要求的是從e時刻開始移位擾碼序列右移n次后的可能的相位，因此可以將平移n分解成最多k個最高次數(shù)不大于k的平移之和，這里k＝18。所以如圖2所示在初值計算啟動e到來時，將待測小區(qū)的擾碼初相置入對應(yīng)x序列的移位寄存器，全1值置入對于y序列的移位寄存器，同時開始計算初值。
對于擾碼平移n，n用如下多項式表示n＝n0+n1*2+n2*22+n3*23+...n17*217，ni＝0，1公式中18個系數(shù)ni對應(yīng)18個輪次的計數(shù)，在上式中，ni為1，表示此輪次平移有效，為0表示此輪次不平移?？芍?，這里共完成不大于18個平移。
如表1和表2的兩組多項式的系數(shù)則對應(yīng)每輪中移位次數(shù)的計數(shù)，如果該系數(shù)為1，對應(yīng)項的系數(shù)為1表示移位寄存器平移1位，為0表示不平移。每輪移位次數(shù)不大于18次。
對于x序列的平移來說，對應(yīng)每個輪次的平移由下列18個多項式的系數(shù)(ai，17ai，16ai，15.....ai，1ai，0)決定，對于y序列的平移來說，對應(yīng)每個輪次的平移由下列18個多項式的系數(shù)(bi，17bi，16bi，15.....bi，1bi，0)決定。
表1 X序列快速擾碼生成系數(shù)表

表2 Y序列快速擾碼生成系數(shù)表

請參見圖3本發(fā)明的裝置構(gòu)成圖。本發(fā)明的快速擾碼發(fā)生器包括下列構(gòu)成部分一產(chǎn)生低位計數(shù)值的計數(shù)器模19計數(shù)器1(fsr_low_cnt)，其輸入端接受擾碼使能信號，輸出端經(jīng)或門電路連接一產(chǎn)生高位計數(shù)值的計數(shù)器模18計數(shù)器2的輸入端，產(chǎn)生低位計數(shù)值的計數(shù)器用于產(chǎn)生低位計數(shù)值，它對應(yīng)擾碼平移序列數(shù)分解成的多項式各項系數(shù)；一產(chǎn)生高位計數(shù)值的計數(shù)器模18計數(shù)器2(fsr_high_cnt)，其輸入端連接所述模19計數(shù)器1經(jīng)或門電路的輸出，能產(chǎn)生兩輪高位計數(shù)值；兩個移位寄存器組3、4，第一個移位寄存器組3由18個D觸發(fā)器組成，輸入擾碼初相的x序列，第二個移位寄存器組4是18個D觸發(fā)器組成的移位寄存器，全1值置入y序列，移位時，兩個寄存器組3、4的對應(yīng)寄存器進(jìn)行異或運算并將異或結(jié)果寫入第一個移位寄存器組3，在低位計數(shù)值滿時，將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應(yīng)寄存器中，用于在第一輪將擾碼碼號快速轉(zhuǎn)化成擾碼初相，第二輪將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
請參閱圖4所示的本發(fā)明的信號處理過程示意圖和圖6快速擾碼初相計算時序圖，產(chǎn)生低位技術(shù)值得計數(shù)器模19計數(shù)器有一個擾碼使能信號(fsr_cal_start)輸入端，使能信號在高電平時有效；還有一個擾碼有效信號(fsr_cal_valid)輸入端，有效信號在高電平時有效。擾碼使能信號(fsr_cal_start)觸發(fā)后，開始計算快速擾碼，快速擾碼的計算時間為圖4中擾碼有效信號(fsr_cal_valid)為高電平的狀態(tài)，模19計數(shù)器1輸出信號為18位的低位計數(shù)值，低位計數(shù)值對應(yīng)擾碼平移序列數(shù)分解成的多項式各項系數(shù)，模19計數(shù)器通過一或門電路與模18計數(shù)器2連接，模18計數(shù)器2也有使能信號(fsr_cal_start)輸入端，使能信號也是在高電平時有效，模18計數(shù)器2輸出兩輪高位計數(shù)值。
請參閱圖5本發(fā)明的兩個寄存器組的信號處理過程示意圖和圖6快速擾碼初相計算時序圖，快速擾碼發(fā)生器實現(xiàn)電路中有兩個移位寄存器組，第一個移位寄存器組3由18個D觸發(fā)器組成，第二個移位寄存器組4是由18個D觸發(fā)器組成的移位寄存器，當(dāng)ni＝1時才進(jìn)行移位，移位方向為圖中箭頭所示。
在實現(xiàn)快速擾碼發(fā)生方法時，首先平移n分解成n＝n0+n1*2+n2*22+n3*23+...n17*217，ni＝0，1ni中的i對應(yīng)模18計數(shù)器的計數(shù)值i，即n0對應(yīng)模18計數(shù)器計數(shù)值0，n1對應(yīng)模18計數(shù)器計數(shù)值1，......，n17對應(yīng)模18計數(shù)器計數(shù)值17。
aij中的i與ni的i相對應(yīng)，aij中的j對應(yīng)模19計數(shù)器的計數(shù)值j，即ai0對應(yīng)模19計數(shù)器計數(shù)值0，ai1對應(yīng)模19計數(shù)器計數(shù)值1，......，ai17對應(yīng)模19計數(shù)器計數(shù)值17。
當(dāng)aij＝1時，寄存器組3和寄存器組4的對應(yīng)寄存器進(jìn)行異或運算，即寄存器組3的D17與寄存器組4的D17異或，......，寄存器組3的D0與寄存器組4的D0異或，然后將異或結(jié)果寫入寄存器組3。
每當(dāng)模19計數(shù)器計數(shù)到18時，將寄存器組3的值置入寄存器組4的對應(yīng)寄存器中，即寄存器組3的D17與寄存器組4的D17對應(yīng)，......，寄存器組3的D0與寄存器組4的D0對應(yīng)，同時將寄存器組3清零。
請參閱圖7本發(fā)明的主流程圖，首先，將待測小區(qū)的擾碼初相置入對應(yīng)x序列的第一個移位寄存器組3，全1值置入對于y的第二個移位寄存器4，同時開始計算初值。
然后，模19計數(shù)器1在高電平狀態(tài)接受擾碼使能信號，產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值，低位計數(shù)值對應(yīng)擾碼平移序列數(shù)分解成的多項式各項系數(shù)，并輸出到一連接模18計數(shù)器2的或門電路。
模18計數(shù)器2也在高電平狀態(tài)有效，它根據(jù)模19計數(shù)器1輸出的低位計數(shù)值產(chǎn)生兩輪高位計數(shù)值，模18計數(shù)器2從0～17計數(shù)兩輪，在第一輪將擾碼碼號快速轉(zhuǎn)化成擾碼初相，在第二輪將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。在輸出第一輪高位計數(shù)值時，兩個移位寄存器組的對應(yīng)寄存器進(jìn)行運算并將運算結(jié)果寫入第一個移位寄存器組3，將擾碼碼號快速轉(zhuǎn)化成擾碼初相。具體過程為模18計數(shù)器2產(chǎn)生第一輪高位計數(shù)值，兩個移位寄存器組3、4的對應(yīng)寄存器進(jìn)行異或運算并將異或結(jié)果寫入第一個移位寄存器組3，當(dāng)aij＝1時，寄存器組3和寄存器組4的對應(yīng)寄存器進(jìn)行異或運算，即寄存器組3的D17與寄存器組4的D17異或，......，寄存器組3的D0與寄存器組4的D0異或，然后將異或結(jié)果寫入寄存器組3。
每當(dāng)模19計數(shù)器1計數(shù)到18時，將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應(yīng)寄存器中，即寄存器組3的D17與寄存器組4的D17對應(yīng)，......，寄存器組3的D0與寄存器組4的D0對應(yīng)，同時將寄存器組3清零。
判斷低位計數(shù)值是否滿，即是否達(dá)到18，是則將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應(yīng)寄存器中，將擾碼碼號快速轉(zhuǎn)化成擾碼初相；之后，模18計數(shù)器2產(chǎn)生第二輪高位計數(shù)值，兩個移位寄存器組的對應(yīng)寄存器將第一個移位寄存器組的值置入第二個移位寄存器組的對應(yīng)寄存器中，將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。在模18計數(shù)器2產(chǎn)生第二輪高位計數(shù)值時，兩個移位寄存器組3、4的對應(yīng)寄存將第一個移位寄存器組3的值置入第二個移位寄存器組4的對應(yīng)寄存器中，將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
如上的偽碼描述中，如果是計算擾碼碼號向擾碼初相的轉(zhuǎn)化，則公式中的n即為擾碼碼號；如果是產(chǎn)生擾碼初相向任意相位如延遲m個碼字的擾碼碼字，則公式中的n即為擾碼m。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1.一種快速擾碼發(fā)生器，其特征在于，它包括一產(chǎn)生低位計數(shù)值的計數(shù)器，其輸入端接受擾碼使能信號，輸出端連接一產(chǎn)生高位計數(shù)值的計數(shù)器，用于產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值；一產(chǎn)生高位計數(shù)值的計數(shù)器，其輸入端連接所述的產(chǎn)生低位計數(shù)值的計數(shù)器，用于產(chǎn)生兩輪高位計數(shù)值；至少兩個移位寄存器組，它與產(chǎn)生低位計數(shù)值的計數(shù)器和產(chǎn)生高位計數(shù)值的計數(shù)器相連，用于在產(chǎn)生第一輪高位計數(shù)值時將擾碼碼號快速轉(zhuǎn)化成擾碼初相，在產(chǎn)生第二輪高位計數(shù)值時將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
2.根據(jù)權(quán)利要求1所述的快速擾碼發(fā)生器，其特征在于，所述產(chǎn)生低位計數(shù)值的計數(shù)器為模19計數(shù)器，其輸出端經(jīng)一或門電路連接產(chǎn)生高位計數(shù)值的計數(shù)器的輸入端。
3.根據(jù)權(quán)利要求1所述的快速擾碼發(fā)生器，其特征在于，所述產(chǎn)生高位計數(shù)值的計數(shù)器為模18計數(shù)器。
4.根據(jù)權(quán)利要求1所述的快速擾碼發(fā)生器，其特征在于，所述兩個移位寄存器組的第一個移位寄存器組由至少18個D觸發(fā)器組成，輸入擾碼初相的x序列，第二個移位寄存器組由至少18個D觸發(fā)器組成，全1值置入y序列，用于將擾碼碼號快速轉(zhuǎn)化成擾碼初相和將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
5.一種快速擾碼發(fā)生器的實現(xiàn)方法，擾碼發(fā)生器包括產(chǎn)生低位計數(shù)值的計數(shù)器、產(chǎn)生高位計數(shù)值的計數(shù)器和至少兩個移位寄存器組，其特征在于，該方法至少包括以下步驟步驟1、產(chǎn)生低位計數(shù)值的計數(shù)器接收擾碼使能信號，產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值并輸出；步驟2、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第一輪高位計數(shù)值，兩個移位寄存器組將擾碼碼號轉(zhuǎn)化成擾碼初相；步驟3、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第二輪高位計數(shù)值，兩個移位寄存器組將擾碼初相轉(zhuǎn)化成為任意相位的擾碼碼字。
6.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟1之前還包括將待測小區(qū)的擾碼初相置入對應(yīng)x序列的第一個移位寄存器組，全1值置入對應(yīng)于y序列的第二個移位寄存器組的步驟。
7.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟1中的擾碼使能信號在高電平狀態(tài)有效。
8.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟1中的多項式是指擾碼號平移的x、y序列用卷積表示成的多項式。
9.根據(jù)權(quán)利要求8所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述多項式的階數(shù)為18。
10.根據(jù)權(quán)利要求8所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟1中的多項式各項系數(shù)值為1表示移位寄存器平移1位，為0表示不平移。
11.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟1進(jìn)一步包括下述步驟步驟11、產(chǎn)生低位計數(shù)值的計數(shù)器接受擾碼使能信號；步驟12、產(chǎn)生低位計數(shù)值的計數(shù)器產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值；步驟13、將產(chǎn)生的低位計數(shù)值輸出到產(chǎn)生高位計數(shù)值的計數(shù)器中。
12.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟2中的運算為異或運算。
13.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，步驟2進(jìn)一步包括下述步驟步驟21、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第一輪高位計數(shù)值；步驟22、兩個移位寄存器組的對應(yīng)寄存器進(jìn)行異或運算，并將異或結(jié)果寫入第一個移位寄存器組；步驟23、判斷低位計數(shù)值是否滿，不滿則重復(fù)步驟22，滿則將第一個移位寄存器組的值置入第二個移位寄存器組的對應(yīng)寄存器中并清零第一個移位寄存器組，將擾碼碼號快速轉(zhuǎn)化成擾碼初相。
14.根據(jù)權(quán)利要求13所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟23中的低位計數(shù)值滿是指低位計數(shù)值達(dá)到18。
15.根據(jù)權(quán)利要求5所述的快速擾碼發(fā)生器的實現(xiàn)方法，其特征在于，所述步驟3進(jìn)一步包括下述步驟步驟31、產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第二輪高位計數(shù)值；步驟32、兩個移位寄存器組的對應(yīng)寄存器將第一個移位寄存器組的值置入第二個移位寄存器組的對應(yīng)寄存器中，將擾碼初相快速轉(zhuǎn)化成為任意相位的擾碼碼字。
全文摘要
本發(fā)明是一種快速擾碼發(fā)生器及其實現(xiàn)方法。包括產(chǎn)生低位計數(shù)值計數(shù)器，產(chǎn)生高位計數(shù)值計數(shù)器和將擾碼碼號快速轉(zhuǎn)化成擾碼初相并將擾碼初相快速轉(zhuǎn)化成為任意相位擾碼碼字的至少兩個移位寄存器組。產(chǎn)生低位計數(shù)值計數(shù)器接收擾碼使能信號，產(chǎn)生對應(yīng)于擾碼平移序列數(shù)分解成的多項式各項系數(shù)的低位計數(shù)值；產(chǎn)生高位計數(shù)值計數(shù)器產(chǎn)生第一輪高位計數(shù)值，兩個移位寄存器組將擾碼碼號轉(zhuǎn)化成擾碼初相；產(chǎn)生高位計數(shù)值的計數(shù)器產(chǎn)生第二輪高位計數(shù)值，兩個移位寄存器組將擾碼初相轉(zhuǎn)化成為任意相位的擾碼碼字。本發(fā)明用較少的擾碼發(fā)生器實現(xiàn)擾碼發(fā)生功能，能在WCDMA系統(tǒng)中產(chǎn)生任意碼號任意相位的擾碼，提高了擾碼產(chǎn)生的實時性，降低了資源占用，提高了復(fù)用水平。
文檔編號H04J13/00GK1848681SQ20051013050
公開日2006年10月18日 申請日期2005年12月13日 優(yōu)先權(quán)日2005年12月13日
發(fā)明者王洋 申請人:華為技術(shù)有限公司