專利名稱：基于網(wǎng)卡的高速數(shù)據(jù)加密卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子信息領(lǐng)域，特別涉及一種基于網(wǎng)卡的高速數(shù)據(jù)加密卡。
背景技術(shù)：
本產(chǎn)品在軟件系統(tǒng)上涉及的主要技術(shù)是數(shù)據(jù)加密技術(shù)，數(shù)據(jù)加密技術(shù)的核心就是數(shù)據(jù)加密算法，密碼算法經(jīng)歷了古典密碼，對稱密鑰密碼和公開密鑰密碼三個階段古典密碼算法有替代加密算法，置換加密等算法；對稱密鑰加密算法通用的有DES和AES等算法；公開密鑰算法有RSA、背包密碼、MCELIECE密碼、RABIN、橢圓曲線等。目前在數(shù)據(jù)通信中使用最普遍的是DES算法和RSA算法。
DES算法是美國經(jīng)長時間征集和篩選后，于1977年由美國國家標(biāo)準(zhǔn)局頒布的一種加密算法。它主要用于民用敏感信息的加密，后來被國際標(biāo)準(zhǔn)化組織接受作為國際標(biāo)準(zhǔn)。DES主要采用替換和移位的方法加密。
RSA算法(Rivest-Shamir-Adleman)適用于數(shù)字簽名和密鑰交換。RSA加密算法是目前應(yīng)用最廣泛的公鑰加密算法，特別適用于通過Internet傳送的數(shù)據(jù)。RSA算法的安全性基于分解大數(shù)字時的困難(就計(jì)算機(jī)處理能力和處理時間而言)。在常用的公鑰算法中，RSA與眾不同，它能夠進(jìn)行數(shù)字簽名和密鑰交換運(yùn)算。RSA算法既能用于數(shù)據(jù)加密，也能用于數(shù)字簽名，RSA的理論依據(jù)為尋找兩個大素?cái)?shù)比較簡單，而將它們的乘積分解開則異常困難。在RSA算法中，包含兩個密鑰，加密密鑰和解密密鑰，加密密鑰是公開的。
目前，市場上銷售的加密卡，盡管都是采用DES算法和RSA算法，但在算法上一般是固定的，不具備網(wǎng)卡功能，且一般是通過IDE口與設(shè)備進(jìn)行數(shù)據(jù)交換，達(dá)不到高強(qiáng)度、高速度加密的要求。

發(fā)明內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題是克服上述現(xiàn)有技術(shù)的不足，提供一種使用簡單，操作方便，安全可靠，能夠高速進(jìn)行數(shù)據(jù)加密的基于網(wǎng)卡的高速數(shù)據(jù)加密卡。
本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是一種基于網(wǎng)卡的高速數(shù)據(jù)加密卡，包括主板，主板上設(shè)有主控芯片、算法芯片、噪聲源芯片，其特征是主板上還設(shè)有算法控制芯片，主板上的主控芯片集成網(wǎng)卡，主控芯片設(shè)有PCI接口，通過PCI總線與設(shè)備進(jìn)行數(shù)據(jù)交換。
基于網(wǎng)卡的高速PCI數(shù)據(jù)加密卡的算法控制芯片采用反熔絲FPGA和DSP技術(shù)。
本實(shí)用新型在算法上主要是采用先進(jìn)的三重3DES算法結(jié)合RSA算法，利用DES算法的高效可靠性進(jìn)行數(shù)據(jù)加密，對數(shù)字簽名管理采用加密強(qiáng)度非常高的RSA算法，解決了單純DES算法和RSA算法的缺陷；在硬件設(shè)計(jì)上主要采用反熔絲FPGA技術(shù)和有關(guān)DSP技術(shù)設(shè)計(jì)專用算法控制芯片YUW-1，可根據(jù)系統(tǒng)設(shè)定對算法進(jìn)行選擇，另外該芯片還具有可重寫功能，以便對算法升級更換。具體說該實(shí)用新型有如下有益效果技術(shù)先進(jìn)性選擇高強(qiáng)度加密算法模塊，并保證加/解密速度。采用反熔絲結(jié)構(gòu)的FPGA的新型算法控制芯片YUW01和算法芯片SSP02-A，配以SIC03智能IC卡確保了算法模塊的先進(jìn)性。性能優(yōu)異的QL5130確保了接口(PCI)的先進(jìn)性，QL5130芯片完成數(shù)據(jù)在PCI總線、噪聲源芯片、算法芯片和單片機(jī)之間的數(shù)據(jù)通訊，RAM作為臨時寄存器。
安全性單鑰算法和雙鑰算法相結(jié)合，前者實(shí)現(xiàn)數(shù)據(jù)加/解密，后者實(shí)現(xiàn)密鑰協(xié)商、數(shù)字簽名、認(rèn)證等服務(wù)。SSP02-A提供128比特分組算法模塊，工作密鑰長度為128比特；SIC03智能IC卡提供1024比特RSA算法，符合PKCS#1(RSA加密標(biāo)準(zhǔn))；采用基于IC卡的密鑰管理體系，確保密鑰本身的安全；采用X.509數(shù)字證書實(shí)現(xiàn)認(rèn)證功能；采用數(shù)字簽名的密鑰交換協(xié)議或密鑰和消息傳輸協(xié)議；采用一次一密的加密體制；采用數(shù)字簽名實(shí)現(xiàn)數(shù)據(jù)源認(rèn)證、數(shù)據(jù)完整性與不可否認(rèn)性。
性能可靠性在硬件技術(shù)方面，反熔絲FPGA，DSP技術(shù)是新型的邏輯電路技術(shù)，具有以SRAM為基礎(chǔ)和傳統(tǒng)ASIC解決方案無法提供的優(yōu)點(diǎn)，包括設(shè)計(jì)安全性和固件錯誤免疫力。非揮發(fā)性反熔絲FPGA提供超越傳統(tǒng)SRAM FPGA和ASIC解決方案的設(shè)計(jì)安全性，讓設(shè)計(jì)人員保護(hù)其設(shè)計(jì)免受常見的安全問題影響，例如過建、復(fù)制、反工程和防篡改等。采用反熔絲結(jié)構(gòu)的FPGA的算法控制芯片YUW01和算法芯片SSP02-A、SIC03智能IC卡、性能優(yōu)異的主控芯片QL5130以及精心設(shè)計(jì)的電路板確保系統(tǒng)性能的可靠性，能通過溫度、恒定濕熱、振動、沖擊、碰撞等條件下的檢驗(yàn)，符合GB/T 9813-2000標(biāo)準(zhǔn)(《微型計(jì)算機(jī)通用規(guī)范》)。
可操作性提供WDM驅(qū)動程序，支持即插即用(PnP)，動態(tài)卸載；安裝、使用方便；支持PKCS#7(密碼信息封裝標(biāo)準(zhǔn))；提供開放API接口，方便二次開發(fā)。
實(shí)用性提供開放接口，支持SSL、SET及其他安全應(yīng)用，可供VPN、防火墻以及用戶級使用。
該實(shí)用新型可廣泛用于數(shù)據(jù)安全存儲、網(wǎng)絡(luò)安全通信、電子商務(wù)等各種網(wǎng)絡(luò)安全應(yīng)用領(lǐng)域。
附圖及以下結(jié)合附圖和實(shí)施例對本實(shí)用新型作進(jìn)一步說明

圖1是本實(shí)用新型結(jié)構(gòu)框圖。
圖2是本實(shí)用新型工作流程圖。
圖中1、具有網(wǎng)卡功能的主控芯片QL5130(主控芯片)，2、算法芯片SSP02-A，3、算法控制芯片YUW01，4、噪聲源芯片WNG，5、IC卡讀寫控制器8051，6、PCI插槽，7、主控CPU。
具體實(shí)施方式
從圖1、圖2中可以看出，一種基于網(wǎng)卡的高速數(shù)據(jù)加密卡，包括主板(8)，主板(8)上設(shè)有具有網(wǎng)卡功能的主控芯片QL5130(1)、算法芯片SSP02-A(2)、噪聲源芯片WNG(4)，主板(8)上還設(shè)有算法控制芯片YUW01(3)，主板(8)上的主控芯片(1)集成網(wǎng)卡，主控芯片(1)設(shè)有PCI接口，通過PCI總線與設(shè)備進(jìn)行數(shù)據(jù)交換。
數(shù)據(jù)的加/解密在密碼卡中進(jìn)行；而密鑰的分發(fā)、存儲和管理用IC卡讀寫控制器8051(5)實(shí)現(xiàn)，數(shù)字簽名和認(rèn)證過程在IC卡讀寫控制器8051(5)內(nèi)部進(jìn)行，嚴(yán)格保證用戶私鑰的安全性。
待加密(或解密)數(shù)據(jù)及相應(yīng)命令在主控CPU的控制下經(jīng)PCI插槽(6)，送到具有網(wǎng)卡功能的主控芯片QL5130(1)，具有網(wǎng)卡功能的主控芯片QL5130(1)將數(shù)據(jù)送到數(shù)據(jù)緩沖區(qū)并判斷是否需要加密，如不需加密則經(jīng)集成網(wǎng)卡將數(shù)據(jù)送出；如果需加密，則向算法控制芯片YUW01(3)發(fā)出相關(guān)請求，算法控制芯片YUW01(3)判斷用何種算法后，向算法芯片SSP02-A(2)發(fā)出請求，算法芯片SSP02-A(2)讀取數(shù)據(jù)緩沖區(qū)里的數(shù)據(jù)和相關(guān)會話密鑰后，進(jìn)行加密運(yùn)算，然后將處理結(jié)果發(fā)回到數(shù)據(jù)緩沖區(qū)，由具有網(wǎng)卡功能的主控芯片QL5130(1)將數(shù)據(jù)送出，此加密過程即結(jié)束。
解密過程與加密過程基本相同，不同的是給出的命令碼是解密命令碼，送出的數(shù)據(jù)是要被解密的數(shù)據(jù)(密文)，讀回的是被解密了的數(shù)據(jù)(明文)。
算法芯片SSP02-A(2)內(nèi)含分組密碼算法和能處理大量運(yùn)算的FPGA；算法控制芯片YUW01(3)，一般情況下按照系統(tǒng)初始設(shè)定提供算法選擇控制，還可根據(jù)需要獨(dú)立完成有關(guān)算法的處理；噪聲源芯片WNG(4)主要負(fù)責(zé)產(chǎn)生可靠性很高的真隨機(jī)數(shù)。
本實(shí)用新型是以算法處理控制芯片YUW01(3)為核心，算法芯片SSP02-A(2)，PCI主控芯片QL5130(1)、IC卡讀寫控制器8051(5)和噪聲源芯片WNG(4)等元器件構(gòu)成，構(gòu)成的可實(shí)現(xiàn)數(shù)據(jù)加/解密功能的插接于計(jì)算機(jī)PCI總線槽的計(jì)算機(jī)卡。配合相應(yīng)的軟件、協(xié)議，可完成多種數(shù)據(jù)加/解密任務(wù)，可廣泛用于數(shù)據(jù)安全存儲、網(wǎng)絡(luò)安全通信、電子商務(wù)等各種網(wǎng)絡(luò)安全應(yīng)用領(lǐng)域。
權(quán)利要求1.一種基于網(wǎng)卡的高速數(shù)據(jù)加密卡，包括主板，主板上設(shè)有主控芯片、算法芯片、噪聲源芯片，其特征是主板上還設(shè)有算法控制芯片，主板上的主控芯片集成網(wǎng)卡，主控芯片設(shè)有PCI接口，通過PCI總線與設(shè)備進(jìn)行數(shù)據(jù)交換。
2.根據(jù)權(quán)利要求1所述的基于網(wǎng)卡的高速PCI數(shù)據(jù)加密卡，其特征在于所說的算法控制芯片采用反熔絲FPGA和DSP技術(shù)。
專利摘要本實(shí)用新型基于網(wǎng)卡的高速數(shù)據(jù)加密卡，涉及電子信息領(lǐng)域，其包括主板，主板上設(shè)有主控芯片、算法芯片、噪聲源芯片，另外，主板上還設(shè)有算法控制芯片，主板上的主控芯片集成網(wǎng)卡，主控芯片設(shè)有PCI接口，通過PCI總線與設(shè)備進(jìn)行數(shù)據(jù)交換，算法控制芯片采用反熔絲FPGA和DSP技術(shù)。本實(shí)用新型使用簡單，操作方便，安全可靠，能夠高速進(jìn)行數(shù)據(jù)加密，可廣泛用于數(shù)據(jù)安全存儲、網(wǎng)絡(luò)安全通信、電子商務(wù)等各種網(wǎng)絡(luò)安全應(yīng)用領(lǐng)域。
文檔編號H04L9/06GK2770239SQ20052008025
公開日2006年4月5日 申請日期2005年1月20日 優(yōu)先權(quán)日2005年1月20日
發(fā)明者郭剛, 劉桂華 申請人:郭剛