專利名稱：多路控制器局域網(wǎng)總線物理中繼器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種多路控制器局域網(wǎng)總線物理中繼器，屬于現(xiàn)場總線傳輸領(lǐng)域。
背景技術(shù)：
在工業(yè)控制、智能樓宇、設(shè)備監(jiān)控等領(lǐng)域都大量應(yīng)用了現(xiàn)場總線技術(shù)?？刂破骶钟蚓W(wǎng)(CAN)總線是一種廉價的現(xiàn)場總線，在很多場合得到廣泛應(yīng)用。CAN總線傳輸?shù)耐ㄐ沤橘|(zhì)可以是雙絞線、同軸電纜或光導(dǎo)纖維，通信速率可高達1MBPS。CAN總線傳輸?shù)淖畲筇攸c是采用無破壞仲裁技術(shù)，可以保證網(wǎng)絡(luò)即使在重負載情況下，也保持最大的吞吐量。目前CAN節(jié)點通訊一般直接通過與總線段相連的CAN收發(fā)器進行傳輸，尚存在以下缺點收發(fā)器電氣特性限制了一個CAN網(wǎng)段的節(jié)點數(shù)目不能超過110個；傳輸線特性限制了實際傳輸距離不能達到理論極限；總線上的故障會影響所有節(jié)點之間的通信。顯然，CAN網(wǎng)絡(luò)規(guī)模和傳輸距離的限制，都使CAN中繼成為需要。
CAN總線協(xié)議定義了物理層和數(shù)據(jù)鏈路層的標(biāo)準(zhǔn)，可完成對通信數(shù)據(jù)的成幀處理，包括位填充、數(shù)據(jù)塊編碼、循環(huán)冗余檢驗、優(yōu)先級判別等項工作。根據(jù)CAN協(xié)議，可在物理層和數(shù)據(jù)鏈路層上實現(xiàn)中繼功能，都能達到擴展CAN總線傳輸距離和增加節(jié)點數(shù)目的目的。但采用數(shù)據(jù)鏈路層中繼擴展CAN總線的方法，需要由微控制器單元(MCU)控制，并要有CAN控制器和數(shù)據(jù)緩沖區(qū)，線路復(fù)雜，需要編制MCU程序，只能針對某一頻率。而且還存在一個重大缺陷，即破壞了CAN總線發(fā)送節(jié)點與最終接收節(jié)點的位應(yīng)答機制，使發(fā)送方無法通過應(yīng)答位判斷最終接收節(jié)點是否已經(jīng)接收數(shù)據(jù)，從而破壞了CAN總線協(xié)議。
中國專利CN1649301公開的控制器局域網(wǎng)總線物理中繼器是一種兩路的CAN總線物理中繼器，實現(xiàn)了一路CAN信號到另一路CAN信號的簡單中繼，從功能上講，不能提供多路的CAN總線分支，沒有CAN總線信號的多路中繼能力；從原理上講，無法從該兩路的CAN總線物理中繼器擴展到能提供多路分支的CAN總線中繼器的電路結(jié)構(gòu)。因此，該兩路的CAN總線物理中繼器，無論在功能實現(xiàn)上，還是原理結(jié)構(gòu)上，都存在較大的局限。

發(fā)明內(nèi)容
本實用新型的目的是提供一種多路控制器局域網(wǎng)(CAN)總線物理中繼器，在CAN網(wǎng)絡(luò)的物理層上，提供N路(N≥2)CAN總線分支，以實現(xiàn)多路CAN總線分支上信號數(shù)據(jù)包的全透明傳輸，擴展CAN總線傳輸距離，增加總線節(jié)點數(shù)目，并實現(xiàn)該CAN總線物理中繼器的自擴展和自適應(yīng)功能。
本實用新型的多路CAN總線物理中繼器提供N路控制器局域網(wǎng)總線分支，N≥2，其特征是包括數(shù)量與總線分支數(shù)N相同的CAN收發(fā)器和一個邏輯控制電路組，邏輯控制電路組包括數(shù)量與總線分支數(shù)N相同的具有M個輸入端的或非門，M＝N，數(shù)量與總線分支數(shù)N相同的具有M-1個輸入端的或非門，數(shù)量與總線分支數(shù)N相同的具有兩個輸入端的或門，數(shù)量與總線分支數(shù)N相同的觸發(fā)器，一個具有M個輸入端的與非門，一個具有M個輸入端的或門和一個延遲電路，第n個CAN收發(fā)器的輸入端與第n路總線段對應(yīng)連接，第n個CAN收發(fā)器的一個輸出端與第n個具有M個輸入端的或非門的一個輸入端及具有M個輸入端的與非門的一個輸入端和第n個觸發(fā)器的時鐘端共接，第n個CAN收發(fā)器的另一個輸出端與第n個具有兩個輸入端的或門的輸出端相連，第n個具有M個輸入端的或非門的其它M-1個輸入端分別和除第n個以外的其它具有M個輸入端的或非門的輸出端一一相連，第n個具有M-1個輸入端的或非門的M-1個輸入端分別和除第n個以外的其它具有M個輸入端的或非門的輸出端一一相連，第n個具有M-1個輸入端的或非門的輸出端與第n個具有兩個輸入端的或門的一個輸入端相連，N個觸發(fā)器的數(shù)據(jù)輸入端共接后，與具有M個輸入端的與非門的輸出端相連，N個觸發(fā)器的數(shù)據(jù)清零端共接后，與延遲電路的輸出端相連，第n個觸發(fā)器的數(shù)據(jù)輸出端與具有M個輸入端的或門的一個輸入端相連，N個具有兩個輸入端的或門的另一個輸入端共接后，與具有M個輸入端的或門的輸出端及延遲電路的輸入端相連，上述的n＝1，2，……，N。
本實用新型的多路CAN總線物理中繼器的工作原理CAN總線傳輸是一種差分傳輸，在CAN總線上數(shù)據(jù)存在兩種狀態(tài)，顯性(0，即差分高電平)和隱性(1，即差分低電平)，CAN總線依靠線與功能，實現(xiàn)數(shù)據(jù)的優(yōu)先級仲裁。本實用新型的多路CAN總線物理中繼器包括多個CAN收發(fā)器和一組邏輯控制電路，由CAN收發(fā)器將N路線路差分信號轉(zhuǎn)變?yōu)檫壿嬰娖叫盘枺挥蛇壿嬁刂齐娐方M完成該中繼器內(nèi)部的線路邏輯和信號控制功能，通過多種邏輯門電路的組合，模擬CAN總線上的線與功能和控制N路信號的傳輸方向。為了防止多路CAN總線分支上同時傳輸信號可能帶來的信號死鎖和信號震蕩現(xiàn)象，邏輯控制電路組還必須保證如下功能的實現(xiàn)當(dāng)N路總線段信號均為隱性時，N個CAN收發(fā)器均發(fā)送隱性信號；當(dāng)某一路總線段為顯性，其它N-1個總線段為隱性時，其對應(yīng)的CAN收發(fā)器必須發(fā)送隱性信號而其它N-1路總線段CAN收發(fā)器必須發(fā)送顯性信號；當(dāng)不止一個總線段為顯性時，相應(yīng)總線段的CAN收發(fā)器必有一個保持發(fā)送隱性信號，以防止信號變換的死鎖現(xiàn)象發(fā)生；發(fā)明中觸發(fā)器組和延遲電路構(gòu)成的單穩(wěn)觸發(fā)功能，可以產(chǎn)生預(yù)設(shè)定的延遲時間，不僅可以切換死區(qū)時間，同時也防止CAN總線段上從發(fā)送顯性信號到發(fā)送隱性信號過程中發(fā)生振蕩現(xiàn)象。邏輯控制電路組中，觸發(fā)器組內(nèi)觸發(fā)器的數(shù)量和總線段數(shù)量、CAN收發(fā)器數(shù)量相對應(yīng)，因此，對于任何一路CAN總線分支而言，產(chǎn)生延遲時間和切換死區(qū)時間的邏輯控制部件是具有對立性的，所以，任何一路總線分支上的自串聯(lián)擴展、短路或斷路故障，都不會影響其他總線分支的正常工作，從而實現(xiàn)了多路CAN物理中繼器的自擴展和自適應(yīng)功能。由于設(shè)計邏輯控制電路組時，充分考慮到了實現(xiàn)的普遍性，因此，邏輯控制電路組部分可選擇采用獨立元件或CPLD/FPGA等可編程邏輯器件(PLD)實現(xiàn)。
本實用新型的多路CAN總線物理中繼器結(jié)構(gòu)簡單，提供了N路(N≥2)CAN總線分支，完成了對CAN總線的物理中繼功能，可以實現(xiàn)多路CAN總線分支上信號數(shù)據(jù)包的全透明傳輸，不會破壞CAN總線發(fā)送節(jié)點與最終接收節(jié)點的位應(yīng)答機制，擴展了CAN總線傳輸距離，增加了總線節(jié)點數(shù)目，實現(xiàn)了一對多，多對多的信號傳輸，并可實現(xiàn)CAN總線物理中繼器的自擴展和自適應(yīng)功能，保證在任何一路分支上的自串聯(lián)擴展、短路或斷路故障，都不會影響該中繼器的正常工作和功能實現(xiàn)。


圖1是多路CAN總線物理中繼器構(gòu)成原理圖(以N＝5為例)。
具體實施方法參照圖1，以N＝5路總線分支為例，本實用新型的多路CAN總線物理中繼器包括第一CAN收發(fā)器U1、第二CAN收發(fā)器U2、第三CAN收發(fā)器U3、第四CAN收發(fā)器U4、第五CAN收發(fā)器U5；第一5輸入或非門X1、第二5輸入或非門X2、第三5輸入或非門X3、第四5輸入或非門X4、第五5輸入或非門X5；第一4輸入或非門Y1、第二4輸入或非門Y2、第三4輸入或非門Y3、第四4輸入或非門Y4、第五4輸入或非門Y5；第一2輸入或門F1、第二2輸入或門F2、第三2輸入或門F3、第四2輸入或門F4、第五2輸入或門F5；第一觸發(fā)器D1、第二觸發(fā)器D2、第三觸發(fā)器D3、第四觸發(fā)器D4、第五觸發(fā)器D5；5輸入與非門A、5輸入或門B和延遲電路C。
第一CAN收發(fā)器U1的輸入端與第一總線段H1連接，第一CAN收發(fā)器U1的一個輸出端RD1與第一5輸入或非門X1的一個輸入端、5輸入與非門A的一個輸入端及第一觸發(fā)器D1的時鐘端t共接，第一CAN收發(fā)器U1的另一個輸出端TD1與第一2輸入或門F1的輸出端相連；第二CAN收發(fā)器U2的輸入端與第二總線段H2連接，第二CAN收發(fā)器U2的一個輸出端RD2與第二5輸入或非門X2的一個輸入端、5輸入與非門A的一個輸入端及第二觸發(fā)器D2的時鐘端t共接，第二CAN收發(fā)器U2的另一個輸出端TD2與第二2輸入或門F2的輸出端相連；第三CAN收發(fā)器U3的輸入端與第三總線段H3連接，第三CAN收發(fā)器U3的一個輸出端RD3與第三5輸入或非門X3的一個輸入端、5輸入與非門A的一個輸入端及第三觸發(fā)器D3的時鐘端t共接，第三CAN收發(fā)器U3的另一個輸出端TD3與第三2輸入或門F3的輸出端相連；第四CAN收發(fā)器U4的輸入端與第四總線段H4連接，第四CAN收發(fā)器U4的一個輸出端RD4與第四5輸入或非門X4的一個輸入端、5輸入與非門A的一個輸入端及第四觸發(fā)器D4的時鐘端t共接，第四CAN收發(fā)器U4的另一個輸出端TD4與第四2輸入或門F4的輸出端相連；第五CAN收發(fā)器U5的輸入端與第五總線段H5連接，第五CAN收發(fā)器U5的一個輸出端RD5與第五5輸入或非門X5的一個輸入端、5輸入與非門A的一個輸入端及第五觸發(fā)器D5的時鐘端t共接，第五CAN收發(fā)器U5的另一個輸出端TD5與第五2輸入或門F5的輸出端相連。第一5輸入或非門X1的其它4個輸入分別和第二5輸入或非門X2、第三5輸入或非門X3、第四5輸入或非門X4、第五5輸入或非門X5的輸出相連；第二5輸入或非門X2的其它4個輸入分別和第一5輸入或非門X1、第三5輸入或非門X3、第四5輸入或非門X4、第五5輸入或非門X5的輸出相連；第三5輸入或非門X3的其它4個輸入分別和第一5輸入或非門X1、第二5輸入或非門X2、第四5輸入或非門X4、第五5輸入或非門X5的輸出相連；第四5輸入或非門X4的其它4個輸入分別和第一5輸入或非門X1、第二5輸入或非門X2、第三5輸入或非門X3、第五5輸入或非門X5的輸出相連；第五5輸入或非門X5的其它4個輸入分別和第一5輸入或非門X1、第二5輸入或非門X2、第三5輸入或非門X3、第四5輸入或非門X4的輸出相連。第一4輸入或非門Y1的輸入分別和第二5輸入或非門X2、第三5輸入或非門X3、第四5輸入或非門X4、第五5輸入或非門X5的輸出相連；第二4輸入或非門Y2的輸入分別和第一5輸入或非門X1、第三5輸入或非門X3、第四5輸入或非門X4、第五5輸入或非門X5的輸出相連；第三4輸入或非門Y3的輸入分別和第一5輸入或非門X1、第二5輸入或非門X2、第四5輸入或非門X4、第五5輸入或非門X5的輸出相連；第四4輸入或非門Y4的輸入分別和第一5輸入或非門X1、第二5輸入或非門X2、第三5輸入或非門X3、第五5輸入或非門X5的輸出相連；第五4輸入或非門Y5的輸入分別和第一5輸入或非門X1、第二5輸入或非門X2、第三5輸入或非門X3、第四5輸入或非門X4的輸出相連。第一4輸入或非門Y1的輸出與第一2輸入或門F1的一個輸入相連；第二4輸入或非門Y2的輸出與第二2輸入或門F2的一個輸入相連；第三4輸入或非門Y3的輸出與第三2輸入或門F3的一個輸入相連；第四4輸入或非門Y4的輸出與第四2輸入或門F4的一個輸入相連；第五4輸入或非門Y5的輸出與第五2輸入或門F5的一個輸入相連。5輸入與非門A的輸出和第一觸發(fā)器D1的數(shù)據(jù)輸入端d、第二觸發(fā)器D2的數(shù)據(jù)輸入端d、第三觸發(fā)器D3的數(shù)據(jù)輸入端d、第四觸發(fā)器D4的數(shù)據(jù)輸入端d、第五觸發(fā)器D5的數(shù)據(jù)輸入端d共接；延遲電路C的輸出端與第一觸發(fā)器D1的數(shù)據(jù)清零端clr、第二觸發(fā)器的D2數(shù)據(jù)清零端clr、第三觸發(fā)器的D3數(shù)據(jù)清零端clr、第四觸發(fā)器的D4數(shù)據(jù)清零端clr、第五觸發(fā)器D5的數(shù)據(jù)清零端clr共接；第一觸發(fā)器D1的數(shù)據(jù)輸出端q與5輸入或門B的一個輸入端相連；第二觸發(fā)器D2的數(shù)據(jù)輸出端q與5輸入或門B的一個輸入端相連；第三觸發(fā)器D3的數(shù)據(jù)輸出端q與5輸入或門B的一個輸入端相連；第四觸發(fā)器D4的數(shù)據(jù)輸出端q與5輸入或門B的一個輸入端相連；第五觸發(fā)器D5的數(shù)據(jù)輸出端q與5輸入或門B的一個輸入端相連；5輸入或門B的輸出端與第一2輸入或門F1、第二2輸入或門F2、第三2輸入或門F3、第四2輸入或門F4、第五2輸入或門F5的另一個輸入端以及延遲電路C的輸入端共接。
第一5輸入或非門X1、第二5輸入或非門X2、第三5輸入或非門X3、第四5輸入或非門X4和第五5輸入或非門X5共同構(gòu)成回饋電路，保證X1、X2、X3、X4和X5的輸出狀態(tài)最多有一個為“1”，防止第一CAN收發(fā)器U1、第二CAN收發(fā)器U2、第三CAN收發(fā)器U3、第四CAN收發(fā)器U4和第五CAN收發(fā)器U5的輸出端TD1、TD2、TD3、TD4和TD5同時為“0”，避免內(nèi)部產(chǎn)生“死鎖”。觸發(fā)器采用了上跳沿觸發(fā)方式，延遲電路的時間常數(shù)由延遲電路內(nèi)部的RC決定。由觸發(fā)器和延遲電路構(gòu)成的單穩(wěn)觸發(fā)電路，防止從發(fā)送顯性信號到發(fā)送隱性信號過程中發(fā)生振蕩現(xiàn)象。
本實用新型中，所說的第一CAN收發(fā)器U1、第二CAN收發(fā)器U2、第三CAN收發(fā)器U3、第四CAN收發(fā)器U4和第五CAN收發(fā)器U5可采用82C250、82C251、TJA1040或TJA1050等CAN收發(fā)器芯片；邏輯控制電路部分可采用獨立元件或CPLD/FPGA等可編程邏輯器件(PLD)實現(xiàn)。
權(quán)利要求1.多路控制器局域網(wǎng)總線物理中繼器，提供N路控制器局域網(wǎng)總線分支，N≥2，其特征是包括數(shù)量與總線分支數(shù)N相同的CAN收發(fā)器(U)和一個邏輯控制電路組，邏輯控制電路組包括數(shù)量與總線分支數(shù)N相同的具有M個輸入端的或非門(X)，M＝N，數(shù)量與總線分支數(shù)N相同的具有M-1個輸入端的或非門(Y)，數(shù)量與總線分支數(shù)N相同的具有兩個輸入端的或門(F)，數(shù)量與總線分支數(shù)N相同的觸發(fā)器(D)，一個具有M個輸入端的與非門(A)，一個具有M個輸入端的或門(B)和一個延遲電路(C)，第n個CAN收發(fā)器(Un)的輸入端與第n路總線段對應(yīng)連接，第n個CAN收發(fā)器(Un)的一個輸出端RDn)與第n個具有M個輸入端的或非門(Xn)的一個輸入端及具有M個輸入端的與非門(A)的一個輸入端和第n個觸發(fā)器(Dn)的時鐘端(t)共接，第n個CAN收發(fā)器(Un)的另一個輸出端(TDn)與第n個具有兩個輸入端的或門(Fn)的輸出端相連，第n個具有M個輸入端的或非門(Xn)的其它M-1個輸入端分別和除第n個以外的其它具有M個輸入端的或非門(X)的輸出端一一相連，第n個具有M-1個輸入端的或非門(Yn)的M-1個輸入端分別和除第n個以外的其它具有M個輸入端的或非門(X)的輸出端一一相連，第n個具有M-1個輸入端的或非門(Yn)的輸出端與第n個具有兩個輸入端的或門(Fn)的一個輸入端相連，N個觸發(fā)器(D)的數(shù)據(jù)輸入端(d)共接后，與具有M個輸入端的與非門(A)的輸出端相連，N個觸發(fā)器(D)的數(shù)據(jù)清零端(clr)共接后，與延遲電路(C)的輸出端(o)相連，第n個觸發(fā)器(Dn)的數(shù)據(jù)輸出端(q)與具有M個輸入端的或門(B)的一個輸入端相連，N個具有兩個輸入端的或門(F)的另一個輸入端共接后，與具有M個輸入端的或門(B)的輸出端及延遲電路(C)的輸入端(i)相連，上述的n＝1，2，……，N。
專利摘要本實用新型公開的多路控制器局域網(wǎng)(CAN)總線物理中繼器包括多個CAN收發(fā)器和一組邏輯控制電路，其中CAN收發(fā)器用于將CAN上差分線路信號轉(zhuǎn)變?yōu)檫壿嬰娖叫盘枺壿嬁刂齐娐酚糜趯崿F(xiàn)該中繼器的線路邏輯和信號控制功能。本實用新型的多路CAN總線物理中繼器可提供多路的CAN信號總線分支，適合于各種速率的通信，具有保持數(shù)據(jù)透明傳輸，增加傳輸距離和節(jié)點數(shù)，隔離短路故障等優(yōu)點，并具有自擴展和自適應(yīng)功能，實現(xiàn)了一對多，多對多的信號傳輸，保證在任何一路分支上的自串聯(lián)擴展、短路或斷路故障，都不會影響該中繼器的正常上作和功能實現(xiàn)。
文檔編號H04L29/06GK2859942SQ20052011744
公開日2007年1月17日 申請日期2005年12月21日 優(yōu)先權(quán)日2005年12月21日
發(fā)明者吳建德, 楊波 申請人:浙江大學(xué)