專利名稱：多功能機(jī)頂盒的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種多功能機(jī)頂盒，具體地說，是涉及一種具有接收數(shù)字電視功能、接收IPTV網(wǎng)絡(luò)流媒體功能和媒體適配器功能的多功能機(jī)頂盒。
目前，半導(dǎo)體技術(shù)正向著多處理器、高集成度的方向發(fā)展，出現(xiàn)了集成高速RISC處理器核和高速DSP信號(hào)處理器核的SOC處理器，這就為在單一平臺(tái)上實(shí)現(xiàn)以家庭應(yīng)用為主、多種功能為一體的家庭終端成為可能。因此，設(shè)計(jì)同時(shí)具有數(shù)字電視功能、網(wǎng)絡(luò)電視功能、媒體適配器功能的家庭終端設(shè)備不僅可以有效減少住房空間的占用、美化家庭布局，而且還可以實(shí)現(xiàn)接口電路、機(jī)箱、遙控器等組件的共用，有效降低了設(shè)備成本，節(jié)約了社會(huì)資源。

發(fā)明內(nèi)容
本實(shí)用新型為了解決現(xiàn)有技術(shù)中家庭終端設(shè)備功能單一，不能滿足目前家庭的多功能化要求的問題，提供了一種新型的多功能機(jī)頂盒，通過采用簡(jiǎn)單的電路結(jié)構(gòu)實(shí)現(xiàn)了在單一設(shè)備上同時(shí)接收CABLE數(shù)字電視、接收IPTV網(wǎng)絡(luò)流媒體和媒體適配器等多種功能，方便了家庭的使用。
為解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn)一種多功能機(jī)頂盒，包括數(shù)字電視接口模塊和IP網(wǎng)絡(luò)接口模塊，所述IP網(wǎng)絡(luò)接口模塊通過PCI總線與主控芯片的PCI總線端相連，實(shí)現(xiàn)外部數(shù)據(jù)的輸入輸出；所述主控芯片將接收到的音視頻信號(hào)通過其多用途總線端輸出到流媒體解碼器中，對(duì)數(shù)據(jù)進(jìn)行解碼處理后，由所述流媒體解碼器的音視頻輸出接口將解碼后的音視頻信號(hào)反饋給主控芯片，進(jìn)而通過主控芯片實(shí)現(xiàn)音視頻數(shù)據(jù)在電視機(jī)上的輸出。
作為對(duì)上述技術(shù)方案的進(jìn)一步限定，所述主控芯片的多用途總線端通過一雙端口RAM芯片與流媒體解碼器相連，其中，所述流媒體解碼器的HOST端口連接雙端口RAM芯片的其中一組數(shù)據(jù)端，SPI端口經(jīng)地址重構(gòu)芯片CPLD連接雙端口RAM芯片的其中一組地址端；所述主控芯片的多用途總線端一方面連接雙端口RAM芯片的另外一組數(shù)據(jù)端，另一方面經(jīng)一地址鎖存器連接雙端口RAM芯片的另外一組地址端；所述地址鎖存器的片選端與主控芯片的地址信號(hào)輸出端相連。另外，雙端口RAM芯片的兩組控制信號(hào)端分別與主控芯片和流媒體解碼器的控制信號(hào)端相連。所述兩組控制信號(hào)端均包含有片選端、讀寫端、輸出有效控制端、忙信號(hào)輸出端和中斷信號(hào)輸出端，其中一組控制信號(hào)端分別與流媒體解碼器的片選信號(hào)輸出端、寫輸出端、讀輸出端、忙信號(hào)輸入端和中斷請(qǐng)求輸入端對(duì)應(yīng)連接；另外一組控制信號(hào)端分別與主控芯片的片選信號(hào)輸出端、寫輸出端、讀輸出端、GPIO口和中斷信號(hào)輸入端對(duì)應(yīng)連接。
作為對(duì)上述技術(shù)方案的又進(jìn)一步限定，所述主控芯片的UART接口通過一通用異步串行收發(fā)芯片連接所述流媒體解碼器中的SRAM存儲(chǔ)器接口。所述流媒體解碼器將解碼后的視頻信號(hào)通過其數(shù)字分量圖像信號(hào)接口傳輸?shù)街骺匦酒?，解碼后的音頻信號(hào)通過其I2S總線端輸出到主控芯片的I2S接口。
作為對(duì)上述技術(shù)方案的再進(jìn)一步限定，所述IP網(wǎng)絡(luò)接口模塊包括以太網(wǎng)控制器模塊、無線網(wǎng)卡模塊和USB控制器模塊，在機(jī)頂盒殼體上分別設(shè)置有與之對(duì)應(yīng)連接的以太網(wǎng)接口、miniPCI接口和USB接口。此外，在所述機(jī)頂盒的殼體上還增設(shè)有硬盤接口，通過與之相連的硬盤接口模塊與所述主控芯片的SATA接口相連。
作為對(duì)上述技術(shù)方案的更進(jìn)一步限定，所述主控芯片、流媒體解碼器、雙端口RAM芯片和地址重構(gòu)芯片CPLD的型號(hào)分別為XILLEON226、ES6425、CY7C024AV和ispMACH4032V。其中，所述流媒體解碼器的SPI端口包括SPI_DATA、SPI_CLK和SPI_STB端口，分別由流媒體解碼芯片ES6425的Aux2、Aux6和Aux7三根GPIO線模擬實(shí)現(xiàn)。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是本實(shí)用新型提供了一種適合在家庭環(huán)境中使用的多功能機(jī)頂盒，它通過在數(shù)字電視機(jī)頂盒中增設(shè)IP網(wǎng)絡(luò)接口模塊和無線應(yīng)用模塊，并采用ATI公司的XILLEON226芯片作為主控芯片，采用ESS公司的ES6425芯片作為流媒體解碼芯片，并通過雙端口RAM芯片和地址重構(gòu)CPLD芯片在主控芯片與流媒體解碼器之間提供高速流媒體數(shù)據(jù)傳輸通道，從而實(shí)現(xiàn)了在單一設(shè)備上同時(shí)接收CABLE數(shù)字電視、IPTV網(wǎng)絡(luò)流媒體和媒體適配器等多種功能，不僅可以有效減少住房空間的占用、美化家庭布局，而且還可以實(shí)現(xiàn)接口電路、機(jī)箱、遙控器等組件的共用，有效降低了設(shè)備成本，節(jié)約了社會(huì)資源。


圖1是本實(shí)用新型中多功能機(jī)頂盒的內(nèi)部結(jié)構(gòu)原理框圖；圖2是所述多功能機(jī)頂盒的軟件框圖；圖3是所述多功能機(jī)頂盒中DPRAM芯片、地址鎖存芯片與主控芯片和流媒體解碼器之間的管腳線路連接圖；圖4是所述多功能機(jī)頂盒中CPLD芯片與DPRAM芯片、流媒體解碼器以及外圍上位機(jī)之間的管腳線路連接圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說明。
本實(shí)用新型在同一個(gè)硬件平臺(tái)上同時(shí)具有數(shù)字電視接口模塊和IP網(wǎng)絡(luò)接口模塊，可以同時(shí)通過同軸接頭接入CABLE數(shù)字電視輸入線和通過RJ-45接頭或者RJ-11接頭接入IP網(wǎng)絡(luò)輸入線，收看CABLE數(shù)字電視或者收看IPTV網(wǎng)絡(luò)流媒體。在電視機(jī)的OSD界面上設(shè)置有選擇項(xiàng)，用戶可以根據(jù)需要隨時(shí)通過遙控器或者面板按鍵選擇收看CABLE數(shù)字電視或者收看IPTV網(wǎng)絡(luò)流媒體。機(jī)頂盒根據(jù)用戶要求來調(diào)用數(shù)字電視軟件模塊或者IPTV網(wǎng)絡(luò)流媒體軟件模塊并執(zhí)行相應(yīng)的功能，為用戶顯示數(shù)字電視內(nèi)容或者IPTV網(wǎng)絡(luò)流媒體內(nèi)容。IPTV網(wǎng)絡(luò)流媒體包括網(wǎng)絡(luò)電視、網(wǎng)絡(luò)電影和網(wǎng)絡(luò)音樂等，具體包括MPEG-1-2-4、WMV9、DivX、RM、RMVB、MP3、WMA等多種數(shù)據(jù)格式。
本實(shí)用新型的多功能機(jī)頂盒主要包括媒體處理器、SDRAM動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)器、FLASH程序存儲(chǔ)器、流媒體解碼器、CABLE數(shù)字電視接收模塊、IP網(wǎng)絡(luò)接口模塊、PVR數(shù)字錄像模塊、外圍接口模塊和電源模塊等。其中，媒體處理器采用ATI公司的XILLEON226芯片或者集成了RISC處理器核和DSP核的其它SOC處理器實(shí)現(xiàn)；動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)器為SDRAM或者DDR SDRAM，可以采用AMD公司的AM29LV800或者AMIC公司的A29L800；FLASH程序存儲(chǔ)器可以采用ATMEL公司的AT49LV320或者FUJITSU公司的MBM29DL32BF芯片實(shí)現(xiàn)，并通過EEPROM來進(jìn)行保存運(yùn)營(yíng)商網(wǎng)絡(luò)相關(guān)參數(shù)的保存；而流媒體解碼器則采用ESS公司的ES6425芯片實(shí)現(xiàn)。所述多功能機(jī)頂盒的內(nèi)部結(jié)構(gòu)框圖參見圖1所示。
圖1中，IP網(wǎng)絡(luò)接口模塊包括以太網(wǎng)控制器模塊Ethernet Controller、無線網(wǎng)卡模塊WLAN CARD和USB控制器模塊USB2.0HOST Controller，在機(jī)頂盒殼體上分別設(shè)置有與之對(duì)應(yīng)連接的以太網(wǎng)接口、miniPCI接口和USB接口，實(shí)現(xiàn)外部流媒體數(shù)據(jù)的輸入輸出。所述IP網(wǎng)絡(luò)接口模塊通過PCI總線與主控芯片XILLEON226(以下簡(jiǎn)寫為x226)的PCI總線數(shù)據(jù)端相連，將接收到的流媒體數(shù)據(jù)通過其多用途總線端FLEXBUS傳輸給流媒體解碼器ES6425(以下簡(jiǎn)寫為ESS)的HOST端，實(shí)現(xiàn)流媒體數(shù)據(jù)的解碼處理。其中，主控芯片x226與流媒體解碼器ESS之間的具體連接關(guān)系是主控芯片x226的多用途總線端FLEXBUS一方面連接一雙端口RAM芯片DPRAM的16位數(shù)據(jù)端，另一方面通過一地址鎖存器573連接所述DPRAM的12位地址端，所述地址鎖存器的型號(hào)為74LVC573/SO，其地址鎖存端LE連接主控芯片x226的地址信號(hào)輸出端FALE0。當(dāng)主控芯片x226向流媒體解碼器ESS發(fā)送數(shù)據(jù)時(shí)，首先通過多用途總線端FLEXBUS發(fā)送地址信號(hào)和地址鎖存信號(hào)，鎖存器573對(duì)地址進(jìn)行鎖存，并將12位地址信號(hào)輸出到DPRAM中，而后多用途總線端FLEXBUS向DPRAM發(fā)送由IP網(wǎng)絡(luò)接口輸出的流媒體數(shù)據(jù)，所述DPRAM在其控制端口的組合控制下，將流媒體數(shù)據(jù)通過其另一組16位數(shù)據(jù)端傳輸?shù)搅髅襟w解碼器ESS的HOST端口。所述HOST端口的讀寫操作與普通RAM讀寫操作不同RAM讀寫采用了獨(dú)立的數(shù)據(jù)總線和地址總線，而HOST端口的地址線只有三根HA0～HA2，尋址的是HOST端口的寄存器地址，真正的地址和數(shù)據(jù)共用在HD0～HD15共16根線上。為了實(shí)現(xiàn)HOST端口對(duì)DPRAM的讀寫，需要通過CPLD芯片實(shí)現(xiàn)地址總線的重構(gòu)將流媒體解碼器ESS需要讀寫的首地址送入CPLD芯片，并通過流媒體解碼器ESS的讀指令產(chǎn)生的讀信號(hào)脈沖不斷使CPLD產(chǎn)生的地址加1，從而為DPRAM構(gòu)造出所需要的地址總線信號(hào)。所述DPRAM采用型號(hào)為CY7C024AV的存儲(chǔ)器芯片U8實(shí)現(xiàn)，其管腳的具體連接關(guān)系參見圖3所示。
圖3中，所述DPRAM包括兩組地址、數(shù)據(jù)、控制信號(hào)端口，其中一組12位地址端R_A0～R_A11連接地址鎖存器U10的輸出端1Q～8Q和地址鎖存器U11的輸出端1Q～3Q；16位數(shù)據(jù)端R_D0～R_D15經(jīng)接口JP4連接主控芯片x226的多用途總線端FLEXBUS，具體對(duì)應(yīng)的管腳為FAD_D0～FAD_D15，其前12位數(shù)據(jù)端FAD_D0～FAD_D11還與地址鎖存器U10的輸入端1D～8D和地址鎖存器U11的輸入端1D～3D對(duì)應(yīng)連接，地址鎖存器U10、U11的地址鎖存端LE均與主控芯片x226的地址鎖存信號(hào)輸出端FALE0相連。所述DPRAM的另一組12位地址端L_A0～L_A11連接地址重構(gòu)芯片CPLD的地址端A2～A10、A12～A14，16位數(shù)據(jù)端L_D0～L_D15經(jīng)排阻RN6～RN9連接流媒體解碼器ESS的HOST端，具體對(duì)應(yīng)的管腳為HD0～HD15。所述DPRAM的兩組控制信號(hào)端口R_CE#、R_R/W#、R_OE#、R_BUSY#、R_INT#一組經(jīng)接口JP4分別與主控芯片x226的片選端FCE#[0]、寫輸出端FWE#、讀輸出端FRID#、GPIO口和中斷信號(hào)輸入端FINTR7#對(duì)應(yīng)連接；另一組分別與流媒體解碼器ESS的片選端HCS1#、寫輸出端HWR#、讀輸出端HRD#、忙信號(hào)輸入端HBUSY#和中斷請(qǐng)求輸入端HIRQ#對(duì)應(yīng)連接。所述DPRAM在主控芯片x226和流媒體解碼器ESS的集中控制下，實(shí)現(xiàn)流媒體數(shù)據(jù)在主控芯片x226和流媒體解碼器ESS之間的高速傳輸。
所述地址重構(gòu)芯片CPLD采用型號(hào)為ispMACH4032V的集成芯片U9實(shí)現(xiàn)，其B5～B7端分別連接流媒體解碼器ESS的Aux2、Aux6和Aux7端，具體連接關(guān)系參見圖4所示。所述流媒體解碼器ESS的Aux2、Aux6、Aux7三根GPIO線模擬串行SPI端口SPI_DATA、SPI_CLK和SPI_STB。其中，SPI_DATA上產(chǎn)生12位地址初值數(shù)據(jù)，由流媒體解碼器ESS的模擬SPI端口按照由高到低的順序串行發(fā)送到CPLD；SPI_CLK上為流媒體解碼器ESS產(chǎn)生的12個(gè)脈沖；SPI_STB為SPI端口的使能端。同樣，CPLD芯片需要有SPI讀寫邏輯接收流媒體解碼器ESS通過SPI口送來的數(shù)據(jù)。
所述地址重構(gòu)芯片U9的TD0、TD1、TMS、TCK端通過接口JP3與外圍上位機(jī)相連，實(shí)現(xiàn)外部計(jì)算機(jī)對(duì)CPLD芯片內(nèi)部程序的下載寫入。
圖1中，主控芯片x226與流媒體解碼器ESS之間的控制信號(hào)通過主控芯片x226的UART端和流媒體解碼器ESS的SRAM控制器端口實(shí)現(xiàn)傳輸。在所述主控芯片x226的UART端與流媒體解碼器ESS的SRAM端口之間增設(shè)有一通用異步串行收發(fā)芯片UART，所述通用異步串行收發(fā)芯片UART將主控芯片x226發(fā)出的串行數(shù)據(jù)TDB轉(zhuǎn)換為3位地址信號(hào)和8位數(shù)據(jù)信號(hào)連接到流媒體解碼器ESS的SRAM控制器端口，并將流媒體解碼器ESS發(fā)出的控制信號(hào)轉(zhuǎn)換為串行數(shù)據(jù)RDB輸送到主控芯片x226中。流媒體解碼器ESS將解碼后的視頻數(shù)據(jù)通過其數(shù)字分量圖像信號(hào)接口BT.656傳輸?shù)街骺匦酒瑇226的視頻信號(hào)輸入端BT.656，其中包括8位數(shù)據(jù)信號(hào)DVSYDATA(7:0)和一位時(shí)鐘信號(hào)DVSCLKA；解碼后的音頻信號(hào)通過流媒體解碼器ESS的I2S端口傳輸?shù)街骺匦酒瑇226的I2S端，包括I2S_WS、I2S_SD、I2S_SCK信號(hào)。
在本實(shí)用新型的多功能機(jī)頂盒中，IP網(wǎng)絡(luò)接口模塊和媒體適配器模塊中集成了一個(gè)以太網(wǎng)SWITCH交換芯片、一個(gè)或者多個(gè)以太網(wǎng)物理層收發(fā)器芯片以及相應(yīng)的網(wǎng)絡(luò)變壓器和RJ-45網(wǎng)絡(luò)接口插座，可以滿足在收看IPTV網(wǎng)絡(luò)流媒體的同時(shí)通過以太網(wǎng)接口接入一臺(tái)或者幾臺(tái)計(jì)算機(jī)，并為計(jì)算機(jī)提供瀏覽Internet網(wǎng)絡(luò)的功能，對(duì)IPTV網(wǎng)絡(luò)流媒體的訪問采用網(wǎng)絡(luò)瀏覽器。以太網(wǎng)SWITCH交換芯片可以采用REALTEK公司的RTL8139或DAVICOM公司的DM9000芯片實(shí)現(xiàn)。
本實(shí)用新型的多功能機(jī)頂盒提供了SATA硬盤接口，可以根據(jù)不同層次用戶的要求分別設(shè)計(jì)出含有或者不含PVR數(shù)字錄像模塊的產(chǎn)品。高端產(chǎn)品中可以采用串行硬盤或DOM作為存儲(chǔ)媒介，實(shí)現(xiàn)TimerShift功能，從而為高端用戶提供完善的PVR個(gè)人數(shù)字錄像功能，如圖像的停止、快進(jìn)、快退以及錄像等。可以用一個(gè)幾十Gbytes容量的硬盤來存儲(chǔ)較長(zhǎng)時(shí)間，如幾個(gè)小時(shí)的音視頻數(shù)據(jù)，以可以采用Disk On Memery形式的FLASH盤作為存儲(chǔ)較短時(shí)間，如幾分鐘的音視頻數(shù)據(jù)。同時(shí)，在機(jī)頂盒的面板和遙控器上提供有PVR功能按鍵，實(shí)現(xiàn)了用一個(gè)按鍵啟動(dòng)或停止PVR錄像的功能。
本實(shí)用新型的多功能機(jī)頂盒其IP網(wǎng)絡(luò)接口模塊和IP網(wǎng)絡(luò)輸入線根據(jù)集成ADSL MODEM模塊與否而有所不同。集成ADSL MODEM模塊的IP網(wǎng)絡(luò)輸入線通過RJ-11接頭接入PSTN電話線；沒有集成ADSL MODEM模塊的IP網(wǎng)絡(luò)輸入線是通過RJ-45接頭接入五類網(wǎng)絡(luò)線或者USB2.0host接頭接入U(xiǎn)SB線，用于連接外置的ADSL MODEM模塊。ADSL MODEM模塊可以采用CONEXANT公司的單片ADSL MODEM芯片CX82320實(shí)現(xiàn)，其具體連接關(guān)系附圖中未示出。
本實(shí)用新型的多功能機(jī)頂盒集成了多個(gè)外圍接口，包括USB2.0host/OTG接口、miniPCI接口、以太網(wǎng)接口、SATA接口、CVBS接口、S-Video接口、YPbPr接口、DVI接口。其中，USB2.0host/OTG接口連接移動(dòng)存儲(chǔ)器，miniPCI接口連接802.11無線網(wǎng)卡，以太網(wǎng)接口連接外部以太網(wǎng)，SATA接口連接硬盤實(shí)現(xiàn)PVR功能，CVBS接口、S-Video接口、YPbPr接口、DVI接口則用來連接顯示終端——數(shù)字電視機(jī)；進(jìn)而實(shí)現(xiàn)了流媒體數(shù)據(jù)在數(shù)字電視上的顯示輸出。
本實(shí)用新型的多功能機(jī)頂盒采用嵌入式Linux操作系統(tǒng)，成熟的2.4版本內(nèi)核，通過對(duì)桌面系統(tǒng)的裁減和編譯，形成了適合本產(chǎn)品的嵌入式操作系統(tǒng)。在主控芯片x226的硬件平臺(tái)上加載各種底層的設(shè)備驅(qū)動(dòng)程序，然后是嵌入式Linux操作系統(tǒng)。在操作系統(tǒng)的平臺(tái)上依次是網(wǎng)絡(luò)協(xié)議棧、本產(chǎn)品的應(yīng)用程序即數(shù)字電視軟件模塊、IPTV網(wǎng)絡(luò)流媒體和無線應(yīng)用軟件模塊，最上方是用戶可以操作的OSD界面軟件。各種軟件模塊在產(chǎn)品生產(chǎn)時(shí)由生產(chǎn)廠家固化到產(chǎn)品的FLASH中，需要運(yùn)營(yíng)商設(shè)置的參數(shù)則可以在廠家人員的協(xié)助下寫入EEPROM存儲(chǔ)器中，所述軟件結(jié)構(gòu)框圖參見圖2所示。
本實(shí)用新型的多功能機(jī)頂盒通過采用上述簡(jiǎn)單的電路結(jié)構(gòu)實(shí)現(xiàn)了在單一設(shè)備上同時(shí)具有接收CABLE數(shù)字電視、IPTV網(wǎng)絡(luò)流媒體和媒體適配器等多種功能，在家庭中使用不僅可以替代分離的數(shù)字電視機(jī)頂盒、網(wǎng)絡(luò)電視機(jī)頂盒和媒體適配器產(chǎn)品，豐富了寬帶網(wǎng)絡(luò)終端產(chǎn)品，促進(jìn)了寬帶網(wǎng)絡(luò)在我國(guó)的廣泛應(yīng)用，而且可以有效減少住房空間的占用、美化家庭布局，降低設(shè)備成本，節(jié)約社會(huì)資源。
當(dāng)然，上述說明并非是對(duì)本實(shí)用新型的限制，本實(shí)用新型也并不僅限于上述舉例，本技術(shù)領(lǐng)域的普通技術(shù)人員在本實(shí)用新型的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種多功能機(jī)頂盒，包括數(shù)字電視接口模塊，其特征在于在所述機(jī)頂盒內(nèi)部增設(shè)有IP網(wǎng)絡(luò)接口模塊，所述IP網(wǎng)絡(luò)接口模塊通過PCI總線與主控芯片的PCI總線端相連，實(shí)現(xiàn)外部數(shù)據(jù)的輸入輸出；所述主控芯片將接收到的音視頻信號(hào)通過其多用途總線端輸出到流媒體解碼器中，對(duì)數(shù)據(jù)進(jìn)行解碼處理后，由所述流媒體解碼器的音視頻輸出接口將解碼后的音視頻信號(hào)反饋給主控芯片，進(jìn)而通過主控芯片實(shí)現(xiàn)音視頻數(shù)據(jù)在電視機(jī)上的輸出。
2.根據(jù)權(quán)利要求1所述的多功能機(jī)頂盒，其特征在于所述主控芯片的多用途總線端通過一雙端口RAM芯片與流媒體解碼器相連，其中，所述流媒體解碼器的HOST端口連接雙端口RAM芯片的其中一組數(shù)據(jù)端，SPI端口經(jīng)地址重構(gòu)芯片CPLD連接雙端口RAM芯片的其中一組地址端；雙端口RAM芯片的兩組控制信號(hào)端分別與主控芯片和流媒體解碼器的控制信號(hào)端相連。
3.根據(jù)權(quán)利要求2所述的多功能機(jī)頂盒，其特征在于所述主控芯片的多用途總線端一方面連接雙端口RAM芯片的另外一組數(shù)據(jù)端，另一方面經(jīng)—地址鎖存器連接雙端口RAM芯片的另外一組地址端；所述地址鎖存器的地址鎖存端與主控芯片的地址鎖存信號(hào)輸出端相連。
4.根據(jù)權(quán)利要求2或3所述的多功能機(jī)頂盒，其特征在于所述主控芯片的UART接口通過一通用異步串行收發(fā)芯片連接所述流媒體解碼器中的SRAM存儲(chǔ)器接口。
5.根據(jù)權(quán)利要求4所述的多功能機(jī)頂盒，其特征在于所述流媒體解碼器將解碼后的視頻信號(hào)通過其數(shù)字分量圖像信號(hào)接口傳輸?shù)街骺匦酒?，解碼后的音頻信號(hào)通過其I2S總線端輸出到主控芯片的I2S接口。
6.根據(jù)權(quán)利要求1或5所述的多功能機(jī)頂盒，其特征在于所述IP網(wǎng)絡(luò)接口模塊包括以太網(wǎng)控制器模塊、無線網(wǎng)卡模塊和USB控制器模塊，在機(jī)頂盒殼體上分別設(shè)置有與之對(duì)應(yīng)連接的以太網(wǎng)接口、miniPCI接口和USB接口。
7.根據(jù)權(quán)利要求6所述的多功能機(jī)頂盒，其特征在于所述主控芯片的SATA接口連接硬盤接口模塊，在所述機(jī)頂盒的殼體上增設(shè)有與之對(duì)應(yīng)連接的硬盤接口。
8.根據(jù)權(quán)利要求2或7所述的多功能機(jī)頂盒，其特征在于所述流媒體解碼器的SPI端口包括SPI_DATA、SPI_CLK和SPI_STB端口，分別由流媒體解碼器的Aux2、Aux6和Aux7三根GPIO線模擬實(shí)現(xiàn)。
9.根據(jù)權(quán)利要求8所述的多功能機(jī)頂盒，其特征在于所述雙端口RAM芯片的兩組控制信號(hào)端均包含有片選端、讀寫端、輸出有效控制端、忙信號(hào)輸出端和中斷信號(hào)輸出端，其中一組控制信號(hào)端分別與流媒體解碼器的片選信號(hào)輸出端、寫輸出端、讀輸出端、忙信號(hào)輸入端和中斷請(qǐng)求輸入端對(duì)應(yīng)連接；另外一組控制信號(hào)端分別與主控芯片的片選信號(hào)輸出端、寫輸出端、讀輸出端、GPIO口和中斷信號(hào)輸入端對(duì)應(yīng)連接。
10.根據(jù)權(quán)利要求9所述的多功能機(jī)頂盒，其特征在于所述主控芯片、流媒體解碼器、雙端口RAM芯片和地址重構(gòu)芯片CPLD的型號(hào)分別為XILLEON226、ES6425、CY7C024AV和ispMACH4032V。
專利摘要本實(shí)用新型公開了一種多功能機(jī)頂盒，包括數(shù)字電視接口模塊、IP網(wǎng)絡(luò)接口模塊和無線應(yīng)用模塊，所述數(shù)字電視接口模塊將接收到的數(shù)字電視內(nèi)容通過主控芯片進(jìn)行處理并輸出到電視機(jī)；IP網(wǎng)絡(luò)接口模塊和無線應(yīng)用模塊通過PCI總線與主控芯片通信，實(shí)現(xiàn)外部數(shù)據(jù)的輸入輸出；主控芯片將接收到的音視頻信號(hào)通過其多用途總線端輸出到流媒體解碼器中，進(jìn)行數(shù)據(jù)的解碼處理，并通過其音視頻輸出接口將解碼后的音視頻信號(hào)反饋給主控芯片，進(jìn)而實(shí)現(xiàn)在電視機(jī)上的顯示輸出。本實(shí)用新型的多功能機(jī)頂盒采用簡(jiǎn)單的電路結(jié)構(gòu)實(shí)現(xiàn)了在單一設(shè)備上同時(shí)接收CABLE數(shù)字電視、IPTV網(wǎng)絡(luò)流媒體和媒體適配器等多種功能，有效降低了設(shè)備成本，節(jié)約了社會(huì)資源。
文檔編號(hào)H04N5/00GK2854953SQ20052012510
公開日2007年1月3日 申請(qǐng)日期2005年11月23日 優(yōu)先權(quán)日2005年11月23日
發(fā)明者周鵬, 劉志剛 申請(qǐng)人:海信集團(tuán)有限公司