專利名稱：用于同時傳輸數(shù)字控制信號和模擬信號的方法及裝置的制作方法
技術領域：
本發(fā)明涉及用于將數(shù)字控制信號和模擬信號同時從發(fā)送電路傳輸?shù)浇邮针娐返姆椒ê脱b置。
背景技術：
在今天競爭激烈的電子產(chǎn)品市場中，制造商們必須滿足消費者對更輕、更小、便于攜帶但又具有更多功能和特征的產(chǎn)品的需求。為了支持這種需求，半導體器件、微電子器件和電子器件的當前研發(fā)趨勢是小型化、更高的集成水平、更快的工作速度和更低的功耗。
已經(jīng)注意到，需要封裝技術的進步來提供滿足這些趨勢的器件和組件。一種有前途的封裝技術被稱為芯片級封裝(chip scale package，簡寫為CSP)。例如，晶片級芯片尺寸封裝(wafer-level chip size packaging，簡寫為WLCSP)或晶片級芯片級封裝(WLCSP)通過令封裝后的CSP器件尺寸所占面積僅稍大于(例如大25％左右)管芯(die)所占面積，從而節(jié)省了空間。
隨著移動手機(例如蜂窩電話)、個人數(shù)字助理(PDA)、便攜式計算機等便攜式電子系統(tǒng)的復雜度增加，更多的功能正被集成到單個芯片中。于是，單芯片系統(tǒng)(system-on-a-chip，簡寫為SoC)的概念也在不斷發(fā)展。但是，實現(xiàn)單芯片系統(tǒng)要面臨巨大的挑戰(zhàn)和困難，因為要將可能是由各種不同的公司利用專有數(shù)據(jù)庫、設計規(guī)則和知識產(chǎn)權(IP)設計出來的不同功能集成在一起將是一項令人生畏的任務。
但是，通過組合尖端的WLP和CSP技術來制造具有較小外形的混合封裝集成電路(IC)，可實現(xiàn)SoC的很多優(yōu)點。例如，通過將兩個或更多個裸芯組裝為各種類型的多芯片模塊(multichip module，簡寫為MCM)，可實現(xiàn)單封裝器件。包括多個芯片的該單封裝器件被稱為單封裝系統(tǒng)(System-in-a-Package，簡寫為SiP)。
單封裝系統(tǒng)(SiP)的一個優(yōu)點是，例如通過使用已知合格管芯(known good die，簡寫為KGD)工藝，可以在晶片級別上對管芯進行測試。對于多芯片模塊(MCM)和單封裝系統(tǒng)(SiP)，晶片級測試可被用來提高封裝產(chǎn)量和節(jié)省封裝成本。此外，系統(tǒng)產(chǎn)品的開發(fā)成本和時間通常也減少了。
典型的單封裝系統(tǒng)(SiP)包括被集成在單個模塊或封裝中的多個集成電路(IC)。各個功能性集成電路(或芯片)可通過采用導線(wire)而彼此相連。例如，芯片到芯片接合線可被用來形成單封裝系統(tǒng)(SiP)內(nèi)的相分離的功能性電路或芯片之間的互連。
在不同的功能性芯片之間傳輸或傳送的信號主要有兩種類型。第一類信號是數(shù)據(jù)信號，其例如代表模擬數(shù)據(jù)值。第二類信號是控制信號，其例如被用來控制對數(shù)據(jù)信號的處理。可以理解，連接各種功能性電路或芯片所需的接合線的數(shù)目增長得十分迅速，這是因為除了專用于數(shù)據(jù)信號的導線之外，還需要單獨的和額外的導線來在芯片之間傳輸控制信號。
單封裝系統(tǒng)(SiP)的設計中的一個挑戰(zhàn)是管理芯片到芯片接合線的數(shù)目、布圖和布線。隨著器件的輸入信號和輸出信號(I/O信號)的數(shù)目的增大，互連的密度增大，每個互連的線寬減小。可以理解，隨著接合線數(shù)目增大，系統(tǒng)復雜度和封裝問題也成比例地增加。此外，隨著接合線數(shù)目增大，將集成電路或芯片封裝在單封裝系統(tǒng)(SiP)中的成本增大，從而增大了單封裝系統(tǒng)(SiP)的整體成本。
此外，隨著更多的功能和特征被集成在單封裝系統(tǒng)(SiP)中，輸入和輸出信號的數(shù)目必然會不斷增大，這就需要新的解決方案來適應不斷增大的信號數(shù)目。
基于上述原因，需要一種能夠克服上述缺點的用于傳輸信號的方法和裝置。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實施例，描述了用于將數(shù)字控制信號和模擬信號同時從發(fā)送電路傳輸?shù)浇邮针娐返姆椒ê脱b置。模擬信號(例如差分數(shù)據(jù)信號)被接收。數(shù)字信號(例如數(shù)字邏輯信號)也被接收。然后，數(shù)字信號與模擬信號被組合在一起以生成具有嵌入的數(shù)字信號的模擬信號。然后，具有嵌入的數(shù)字信號的模擬信號通過公共通信鏈路(例如一對導體(conductor))被傳輸。然后，在不影響模擬信號的恢復的情況下，從具有嵌入的數(shù)字信號的模擬信號恢復數(shù)字信號。
在附圖中以示例而非限制的方式圖示了本發(fā)明，在附圖中，相似的標號標示相似的元件。
圖1示出根據(jù)本發(fā)明一個實施例其中可包含信號傳輸機構的單封裝系統(tǒng)(SiP)。
圖2示出根據(jù)本發(fā)明一個實施例可被包含在發(fā)送器件中的示例性多路復用電路。
圖3是示出根據(jù)本發(fā)明一個實施例的信號恢復電路的框圖。
圖4更詳細示出根據(jù)本發(fā)明一個實施例圖3的正共模檢測器的示例性實現(xiàn)方式。
圖5更詳細示出根據(jù)本發(fā)明一個實施例圖3的負共模檢測器的示例性實現(xiàn)方式。
圖6更詳細示出根據(jù)本發(fā)明一個實施例圖3的過零(zero-crossing)檢測器的示例性實現(xiàn)方式。
圖7是示出由根據(jù)本發(fā)明一個實施例的信號傳輸機構所執(zhí)行的方法的流程圖。
圖8是示出信號傳輸機構所使用的差分信號、共模信號、同步信號和二進制數(shù)據(jù)信號的時序圖。
具體實施例方式
下面描述用于將邏輯信息(例如二進制數(shù)據(jù)或數(shù)字信號)和模擬信號(例如差分數(shù)據(jù)信號)同時從發(fā)送電路傳輸?shù)浇邮针娐返姆椒ê脱b置。在下面的描述中，出于說明的目的，闡述了很多具體細節(jié)以提供對本發(fā)明的全面理解。但是本領域的技術人員應當很清楚，本發(fā)明可在沒有這些具體細節(jié)的情況下實現(xiàn)。在其他情形下，公知的結構和器件以框圖形式示出，以避免不必要地模糊本發(fā)明的主題。
單封裝系統(tǒng)(SiP)100圖1示出根據(jù)本發(fā)明一個實施例其中可包含信號傳輸機構的單封裝系統(tǒng)(SiP)100。單封裝系統(tǒng)(SiP)100包括被集成在單個封裝中的多個集成電路(IC)。單封裝系統(tǒng)(SiP)設計的一個優(yōu)點是可以節(jié)省系統(tǒng)組件所占的空間量。在很多情形下，與不利用單封裝系統(tǒng)(SiP)而單個地實現(xiàn)系統(tǒng)組件相比，空間和布圖量可顯著減小。單封裝系統(tǒng)(SiP)100可以是實現(xiàn)通信系統(tǒng)設計的多芯片模塊。
單封裝系統(tǒng)(SiP)100包括第一功能性集成電路(此后也稱為“第一芯片”或“第一IC”)104和第二功能性集成電路(此后也稱為“第二芯片”或“第二IC”)108。第一功能性集成電路104可以是數(shù)字后端芯片，第二功能性集成電路108可以是模擬前端芯片。第一功能性集成電路104和第二功能性集成電路108通過接口106通信。
接口106可以是通信鏈路(例如有線鏈路或無線鏈路)。在一個實施例中，接口106包括一對導體(例如差分導線對)。在一個實施例中，接口106包括多個導體(例如芯片到芯片接合線)，這些導體可被用來形成單封裝系統(tǒng)(SiP)100內(nèi)的相分離的功能性電路或芯片之間的接口或互連。
單封裝系統(tǒng)(SiP)100包括這樣的信號傳輸機構，其根據(jù)本發(fā)明一個實施例，通過利用公共通信鏈路106(例如差分線對)來將共模信號(例如二進制數(shù)據(jù))和模擬信號(例如差分數(shù)據(jù)信號)從發(fā)送電路104傳輸?shù)浇邮针娐?08。注意，單封裝系統(tǒng)(SiP)100可包括其他額外的功能性集成電路(未示出)，而且根據(jù)本發(fā)明的信號傳輸機構可以實現(xiàn)在這些集成電路的兩個或更多個之中，以輔助它們之間的信息傳送。
在一個實施例中，根據(jù)本發(fā)明的信號傳輸機構的組件被包含在發(fā)送電路(這里也稱為發(fā)送器件或發(fā)射器件)和接收電路(這里也稱為接收器件)二者中。例如，代表數(shù)據(jù)值的模擬信號通過采用差分線對(此后也稱為“差分對”)而被傳輸。差分對可包括正端(+ve端)和負端(-ve端)。模擬前端(AFE)電路包括檢測從差分線對接收的信號的接收電路。利用差分線對在數(shù)模轉(zhuǎn)換器(DAC)和模擬前端(AFE)電路之間傳輸信號(例如數(shù)據(jù)信號)的一個優(yōu)點是可以抑制兩個導體共有的噪聲。
數(shù)字后端芯片104包括微控制器(MCU)110、數(shù)字信號處理器(DSP)120和將數(shù)字信號轉(zhuǎn)換為對應的模擬信號的數(shù)模轉(zhuǎn)換器130(DAC)。MCU 110和DSP 120被編程以執(zhí)行單封裝系統(tǒng)(SiP)100所需的操作。MCU 110和DSP 120的構造和操作是本領域的普通技術人員已知的。
數(shù)字后端芯片104還包括組合共模信號(例如二進制數(shù)據(jù)或數(shù)字信息)和模擬信號(例如差分數(shù)據(jù)信號)的機構124。機構124可被耦合到MCU 110和DSP 120以從其接收信息，并且被耦合到DAC 130以向其提供信息。后面將參照圖2更詳細地描述機構124。芯片104還可包括執(zhí)行數(shù)字后端功能的其他組件和電路(未示出)。注意，這些組件的構造和操作是本領域的技術人員公知的，因此不在此處進行描述。
模擬前端(AFE)芯片108包括放大器134，其被耦合到接口106，并且從數(shù)字后端芯片104接收信號。AFE芯片108還包括耦合到放大器134的輸出的濾波器160，以及耦合到濾波器160的輸出的線路驅(qū)動器180。放大器134、濾波器160和線路驅(qū)動器180的構造和操作是本領域的普通技術人員已知的。AFE芯片108還包括機構132，用于對嵌入在由芯片104發(fā)射并由AFE 108接收的差分信號中的共模信號進行提取、解多路復用或恢復。在一個實施例中，該機構132包括過零檢測器140和共模信號檢測器150，在下面將參照圖3-6對其進行更詳細描述。
AFE芯片108還包括解碼器170，其接收共模信號并對共模信號(例如二進制數(shù)據(jù))進行解碼以執(zhí)行諸如增益設置174和濾波器設置172等操作(例如控制操作)。增益設置174(例如可變增益設置)可被提供給線路驅(qū)動器180。濾波器設置172(例如可編程濾波器極點設置)可被提供給濾波器160。AFE芯片108還可包括執(zhí)行模擬前端(AFE)功能的其他組件和電路(未示出)。注意，這些組件的構造和操作是本領域的普通技術人員公知的，因此不在此處進行描述。
數(shù)據(jù)和控制信號的同時傳輸根據(jù)本發(fā)明一個實施例的信號傳輸機構有益地使得數(shù)據(jù)和控制信號能夠被公共通信鏈路(例如被同一對導體或差分線對)傳送。在一個實施例中，該信號傳輸機構在發(fā)送電路(這里也稱為“發(fā)射器件”)處提供了多路復用電路124，以將邏輯信息嵌入模擬信號中，并在接收電路處提供了解多路復用電路132，以從模擬信號恢復邏輯信息。
例如，多路復用電路124對控制信號(例如數(shù)字信號)和共模信號(例如差分信號)進行組合、多路復用或嵌入。解多路復用電路132在不影響共模信號的恢復的情況下對控制信號進行提取、解多路復用或恢復。通信鏈路(例如有線或無線鏈路)被用來在發(fā)送器件和接收器件之間同時傳輸共模信號(例如模擬數(shù)據(jù)信號)和數(shù)字信號(例如控制信號)。
可作為共模信號通過兩個導體傳輸?shù)男盘柕哪承┦纠ǖ幌抻诩与?power-up)配置信號、過零檢測信號、低速控制信號或任何其他不易受共模噪聲影響的信號。
根據(jù)本發(fā)明一個實施例，信號傳輸機構組合模擬信號(例如數(shù)據(jù)信號)和一個或多個邏輯信號(例如數(shù)字控制信號或狀態(tài)信號)，并通過公共通信鏈路(例如通過一對導體)傳輸組合了邏輯信號的模擬信號。公共通信鏈路例如可以是差分對，其他導線或?qū)w，或者是無線通信鏈路。邏輯信號(例如控制信號和狀態(tài)信號)被嵌入在差分模擬數(shù)據(jù)信號中。然后，具有嵌入的邏輯信號的差分模擬數(shù)據(jù)信號在發(fā)射電路(例如第一集成電路)和接收電路(例如第二集成電路)之間傳輸，而不影響模擬數(shù)據(jù)信號的恢復。注意，有益的是，根據(jù)本發(fā)明一個實施例的信號傳輸機構不需要單獨的導體或額外的導體來傳輸邏輯信號，而是利用已有的用來傳輸模擬信號的通信鏈路。
發(fā)送器件處的示例性多路復用電路200圖2示出了根據(jù)本發(fā)明一個實施例的可被包含在發(fā)送器件中的示例性多路復用電路200。多路復用電路200包括第一求和電路210、第二求和電路220、第一數(shù)模轉(zhuǎn)換器(DAC)230和第二數(shù)模轉(zhuǎn)換器(DAC)240。
第一求和電路210包括接收+DO信號的第一輸入、接收CMCODE信號的第二輸入和生成輸出信號的輸出。第一DAC 230包括耦合到第一求和電路210的輸出的輸入。被提供到第一DAC 230的數(shù)字信號被轉(zhuǎn)換為對應的模擬信號，該對應的模擬信號例如可以是差分信號的第一分量。第一DAC 230的輸出耦合到接口106(例如第一導體232)。
第二求和電路220包括接收-DO信號的第一輸入、接收CMCODE信號的第二輸入和生成輸出信號的輸出。第二DAC 240包括耦合到第二求和電路220的輸出的輸入。被提供到第二DAC 240的數(shù)字信號被轉(zhuǎn)換為對應的模擬信號，該對應的模擬信號例如可以是差分信號的第二分量。第二DAC 240的輸出也耦合到接口106(例如第一導體242)。
在一個實施例中，+DO信號和-DO信號是要被傳輸?shù)哪M波形(例如模擬數(shù)據(jù)信號)的數(shù)字代碼。在一個實施例中，CMCODE信號包括要被添加到待傳輸?shù)哪M波形的共模信息。例如，CMCODE信號可以是+B、-B或零，其中B是接收電路處的共模檢測器150正確地對共模信號進行解碼所需的信號電平(例如電壓信號電平)。正共模檢測器310和負共模檢測器320的示例性實施例在后面將分別參照圖4和5更詳細地描述。
示例性信號恢復電路300圖3是示出根據(jù)本發(fā)明一個實施例的信號恢復電路300的框圖。該信號恢復電路300包括檢測正共模信號和生成輸出信號的正共模檢測器310。信號恢復電路300還包括檢測負共模信號和生成輸出信號的負共模檢測器320。正共模檢測器310和負共模檢測器320的示例性實施例在后面將分別參照圖4和5更詳細地描述。
信號恢復電路300還包括檢測過零和生成輸出信號的過零檢測器330。過零檢測器330的示例性實現(xiàn)方式在后面將參照圖6更詳細地描述。
信號恢復電路300包括SR觸發(fā)器電路340，該SR觸發(fā)器電路340包括接收正共模檢測器310的輸出的置位輸入、接收負共模檢測器320的輸出的復位輸入，以及生成輸出信號的Q輸出。
信號恢復電路300還包括移位寄存器電路350。移位寄存器電路350包括接收SR觸發(fā)器340的輸出的數(shù)據(jù)輸入和用于接收過零檢測器330的輸出的時鐘輸入?；谶@些輸入，移位寄存器電路350生成或恢復控制信號354。
正共模檢測器310圖4更詳細地示出了根據(jù)本發(fā)明一個實施例的圖3的正共模檢測器310的示例性實現(xiàn)方式。正共模檢測器310包括第一放大器410、第二放大器420和與門430。第一放大器410包括耦合到第一導體(例如導體232)的正端、耦合到提供預定信號(例如VREFP信號)的VREFP節(jié)點的負端，以及生成輸出信號的輸出。注意，電壓源440可被用于生成VREFP信號。
第二放大器420包括耦合到第二導體(例如導體242)的正端、耦合到VREFP節(jié)點的負端，以及生成輸出信號的輸出。與門430包括接收第一放大器410的輸出的第一輸入、接收第二放大器420的輸出的第二輸入，以及生成輸出信號434的輸出，該輸出信號434代表對兩個輸入進行的邏輯與操作的結果。輸出信號434在這里也被稱為“正共模邏輯信號”。當兩個輸入都高于VREFP時(例如當兩個輸入信號都大于VREFP信號時)，正共模邏輯信號434被斷言(例如邏輯高)。
在一個實施例中，預定信號(VREFP信號)由下式確定VREFP＝VCM+VOFFSET。VCM是傳入差分信號的共模電平，VOFFSET是出于噪聲容限的考慮而選擇的。注意，預定信號(VREFP)可被調(diào)節(jié)以適應特定應用的需要。
負共模檢測器320圖5更詳細地示出了根據(jù)本發(fā)明一個實施例的圖3的負共模檢測器320的示例性實現(xiàn)方式。負共模檢測器320包括第一放大器510、第二放大器520和與門530。第一放大器510包括耦合到第一導體(例如導體232)的負端、耦合到提供預定信號(例如VREFN信號)的VREFN節(jié)點的正端，以及用于生成輸出信號的輸出。注意，電壓源540可被用于生成預定信號(例如預定電壓信號，VREFN信號)。
第二放大器520包括耦合到第二導體(例如導體242)的負端、耦合到VREFN節(jié)點的正端，以及用于生成輸出信號的輸出。與門530包括接收第一放大器510的輸出的第一輸入、接收第二放大器520的輸出的第二輸入，以及生成輸出信號534的輸出，該輸出信號534代表對兩個輸入進行的邏輯與操作的結果。輸出信號534在這里也被稱為“負共模邏輯信號”，當兩個輸入都低于VREFN信號時(例如當兩個輸入信號都小于VREFN信號時)，輸出信號534被斷言(例如邏輯高)。
在一個實施例中，預定信號(VREFN信號)由下式確定VREFN＝VCM-VOFFSET。VCM是傳入差分信號的共模電平，VOFFSET是出于噪聲容限的考慮而選擇的。注意，預定的信號(VREFN)可被調(diào)節(jié)以適應特定應用的需要。
過零檢測器330圖6更詳細地示出了根據(jù)本發(fā)明一個實施例的圖3的過零檢測器330的示例性實現(xiàn)方式。過零檢測器330包括模擬比較器610，該模擬比較器610包括被耦合以接收差分信號的第一分量的正端、被耦合以接收差分信號的第二分量的負端，以及生成輸出信號的輸出。在一個實施例中，模擬比較器610的正端耦合到差分對的第一導體(例如導體232)，模擬比較器610的負端耦合到差分對的第二導體(例如導體242)。
過零檢測器330還包括一個或多個緩沖器620、630(例如CMOS緩沖器)。過零檢測器330生成從接收到的差分信號中提取的邏輯定時信息640。
信號傳輸機構所執(zhí)行的處理圖7是示出根據(jù)本發(fā)明一個實施例的信號傳輸機構所執(zhí)行的方法的流程圖。在步驟710，邏輯信息(例如二進制數(shù)據(jù))被嵌入到模擬信號中。邏輯信息或二進制數(shù)據(jù)在這里也被稱為共模信號或數(shù)字信息(例如邏輯1或邏輯0)。例如，數(shù)字信號(例如邏輯1或邏輯零)可被嵌入到差分數(shù)據(jù)信號(例如正分量和負分量)中，或與差分數(shù)據(jù)信號多路復用。在一個實施例中，共模信號被多路復用到兩個導體(例如差分線對)上。發(fā)射器件處的多路復用單元200可執(zhí)行步驟710。注意，步驟710可包括接收邏輯信息和接收模擬信號(例如差分數(shù)據(jù)信號)的步驟。
在步驟720，具有嵌入的邏輯信息(例如共模信號)的模擬信號(例如差模信號)通過公共通信鏈路在發(fā)送電路和接收電路之間被傳輸。例如，邏輯信息和模擬信號通過公共通信鏈路(例如兩個導體或一個差分對)被同時傳輸。
在步驟730，從接收到的具有嵌入的邏輯信息的模擬信號(例如差模信號)中提取邏輯信息(例如共模信號)。接收器件處的解多路復用單元132可執(zhí)行步驟730。步驟730可包括下列子步驟1)接收具有嵌入的數(shù)字信息的模擬信號(例如差模信號)；2)使用接收到的模擬信號來生成同步信號；以及3)通過使用該同步信號來提取從接收到的模擬信號中提取的數(shù)字信息(例如共模信號)。注意，同步信號可由過零檢測器330生成，數(shù)字信息可由共模信號檢測器310、320從接收到的模擬信號中提取。
在步驟740，邏輯信息(例如二進制數(shù)據(jù))例如被控制信號解碼器170解碼。邏輯信息或數(shù)字信號可被解碼并被提供來對電路(例如濾波器或線路驅(qū)動器)進行編程或控制。例如，邏輯信息可被用作增益設置、濾波器極點設置，或用作接收芯片108處的電路的其他控制信號。在步驟750，從接收到的具有嵌入的邏輯信息的模擬信號(例如具有嵌入的邏輯的差模信號)恢復數(shù)據(jù)。步驟750可包括從接收到的模擬信號(例如差模信號)中抑制共模信號(例如嵌入的邏輯信息)和恢復模擬信號(例如差分數(shù)據(jù)信號)的步驟。注意，嵌入的邏輯信息不影響對來自差模信號的數(shù)據(jù)(例如模擬數(shù)據(jù)信號)的處理和恢復。此外，注意，控制信號(例如數(shù)字代碼)和模擬信號(例如差分數(shù)據(jù)信號)可以以并發(fā)方式(例如非順序方式)來處理。
信號傳輸機構操作圖8是示出根據(jù)本發(fā)明一個實施例的信號傳輸機構所使用的示例性信號(例如DAC輸出信號804、同步信號830和二進制數(shù)據(jù)信號840)的時序圖。水平軸代表時間。第一波形804代表數(shù)模轉(zhuǎn)換器(DAC)生成的輸出信號。第一波形804可包括模擬信號810(例如差分信號)和共模信號820。差分信號810可包括第一分量812(例如正分量)和第二分量814(例如負分量)。
例如，共模信號820可被嵌入到模擬信號810中，以便二進制數(shù)據(jù)和差分信號810可同時或并發(fā)地從發(fā)送器(例如數(shù)字后端電路)傳輸?shù)浇邮掌?例如模擬前端電路)。注意，共模信號820被差分接收器抑制，因此不影響接收電路執(zhí)行的對差分信號810的正常處理。在接收電路處對差分信號810的正常處理是本領域的普通技術人員公知的，因此不在此處描述。
第二波形830代表過零檢測器330生成的同步信號。例如，同步信號830是基于正和負DAC輸出信號804的過零點而得到的。第三波形840代表由共模信號檢測器310、320從DAC輸出信號804提取的二進制數(shù)據(jù)(例如數(shù)字控制信號)。
在一個實施例中，根據(jù)本發(fā)明的傳輸方法可被實現(xiàn)在輸電線收發(fā)器單封裝系統(tǒng)(SiP)中，該輸電線收發(fā)器單封裝系統(tǒng)(SiP)包括執(zhí)行數(shù)字信號處理的通信編碼器/解碼器集成電路和執(zhí)行模擬前端功能的模擬前端電路。通信編碼器/解碼器集成電路和模擬前端電路是彼此分離的并且不能被集成在一個芯片中，因為一般使用不同且不兼容的制造技術來實現(xiàn)各個集成電路。
例如，注意，通信編碼器/解碼器集成電路需要高邏輯密度來實現(xiàn)數(shù)字信號處理(DSP)功能，并且它一般是用深亞微米CMOS制造工藝來制造的。但是，模擬前端(AFE)電路需要高電流和高電壓，一般是采用BiCMOS制造工藝來制造的。
注意，在那些其中存在兩個或更多個集成電路(或芯片)，并且由于采用不同制造技術實現(xiàn)各個芯片因而這些集成電路在物理上不能被集成的任何單封裝系統(tǒng)(SiP)或多芯片模塊中，根據(jù)本發(fā)明的信號傳輸方法和裝置都可能是有益的。該手段的一個優(yōu)點是不需要額外的導體(例如導線)來傳輸邏輯信息(例如二進制數(shù)據(jù))。換言之，不需要專用導線或?qū)w來傳輸邏輯信息，因為根據(jù)本發(fā)明實施例，邏輯信息被嵌入了模擬信號(例如差分數(shù)據(jù)信號)中并且通過先前專用于僅傳輸模擬數(shù)據(jù)信號的現(xiàn)有導體而被傳輸。
在上面的說明中，已參照具體實施例描述了本發(fā)明。但是很明顯，在不脫離本發(fā)明的更廣范圍的情況下可對其作出各種修改和改變。因此，說明書和附圖僅是示例性的而非限制性的。
權利要求
1.一種單封裝系統(tǒng)(SiP)，包括發(fā)送電路，其包括組合邏輯信息和模擬信號的多路復用器；接收電路；以及耦合到所述發(fā)送電路和所述接收電路的通信鏈路，所述通信鏈路在所述發(fā)送電路和所述接收電路之間同時傳輸所述具有邏輯信息的模擬信號；其中所述接收電路包括解多路復用器，所述解多路復用器在不影響所述模擬信號的恢復的情況下從接收到的信號中提取所述邏輯信息。
2.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述多路復用器包括第一求和電路，包括接收正數(shù)字代碼(+DO)的第一輸入、接收共模信息(CMCODE)的第二輸入，以及輸出；第二求和電路，包括接收負數(shù)字代碼(一DO)的第一輸入、接收共模信息(CMCODE)的第二輸入，以及輸出；耦合到所述第一求和電路的輸出的第一數(shù)模轉(zhuǎn)換器；以及耦合到所述第二求和電路的輸出的第二數(shù)模轉(zhuǎn)換器。
3.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述解多路復用器包括過零檢測電路、正共模檢測器和負共模檢測器。
4.如權利要求3所述的單封裝系統(tǒng)(SiP)，其中所述解多路復用器還包括邏輯信息解碼器。
5.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述發(fā)送電路包括提供所述邏輯信息的微控制器單元和提供所述模擬信號的數(shù)字信號處理單元。
6.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述控制信號和所述共模信號被同時從所述發(fā)送器件傳輸?shù)剿鼋邮掌骷?，并且所述控制信號和所述共模信號以并發(fā)方式被處理，即以非順序的方式被處理。
7.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述發(fā)送電路是數(shù)字后端集成電路；其中所述接收電路是模擬前端集成電路。
8.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述模擬信號包括差分數(shù)據(jù)信號；其中所述二進制數(shù)據(jù)包括加電配置信號、過零檢測信號、低速控制信號和不易受共模噪聲影響的其他信號中的一種。
9.如權利要求1所述的單封裝系統(tǒng)(SiP)，其中所述通信鏈路是無線鏈路、有線鏈路、導體和差分導體對中的一種。
10.一種用于通過公共通信鏈路來傳輸信號的系統(tǒng)，包括發(fā)送端的多路復用器，其將二進制數(shù)據(jù)嵌入模擬信號中；以及接收端的解多路復用器，其從接收到的模擬信號中提取所述二進制數(shù)據(jù)，其中所述系統(tǒng)不影響從所述接收到的模擬信號恢復數(shù)據(jù)。
11.如權利要求10所述的系統(tǒng)，其中所述公共通信鏈路是無線鏈路、有線鏈路、導體和差分導體對中的一種；其中所述模擬信號包括差分數(shù)據(jù)信號，其中所述二進制數(shù)據(jù)包括加電配置信號、過零檢測信號、低速控制信號和不易受共模噪聲影響的其他信號中的一種。
12.如權利要求10所述的系統(tǒng)，其中所述解多路復用器包括過零檢測器，其接收所述模擬信號，并基于所述模擬信號來生成同步信號；以及共模信號檢測器，其通過使用所述同步信號來提取所述二進制數(shù)據(jù)。
13.如權利要求10所述的系統(tǒng)，其中所述解多路復用器包括接收所述提取出的二進制數(shù)據(jù)并對所述二進制數(shù)據(jù)進行解碼的解碼器。
14.如權利要求10所述的系統(tǒng)，其中所述多路復用器被實現(xiàn)在數(shù)字后端集成電路中；其中所述解多路復用器被實現(xiàn)在模擬前端集成電路中。
15.如權利要求10所述的系統(tǒng)，其中所述系統(tǒng)被實現(xiàn)在單封裝系統(tǒng)(SiP)和多芯片模塊中的一種中。
16.一種在發(fā)送電路和接收電路之間傳送信號的方法，包括將邏輯信息嵌入到模擬信號中；所述發(fā)送電路發(fā)送所述具有邏輯信息的模擬信號；所述接收電路接收所述具有邏輯信息的模擬信號；以及從所述接收到的模擬信號中提取所述邏輯信息。
17.如權利要求16所述的方法，其中將邏輯信息嵌入到模擬信號中的步驟包括接收所述邏輯信息；以及接收所述模擬信號。
18.如權利要求16所述的方法，其中發(fā)送所述具有邏輯信息的模擬信號的步驟包括通過差分導體對來傳輸所述具有邏輯信息的模擬信號。
19.如權利要求16所述的方法，其中從所述接收到的模擬信號中提取所述邏輯信息的步驟包括使用所述接收到的模擬信號來生成同步信號；通過采用所述同步信號來提取所述邏輯信息；以及對所述邏輯信息進行解碼。
20.如權利要求16所述的方法，還包括從所述接收到的模擬信號恢復數(shù)據(jù)信號；以及抑制作為共模數(shù)據(jù)信號的所述邏輯信息。
全文摘要
本發(fā)明描述了用于將數(shù)字控制信號和模擬信號同時從發(fā)送電路傳輸?shù)浇邮针娐返姆椒ê拖到y(tǒng)。模擬信號(例如差分數(shù)據(jù)信號)被接收。數(shù)字信號(例如數(shù)字邏輯信號)也被接收。然后，數(shù)字信號被與模擬信號組合，以生成具有嵌入的數(shù)字信號的模擬信號。然后，具有嵌入的數(shù)字信號的模擬信號通過公共通信鏈路(例如一對導體)被傳輸。然后，在不影響恢復模擬信號的情況下，從具有嵌入的數(shù)字信號的模擬信號恢復數(shù)字信號。
文檔編號H04L5/00GK1822534SQ20061000820
公開日2006年8月23日 申請日期2006年2月16日 優(yōu)先權日2005年2月18日
發(fā)明者林國強, 柯外嵐 申請人:安捷倫科技有限公司