專(zhuān)利名稱(chēng)：一種虛級(jí)聯(lián)鏈路處理方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電通信技術(shù)，尤其涉及一種虛級(jí)聯(lián)鏈路處理方法和系統(tǒng)。
背景技術(shù)：
隨著數(shù)據(jù)業(yè)務(wù)的急劇增長(zhǎng)，對(duì)傳送網(wǎng)提出了新的需求，SDH(Synchronous Digital Hierarchy，同步數(shù)字體系)/SONET(Synchronous Optical Network，同步光纖網(wǎng))使用虛級(jí)聯(lián)、鏈路容量調(diào)整方法，可以解決數(shù)據(jù)業(yè)務(wù)高帶寬、帶寬靈活調(diào)整的需求，虛級(jí)聯(lián)帶寬的調(diào)整需要源端和收端根據(jù)鏈路容量調(diào)整方法(LCASLinkCapacity Adjustment Scheme)協(xié)議的狀態(tài)機(jī)進(jìn)行信息交互來(lái)完成。在現(xiàn)有技術(shù)中，虛級(jí)聯(lián)LCAS收端主要通過(guò)提取H4/K4字節(jié)，獲得復(fù)幀指示(MFIMultiframe Indication)信息，然后根據(jù)MFI獲取控制域(CTRLControl Field)和序列號(hào)指示域(SQSequence Indicator)中的信息，對(duì)同一邏輯通道的各成員進(jìn)行排序，根據(jù)排序結(jié)果形成解映射關(guān)系，在這種技術(shù)方案中為每個(gè)邏輯通道提供一塊緩存，用于存儲(chǔ)排序的內(nèi)容，當(dāng)某個(gè)時(shí)隙到TS1來(lái)時(shí)(假定該時(shí)隙屬于邏輯通道LC1)，根據(jù)LC1的通道映射表來(lái)實(shí)現(xiàn)數(shù)據(jù)的解映射；如此類(lèi)推，假定LC2的時(shí)隙TS2到來(lái)，則根據(jù)LC2的通道映射表實(shí)現(xiàn)數(shù)據(jù)的解映射，這樣，根據(jù)得到的解映射關(guān)系將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道，現(xiàn)有技術(shù)需要為每個(gè)邏輯通道提供一塊RAM來(lái)存儲(chǔ)排序的內(nèi)容，當(dāng)邏輯通道數(shù)目較多時(shí)，所需要的芯片資源相應(yīng)地就很大，會(huì)導(dǎo)致系統(tǒng)成本較高。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種低成本的虛級(jí)聯(lián)鏈路處理方法和系統(tǒng)，以解決現(xiàn)有技術(shù)中所需芯片資源大、成本高的問(wèn)題。
本發(fā)明所采用的虛級(jí)聯(lián)鏈路處理方法，應(yīng)用于同步數(shù)字體系或同步光纖網(wǎng)，其特征在于它包括如下步驟A、提取數(shù)據(jù)流中的開(kāi)銷(xiāo)字節(jié)，獲得復(fù)幀指示MFI信息，根據(jù)復(fù)幀指示MFI信息獲取控制域CTRL和序列號(hào)指示域SQ；B、對(duì)虛級(jí)聯(lián)LCAS幀中同一邏輯通道的成員進(jìn)行排序，產(chǎn)生相應(yīng)的通道表，將通道表中的有效時(shí)隙寫(xiě)入解映射表，根據(jù)所述解映射表將SDH/SONET數(shù)據(jù)解映射到邏輯通道。
所述的步驟B中，所述的解映射表中包括主鏈、備鏈和垃圾鏈，所述的主鏈用于相應(yīng)邏輯通道的解映射，所述的備鏈用于相應(yīng)邏輯通道的排序，所述的垃圾鏈為無(wú)效鏈。
所述的步驟B包括如下步驟B1、按照控制域CTRL和序列號(hào)指示域SQ信息，對(duì)同一邏輯通道中的成員進(jìn)行排序，產(chǎn)生相應(yīng)邏輯通道的通道表；B2、所述通道表內(nèi)容中的有效時(shí)隙作為備鏈寫(xiě)入該解映射表中；B3、在下一個(gè)LCAS幀邊界，將解映射表中對(duì)應(yīng)邏輯通道的備鏈轉(zhuǎn)變?yōu)橹麈湥腋鶕?jù)該主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道。
所述步驟B3前還包括在下一個(gè)LCAS幀邊界，判斷解映射表中是否有主鏈，如果有，將主鏈轉(zhuǎn)變?yōu)槔?，否則直接執(zhí)行步驟B3。
在所述的步驟B1中，所述的通道表只能被一個(gè)邏輯通道占用；對(duì)于每個(gè)LCAS幀，一個(gè)邏輯通道只能占用所述通道表一次。
所述的步驟B2中，所述的解映射表中包括地址ADDR、對(duì)應(yīng)次位地址NXT_ADDR、時(shí)隙號(hào)TS和邏輯通道號(hào)LC，對(duì)于同一個(gè)邏輯通道，將有效時(shí)隙依次按照指示域SQ的順序相連。
所述的解映射表中，對(duì)于同一個(gè)邏輯通道，所述ADDR為SQ(n)對(duì)應(yīng)的有效時(shí)隙的存放地址，所述NXT_ADDR內(nèi)容為該邏輯通道SQ(n)對(duì)應(yīng)的有效時(shí)隙的下一個(gè)有效時(shí)隙的存放地址，其中，n為非負(fù)整數(shù)。。
邏輯通道最后一個(gè)有效時(shí)隙的存放地址ADDR的NXT_ADDR欄，其內(nèi)容為另一邏輯通道第一個(gè)有效時(shí)隙的存放地址ADDR。
所述的步驟B3包括如下步驟B31、根據(jù)是否接收到下一個(gè)LCAS邊界，進(jìn)行如下操作B311、若未接收到下一個(gè)LCAS邊界，返回上述步驟B31；B312、若已接收到下一個(gè)LCAS邊界，在解映射表中查找是否有對(duì)應(yīng)邏輯通道的主鏈，進(jìn)行如下操作B3121、若有對(duì)應(yīng)邏輯通道的主鏈，則將該主鏈轉(zhuǎn)變?yōu)槔?，繼續(xù)如下步驟B32；B3122、若沒(méi)有對(duì)應(yīng)邏輯通道的主鏈，繼續(xù)如下步驟B32；B32、在解映射表中查找是否有對(duì)應(yīng)邏輯通道的備鏈，進(jìn)行如下操作
B321、若有對(duì)應(yīng)邏輯通道的備鏈，對(duì)應(yīng)邏輯通道的備鏈轉(zhuǎn)變?yōu)橹麈?，根?jù)該主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道，同時(shí)，返回上述步驟B31；B322、若沒(méi)有對(duì)應(yīng)邏輯通道的備鏈，返回上述步驟B31。
這種虛級(jí)聯(lián)鏈路處理系統(tǒng)，應(yīng)用于同步數(shù)字體系或同步光纖網(wǎng)，包括提取模塊，所述的提取模塊提取數(shù)據(jù)流中的開(kāi)銷(xiāo)字節(jié)，獲得復(fù)幀指示MFI信息，其特征在于還包括排序模塊、鏈接模塊和解映射模塊，其中，所述的排序模塊根據(jù)提取模塊的處理信息產(chǎn)生通道表；所述的鏈接模塊保存有解映射表，該鏈接模塊將所述通道表的有效時(shí)隙寫(xiě)入所述解映射表中，并對(duì)其中內(nèi)容作相應(yīng)轉(zhuǎn)換、更新處理；所述的解映射模塊根據(jù)鏈接模塊的解映射表將SDH/SONET數(shù)據(jù)解映射到邏輯通道。
所述的鏈接模塊保存有解映射表，所述的解映射表中包括主鏈、備鏈和垃圾鏈，所述的主鏈用于相應(yīng)邏輯通道的解映射，所述的備鏈用于相應(yīng)邏輯通道的排序，垃圾鏈為無(wú)效鏈。
所述鏈接模塊包括存儲(chǔ)器、有效時(shí)隙讀寫(xiě)裝置和鏈表轉(zhuǎn)換裝置，其中所述的存儲(chǔ)器，用于保存解映射表；所述的有效時(shí)隙讀寫(xiě)裝置，讀取排序模塊中的通道表中的有效時(shí)隙，作為對(duì)應(yīng)邏輯通道的備鏈寫(xiě)入存儲(chǔ)器中的解映射表中；所述的鏈表轉(zhuǎn)換裝置，接收LCAS邊界信號(hào)，如接收到LCAS邊界信號(hào)表示到達(dá)下一個(gè)LCAS邊界，將存儲(chǔ)器中的解映射表中的備鏈轉(zhuǎn)變?yōu)橹麈?，主鏈轉(zhuǎn)變?yōu)槔湣?br> 所述的解映射表的地址數(shù)目是相應(yīng)時(shí)隙類(lèi)型數(shù)目的兩倍。
本發(fā)明的有益效果為在本發(fā)明中，對(duì)虛級(jí)聯(lián)LCAS幀中同一邏輯通道的成員進(jìn)行排序，產(chǎn)生相應(yīng)的通道表，將通道表中的有效時(shí)隙寫(xiě)入解映射表，通過(guò)對(duì)解映射表的主鏈、備鏈和垃圾鏈的設(shè)置，根據(jù)解映射表中的主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道，使本發(fā)明所需芯片資源小，且實(shí)現(xiàn)成本低，其具體體現(xiàn)如下1、在本發(fā)明的RAM資源利用中，相對(duì)于現(xiàn)有技術(shù)，尤其是邏輯通道數(shù)目較多時(shí)，可以節(jié)省大量的RAM，具體地說(shuō)，可以節(jié)省的RAM資源容量為(M-1)*N，其中N為本發(fā)明所需要的RAM資源容量，M為邏輯通道數(shù)目。
2、在本發(fā)明中，在解映射表的更新過(guò)程中，不斷地對(duì)其中的主鏈進(jìn)行解映射，因此，對(duì)通道表中的排序和解映射實(shí)際上形成了交替、緊湊的控制過(guò)程，且在解映射表中只寫(xiě)入有效時(shí)隙，使本發(fā)明取得了較高的工作效率。
3、在本發(fā)明中，對(duì)通道表中的排序及解映射表的更新等是通過(guò)排序模塊和鏈接模塊完成，體現(xiàn)為對(duì)RAM資源的直接占用、調(diào)配，可以準(zhǔn)確、及時(shí)地捕捉到LCAS邊界，正確地實(shí)現(xiàn)LCAS協(xié)議，而且可以滿足LCAS協(xié)議的相關(guān)性能，可以避免單純軟件處理中時(shí)間長(zhǎng)，效率低的問(wèn)題，且在單純軟件處理中不能準(zhǔn)確地捕捉到LCAS幀邊界，容易導(dǎo)致錯(cuò)誤。


圖1為本發(fā)明系統(tǒng)結(jié)構(gòu)示意圖；圖2為本發(fā)明基本控制流程示意圖；圖3為本發(fā)明具體控制流程示意圖；圖4為L(zhǎng)CAS幀狀態(tài)示意圖。
具體實(shí)施例方式
下面根據(jù)附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明根據(jù)圖1，本發(fā)明包括提取模塊1、排序模塊2、鏈接模塊3和解映射模塊4，如圖1所示，提取模塊1提取數(shù)據(jù)流中的開(kāi)銷(xiāo)字節(jié)，即H4/K4字節(jié)，獲得復(fù)幀指示MFI信息并將其發(fā)送至排序模塊2，排序模塊2根據(jù)提取模塊1的處理信息，按照其中的控制域CTRL和序列號(hào)指示域SQ信息，對(duì)同一邏輯通道中的成員進(jìn)行排序產(chǎn)生通道表，鏈接模塊3保存有解映射表，該鏈接模塊3將通道表的有效時(shí)隙寫(xiě)入解映射表中，并對(duì)解映射表中內(nèi)容作相應(yīng)轉(zhuǎn)換、更新處理，具體地，該解映射表包括主鏈、備鏈和垃圾鏈，所述的主鏈用于相應(yīng)邏輯通道的解映射，所述的備鏈用于相應(yīng)邏輯通道的排序，垃圾鏈為無(wú)效鏈，通道表內(nèi)容中的有效時(shí)隙作為該邏輯通道的備鏈寫(xiě)入該解映射表中，其中，因?yàn)榻庥成浔碇写嬖谥麈満蛡滏?，解映射表的地址?shù)目是相應(yīng)時(shí)隙類(lèi)型數(shù)目的兩倍，例如，以VC-4為例，對(duì)于2.5G的帶寬，其VC-4數(shù)目為16，則解映射表的地址數(shù)目為32，如此類(lèi)推，對(duì)于VC-3的解映射表，地址數(shù)目是VC-3數(shù)目的兩倍，對(duì)于VC-12/VT1.5的解映射表，地址數(shù)目是VC-12/VT1.5數(shù)目的兩倍，等等。解映射模塊4根據(jù)鏈接模塊3的解映射表中的主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道。
具體地說(shuō)，鏈接模塊3內(nèi)部包括存儲(chǔ)器、有效時(shí)隙讀寫(xiě)裝置和鏈表轉(zhuǎn)換裝置，其中，存儲(chǔ)器用于保存解映射表；有效時(shí)隙讀寫(xiě)裝置讀取排<p>RNA純化方法通過(guò)旋轉(zhuǎn)柱型RNA純化裝置對(duì)RNA純化的方法下面的表2中，顯示了DNA純化溶液的DNA量和RNA含量，以及RNA純化溶液的RNA量和DNA含量。對(duì)于各種有機(jī)溶劑的給定濃度來(lái)說(shuō)，DNA純化溶液幾乎不含RNA，并且，RNA純化溶液幾乎不含DNA，純化分離出了高純度的DNA和RNA。
表2

F)驗(yàn)證實(shí)驗(yàn)3在含有DNA和RNA的生物材料和離液劑的混合液中添加有機(jī)溶劑，僅使DNA不溶，來(lái)分離純化DNA和RNA的方法，可以通過(guò)使用各種純化裝置實(shí)施。在本實(shí)驗(yàn)中，為了評(píng)價(jià)DNA和RNA的分離純化效果與各種純化裝置的關(guān)系，在使用旋轉(zhuǎn)柱型或芯片型的DNA純化裝置和RNA純化裝置的方法中，通過(guò)以下的條件分離純化DNA和RNA。
生物材料白血球(相當(dāng)于600μl全血)有機(jī)溶劑70％(V/V)2-丙醇水溶液下面的表3中，顯示了DNA純化溶液的DNA量和RNA含有率，以及RNA純化溶液的RNA量和DNA含有率。在各種方法中，DNA純化溶液幾乎不含RNA，并且，RNA純化溶液幾乎不含DNA，純化分離出了高純度的DNA和RNA。
鏈接模塊3將通道表內(nèi)容中的有效時(shí)隙作為該邏輯通道的備鏈寫(xiě)入該解映射表中。例如對(duì)于表2的通道表，其中邏輯通道0的成員5是TS0，但是其CTRL＝0x5(不攜帶業(yè)務(wù))，所以在解映射表中不將其加入，將表2中的有效時(shí)隙加入解映射表后，解映射表中的地址ADDR、次位地址NXT_ADDR、時(shí)隙號(hào)TS、邏輯通道號(hào)LC的對(duì)應(yīng)內(nèi)容例如表3所示。<p>5)按照負(fù)極-隔膜-正極-隔膜-負(fù)極-… …-隔膜的順序，將極片、隔膜從下到上依次鋪放整齊，共鋪放4層正極、4層負(fù)極、8層隔膜；利用卷繞機(jī)上的標(biāo)尺使負(fù)極極片處在隔膜的正中央，正極片在負(fù)極片中央；6)開(kāi)動(dòng)卷繞機(jī)將疊放好的極片卷繞成型；7)用終端膠帶將卷芯外層固定；8)退出卷針；9)將卷繞成型的卷芯裝入電池殼體中，將4個(gè)負(fù)極耳分別與電池負(fù)極端連接，將4個(gè)正極耳分別與電池正極端連接，將電池帽蓋到電池殼上后，采用激光焊接的方式將電池殼帽焊接到一起，至此，電池的組裝完成。再將組裝好電池按正常的生產(chǎn)工藝進(jìn)行注液、化成、檢測(cè)后，電池即制作完成。
在極片的寬度一定的情況下，極片的長(zhǎng)度是電池容量的決定性因素，在每片極片長(zhǎng)度一定的情況下，通過(guò)增加正、負(fù)極片的數(shù)量就相當(dāng)于延長(zhǎng)極片的長(zhǎng)度，進(jìn)而提高電池的容量。因而，其數(shù)量不局限于四片正極片、四片負(fù)極片和八片隔膜，只要正負(fù)極片的數(shù)量相等，并且按照異性極片相鄰且每?jī)善噜彽漠愋詷O片之間均以隔膜相隔的順序疊放并卷繞成筒狀，即可。
本發(fā)明不局限于上述實(shí)施方式，例如，如果在一些正極片設(shè)置兩個(gè)正極耳，在一些負(fù)極片設(shè)置兩個(gè)負(fù)極耳，然后通過(guò)相應(yīng)的極耳將這些正極片和負(fù)極片分別串聯(lián)起來(lái)，也可以達(dá)到降低單片極片的制備難度，提高電池芯卷繞整齊性的效果。
LiMn2O4和LiCoO2的混合比例不局限于上述實(shí)施方式中公開(kāi)的數(shù)值，試驗(yàn)證明，當(dāng)LiMn2O4的含量在20％～90％，LiCoO2的含量在10％～80％時(shí)，該鋰離子電池表現(xiàn)出了較好的高溫循環(huán)性能，而且也表現(xiàn)出了極好的安全性能，達(dá)到了動(dòng)力電池的實(shí)用要求。由于LiMn2O4材料的價(jià)格大體相當(dāng)于LiCoO2材料價(jià)格的五之一，所以當(dāng)LiMn2O4的含量在60％～80％，LiCoO2的含量在20％～40％時(shí)，該鋰離子電池具備相當(dāng)?shù)膬r(jià)格競(jìng)爭(zhēng)力。具體試驗(yàn)結(jié)果見(jiàn)表1～表5。
表1 電池在高溫下的循環(huán)性能試驗(yàn)

邏輯通道最后一個(gè)有效時(shí)隙(SQ最大的有效時(shí)隙)的存放地址ADDR的對(duì)應(yīng)次位地址NXT_ADDR欄，其內(nèi)容可為另一邏輯通道第一個(gè)有效時(shí)隙(例如，SQ＝0的有效時(shí)隙)的存放地址ADDR。
4)在下一個(gè)LCAS幀邊界，鏈接模塊3將解映射表中對(duì)應(yīng)邏輯通道的主鏈轉(zhuǎn)變?yōu)槔?；并且，鏈接模塊3將解映射表中對(duì)應(yīng)邏輯通道的備鏈轉(zhuǎn)變?yōu)橹麈湥庥成淠K4根據(jù)該主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道。
如圖1和圖3所示，就本發(fā)明具體控制流程說(shuō)明如下1.提取模塊1提取數(shù)據(jù)流中的H4/K4字節(jié)，獲得復(fù)幀指示MFI信息。
2.排序模塊2按照復(fù)幀指示MFI中的控制域CTRL和序列號(hào)指示域SQ信息，對(duì)同一邏輯通道中的成員進(jìn)行排序產(chǎn)生通道表，例如產(chǎn)生表4所示的通道表，在該操作中，通道表只能被一個(gè)邏輯通道占用，且對(duì)于每個(gè)LCAS幀，一個(gè)邏輯通道只能占用通道表一次，按照時(shí)隙的順序依次占有邏輯通道表，以VC-4為例，比如時(shí)隙和邏輯通道關(guān)系為

那么通道表依次被邏輯通道0，1，2，5，6，4，7，9，8占用。對(duì)于某個(gè)邏輯通道，一旦占用了通道表，通過(guò)一個(gè)內(nèi)部信號(hào)給出指示，在該邏輯通道下一個(gè)LCAS幀邊界處將該指示清除。有用戶操作的話，系統(tǒng)會(huì)保存用戶數(shù)據(jù)后自動(dòng)關(guān)機(jī)以節(jié)能；(4)可識(shí)別高速運(yùn)動(dòng)物體并可同時(shí)識(shí)別多個(gè)標(biāo)簽，操作快捷方便；(5)能在供應(yīng)鏈中對(duì)貨品提供高效與詳盡的控制，提高供應(yīng)鏈的透明度，實(shí)時(shí)追蹤定位供應(yīng)鏈任何地方的附著標(biāo)簽的物體，消除了以往各環(huán)節(jié)上的人工錯(cuò)誤。
(6)防水、防磁、耐高溫、使用壽命長(zhǎng)、讀取距離大；低功耗、電子抗干擾能力強(qiáng)、實(shí)時(shí)通訊、通信費(fèi)用低；可工作于各種惡劣環(huán)境；(7)標(biāo)簽上數(shù)據(jù)可以加密、存儲(chǔ)數(shù)據(jù)容量較大、存儲(chǔ)信息更改自如等優(yōu)點(diǎn)。
具體技術(shù)指標(biāo)

<p> 表6鏈接模塊3中的鏈表轉(zhuǎn)換裝置根據(jù)是否接收到下一個(gè)LCAS邊界，進(jìn)行如下操作，如圖4所示，在邏輯通道0的兩個(gè)邊界之間，當(dāng)lcas_edge為1，且lcas_lcnum為0時(shí)表示為邏輯通道0的LCAS邊界41、若未接收到(到達(dá))下一個(gè)LCAS邊界，則進(jìn)行等待，返回上述步驟4。
42、若已接收到(到達(dá))下一個(gè)LCAS邊界，在解映射表中查找是否有對(duì)應(yīng)邏輯通道的主鏈，進(jìn)行如下操作421、若有對(duì)應(yīng)邏輯通道的主鏈，例如表7所示的解映射表，主鏈以右側(cè)雙實(shí)線表示，設(shè)定到達(dá)邏輯通道0的LCAS邊界，鏈接模塊3將該主鏈轉(zhuǎn)變?yōu)槔?，轉(zhuǎn)變?yōu)槿绫?所示內(nèi)容，繼續(xù)如下步驟5。
422、若沒(méi)有對(duì)應(yīng)邏輯通道的主鏈，繼續(xù)如下步驟5。鏈接模塊3中的鏈表轉(zhuǎn)換裝置在解映射表中查找是否有對(duì)應(yīng)邏輯通道的備鏈，進(jìn)行如下操作51、若有對(duì)應(yīng)邏輯通道的備鏈，例如表8所示的解映射表，邏輯通道0的備鏈轉(zhuǎn)變?yōu)橹麈?，轉(zhuǎn)變成如表9所示，則解映射模塊4根據(jù)表9中邏輯通道0的主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道，同時(shí)，返回上述步驟4。
52、若沒(méi)有對(duì)應(yīng)邏輯通道的備鏈，則進(jìn)行等待，返回上述步驟4。
表7 表8
表9在本實(shí)施例中，為便于說(shuō)明，以首先查找主鏈，再查找備鏈加以闡述，在實(shí)際應(yīng)用中，可以以相反順序或同時(shí)進(jìn)行，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，可以不需要付出創(chuàng)造性勞動(dòng)即可實(shí)施，此處不再贅述。
這樣，本發(fā)明通過(guò)上述控制，提取數(shù)據(jù)流中的相關(guān)信息字節(jié)，即H4/K4字節(jié)，獲得復(fù)幀指示MFI信息，通過(guò)對(duì)虛級(jí)聯(lián)LCAS幀中同一邏輯通道的成員進(jìn)行排序，產(chǎn)生相應(yīng)的通道表，將通道表中的有效時(shí)隙寫(xiě)入解映射表，在下一個(gè)LCAS幀邊界和下兩個(gè)LCAS幀邊界之間這段時(shí)間內(nèi)，根據(jù)解映射表將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道。
權(quán)利要求
1.一種虛級(jí)聯(lián)鏈路處理方法，應(yīng)用于同步數(shù)字體系SDH或同步光纖網(wǎng)SONET，其特征在于它包括如下步驟A、提取數(shù)據(jù)流中的開(kāi)銷(xiāo)字節(jié)，獲得復(fù)幀指示MFI信息，根據(jù)復(fù)幀指示MFI信息獲取控制域CTRL和序列號(hào)指示域SQ；B、對(duì)虛級(jí)聯(lián)LCAS幀中同一邏輯通道的成員進(jìn)行排序，產(chǎn)生相應(yīng)的通道表，將通道表中的有效時(shí)隙寫(xiě)入解映射表，根據(jù)所述解映射表將SDH/SONET數(shù)據(jù)解映射到邏輯通道。
2.根據(jù)權(quán)利要求1所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于所述的步驟B中，所述的解映射表中包括主鏈、備鏈，所述的主鏈用于相應(yīng)邏輯通道的解映射，所述的備鏈用于相應(yīng)邏輯通道的排序。
3.根據(jù)權(quán)利要求2所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于所述的步驟B包括如下步驟B1、按照控制域CTRL和序列號(hào)指示域SQ信息，對(duì)同一邏輯通道中的成員進(jìn)行排序，產(chǎn)生相應(yīng)邏輯通道的通道表；B2、所述通道表內(nèi)容中的有效時(shí)隙作為備鏈寫(xiě)入該解映射表中；B3、在下一個(gè)LCAS幀邊界，將解映射表中對(duì)應(yīng)邏輯通道的備鏈轉(zhuǎn)變?yōu)橹麈?，且根?jù)該主鏈將SDH/SONET數(shù)據(jù)解映射到邏輯通道。
4.根據(jù)權(quán)利要求3所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于所述步驟B3前還包括在下一個(gè)LCAS幀邊界，判斷解映射表中是否有主鏈，如果有，將主鏈轉(zhuǎn)變?yōu)槔?，否則直接執(zhí)行步驟B3。
5.根據(jù)權(quán)利要求3所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于在所述的步驟B1中，所述的通道表只能被一個(gè)邏輯通道占用；對(duì)于每個(gè)LCAS幀，一個(gè)邏輯通道只能占用所述通道表一次。
6.根據(jù)權(quán)利要求3所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于所述的步驟B2中，所述的解映射表中包括地址ADDR、對(duì)應(yīng)次位地址NXT_ADDR、時(shí)隙號(hào)TS和邏輯通道號(hào)LC，對(duì)于同一個(gè)邏輯通道，將有效時(shí)隙依次按照指示域SQ的順序相連。
7.根據(jù)權(quán)利要求6所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于所述的解映射表中，對(duì)于同一個(gè)邏輯通道，所述ADDR為SQ(n)對(duì)應(yīng)的有效時(shí)隙的存放地址，所述NXT_TDDR內(nèi)容為該邏輯通道SQ(n)對(duì)應(yīng)的有效時(shí)隙的下一個(gè)有效時(shí)隙的存放地址，其中，n為非負(fù)整數(shù)。
8.根據(jù)權(quán)利要求6所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于邏輯通道最后一個(gè)有效時(shí)隙的存放地址ADDR的NXT_ADDR欄，其內(nèi)容為另一邏輯通道第一個(gè)有效時(shí)隙的存放地址ADDR。
9.根據(jù)權(quán)利要求3-8中任意一項(xiàng)所述的虛級(jí)聯(lián)鏈路處理方法，其特征在于所述的步驟B3包括如下步驟B31、根據(jù)是否接收到下一個(gè)LCAS邊界，進(jìn)行如下操作B311、若未接收到下一個(gè)LCAS邊界，返回上述步驟B31；B312、若已接收到下一個(gè)LCAS邊界，在解映射表中查找是否有對(duì)應(yīng)邏輯通道的主鏈，進(jìn)行如下操作B3121、若有對(duì)應(yīng)邏輯通道的主鏈，則將該主鏈轉(zhuǎn)變?yōu)槔?，繼續(xù)如下步驟B32；B3122、若沒(méi)有對(duì)應(yīng)邏輯通道的主鏈，繼續(xù)如下步驟B32；B32、在解映射表中查找是否有對(duì)應(yīng)邏輯通道的備鏈，進(jìn)行如下操作B321、若有對(duì)應(yīng)邏輯通道的備鏈，對(duì)應(yīng)邏輯通道的備鏈轉(zhuǎn)變?yōu)橹麈?，根?jù)該主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道，同時(shí)，返回上述步驟B31；B322、若沒(méi)有對(duì)應(yīng)邏輯通道的備鏈，返回上述步驟B31。
10.一種虛級(jí)聯(lián)鏈路處理系統(tǒng)，應(yīng)用于同步數(shù)字體系或同步光纖網(wǎng)，包括提取模塊，所述的提取模塊提取數(shù)據(jù)流中的開(kāi)銷(xiāo)字節(jié)，獲得復(fù)幀指示MFI信息，其特征在于還包括排序模塊、鏈接模塊和解映射模塊，其中，所述的排序模塊根據(jù)提取模塊的處理信息產(chǎn)生通道表；所述的鏈接模塊保存有解映射表，該鏈接模塊將所述通道表的有效時(shí)隙寫(xiě)入所述解映射表中，并對(duì)其中內(nèi)容作相應(yīng)轉(zhuǎn)換、更新處理；所述的解映射模塊根據(jù)鏈接模塊的解映射表將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道。
11.根據(jù)權(quán)利要求10所述的虛級(jí)聯(lián)鏈路處理系統(tǒng)，其特征在于所述的鏈接模塊保存有解映射表，所述的解映射表中包括主鏈、備鏈和垃圾鏈，所述的主鏈用于相應(yīng)邏輯通道的解映射，所述的備鏈用于相應(yīng)邏輯通道的排序，垃圾鏈為無(wú)效鏈。
12.根據(jù)權(quán)利要求11所述的虛級(jí)聯(lián)鏈路處理系統(tǒng)，其特征在于所述鏈接模塊包括存儲(chǔ)器、有效時(shí)隙讀寫(xiě)裝置和鏈表轉(zhuǎn)換裝置，其中所述的存儲(chǔ)器，用于保存解映射表；所述的有效時(shí)隙讀寫(xiě)裝置，讀取排序模塊中的通道表中的有效時(shí)隙，作為對(duì)應(yīng)邏輯通道的備鏈寫(xiě)入存儲(chǔ)器中的解映射表中；所述的鏈表轉(zhuǎn)換裝置，接收LCAS邊界信號(hào)，如接收到LCAS邊界信號(hào)表示到達(dá)下一個(gè)LCAS邊界，將存儲(chǔ)器中的解映射表中的備鏈轉(zhuǎn)變?yōu)橹麈?，主鏈轉(zhuǎn)變?yōu)槔湣?br> 13.根據(jù)權(quán)利要求10-12中任意一項(xiàng)所述的虛級(jí)聯(lián)鏈路處理系統(tǒng)，其特征在于所述的解映射表的地址數(shù)目是相應(yīng)時(shí)隙類(lèi)型數(shù)目的兩倍。
全文摘要
一種涉及電通信技術(shù)的虛級(jí)聯(lián)鏈路處理方法和系統(tǒng)，應(yīng)用于SDH/SONET，包括如下步驟A.提取數(shù)據(jù)流中的相關(guān)信息字節(jié)，獲得復(fù)幀指示MFI信息，根據(jù)復(fù)幀指示獲取控制域和序列號(hào)指示域，B.對(duì)虛級(jí)聯(lián)LCAS幀中同一邏輯通道的成員進(jìn)行排序，產(chǎn)生通道表，將其中的有效時(shí)隙寫(xiě)入解映射表，根據(jù)該表將SDH/SONET數(shù)據(jù)解映射到邏輯通道，該系統(tǒng)包括提取模塊，其特征在于還包括排序模塊、鏈接模塊和解映射模塊，其中，排序模塊根據(jù)提取模塊的處理信息產(chǎn)生通道表，鏈接模塊保存有解映射表，該鏈接模塊將通道表的有效時(shí)隙寫(xiě)入解映射表中，并對(duì)其中內(nèi)容作相應(yīng)轉(zhuǎn)換、更新處理，解映射模塊根據(jù)解映射表中的主鏈將同步數(shù)字體系SDH/SONET數(shù)據(jù)解映射到邏輯通道，本發(fā)明成本低，效率高。
文檔編號(hào)H04J3/16GK1859053SQ20061003410
公開(kāi)日2006年11月8日 申請(qǐng)日期2006年3月2日 優(yōu)先權(quán)日2006年3月2日
發(fā)明者樊進(jìn)國(guó), 陳利 申請(qǐng)人:華為技術(shù)有限公司