專(zhuān)利名稱(chēng)：攝像設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及攝像(image pickup)設(shè)備，其中，輸出信號(hào)線(xiàn)被連接到具有排列成陣列的像素的攝像單元中的每個(gè)像素陣列；本發(fā)明還涉及包括所述攝像設(shè)備的照相機(jī)設(shè)備。
背景技術(shù)：
在典型的攝像設(shè)備中，輸出信號(hào)線(xiàn)被連接到攝像單元中的每個(gè)像素陣列，以便通過(guò)該輸出信號(hào)線(xiàn)輸出由像素生成的視頻信號(hào)。CMOS傳感器作為典型的攝像設(shè)備是已知的(例如，參考未審查的日本專(zhuān)利公開(kāi)文件No.2003-087662專(zhuān)利文獻(xiàn)1)。
圖1示出了CMOS傳感器的像素電路，將其作為現(xiàn)有技術(shù)進(jìn)行解釋。
圖1示出了將在光電二極管100累積的電荷(電子)作為視頻信號(hào)輸出到輸出信號(hào)線(xiàn)120的結(jié)構(gòu)圖。此時(shí)，輸出信號(hào)線(xiàn)的一側(cè)連接到構(gòu)成列處理電路的采樣保持電路(S/H)和相關(guān)重復(fù)采樣電路(CDS)，因此其具有高阻抗。并且，輸出信號(hào)線(xiàn)120的另一側(cè)連接到攝像單元外部的電流源140。
CMOS傳感器的每個(gè)像素都配備有光電二極管(下文中稱(chēng)為PD)100和四個(gè)MOS晶體管200、220、240和260。其中，復(fù)位晶體管200和傳送晶體管220串聯(lián)在驅(qū)動(dòng)電源(電源電壓Vdd)與PD 10的輸出之間，并且在復(fù)位晶體管200的源極和傳送晶體管220的漏極之間提供浮動(dòng)擴(kuò)散(floatingdiffusion)(下文中稱(chēng)為FD部分)部分160。此外，選擇晶體管240和放大晶體管260串聯(lián)在輸出信號(hào)線(xiàn)120與電源電壓Vdd之間，并且放大晶體管260的柵極連接到FD單元160。
復(fù)位晶體管200由設(shè)置線(xiàn)201控制，選擇晶體管240由選擇線(xiàn)241控制，而傳送晶體管220由晶體管線(xiàn)221控制。
在讀取視頻信號(hào)時(shí)，經(jīng)由設(shè)置線(xiàn)201將復(fù)位脈沖RDT輸出到復(fù)位晶體管200的柵極，經(jīng)由傳送線(xiàn)221將傳送脈沖TRS輸入到傳送晶體管220的柵極，并且經(jīng)由選擇線(xiàn)241將選擇脈沖SEL輸入到選擇晶體管240的柵極。
在上述結(jié)構(gòu)中，當(dāng)選擇晶體管240被導(dǎo)通時(shí)，放大晶體管260和攝像單元外部的恒定電流源140形成源極跟隨器(follower)。因此，輸出信號(hào)線(xiàn)120的電壓變成了跟隨放大晶體管260的柵極電壓，也就是FD部分160的電壓的值。該值調(diào)整(regulate)像素的輸出(像素信號(hào)電平)。
圖2A到圖2E是讀取像素信號(hào)的時(shí)序曲線(xiàn)。
這里，圖2A中示出的傳送脈沖TRS、圖2B中示出的復(fù)位脈沖RST以及圖2C中示出的選擇脈沖SEL具有電源電壓Vdd的高電平和參考電壓Vss(例如，接地電壓)的低電平。因此，被施加了所述各個(gè)脈沖的晶體管在施加到柵極的脈沖的電壓達(dá)到接近電源電壓Vdd的電平的過(guò)程中導(dǎo)通。圖2D和圖2E示出了FD部分160和輸出信號(hào)線(xiàn)120(參照?qǐng)D1)的電壓變化。在這些圖中，在電源電壓Vdd和參考電壓Vss之間的電壓本身的值在某些時(shí)間是確定的，即使是在該值隨時(shí)間變化時(shí)。另一方面，在時(shí)間T1之前和時(shí)間T3之后被指示為陰影部分的FD部分160的值是“不確定的”，介于電源電壓Vdd和參考電壓Vss之間。
在讀取像素信號(hào)之前，也就是在圖2E所示的時(shí)間T1之前，圖1中示出的所有四個(gè)晶體管200、220、240和260都是關(guān)斷的，并且輸出信號(hào)線(xiàn)120的電壓V0被保持在電源電壓Vdd。
當(dāng)在這種狀態(tài)下一個(gè)像素行被選擇時(shí)，圖2C中示出的選擇脈沖SEL施加到與該像素行相對(duì)應(yīng)的選擇線(xiàn)241(參考圖1)。在與選擇脈沖信號(hào)SEL的上升近似同時(shí)的時(shí)間T1，被選擇的像素行的復(fù)位線(xiàn)201變?yōu)橛行?，并且如圖2B所示復(fù)位脈沖RST上升。因此，圖1中所示的復(fù)位晶體管200導(dǎo)通，并且如圖2D所示，在那時(shí)之前不確定的FD部分160的電壓變?yōu)楦唠娖诫妷?下文中稱(chēng)為復(fù)位電壓)V10，由于復(fù)位晶體管200的影響，該復(fù)位電壓V10比電源電壓恰好低預(yù)定的電壓。由于圖1中示出的選擇晶體管240已經(jīng)導(dǎo)通，所以如圖2E所示，輸出信號(hào)線(xiàn)120的電壓V0變?yōu)殡妷篤11，其恰好降低了差電壓ΔV(下文中稱(chēng)為復(fù)位讀取電壓)。由于圖1中所示的放大晶體管260和選擇晶體管240的影響，復(fù)位讀取電壓V11變?yōu)殡娫措妷篤dd與參考電壓Vss之間的電壓，其通常進(jìn)一步低于上述的復(fù)位電壓V10。差電壓ΔV是由復(fù)位晶體管200、放大晶體管260以及它們的耦合電容，以及FD部分160和選擇晶體管240等綜合確定的。
當(dāng)傳輸線(xiàn)221(參考圖1)變?yōu)橛行r(shí)，如圖2A所示，在經(jīng)過(guò)了充足的時(shí)間以使得復(fù)位讀取電壓V11變得穩(wěn)定之后的時(shí)間T2，傳送脈沖TRS上升。因此，圖1中示出的復(fù)位晶體管200導(dǎo)通，從前次讀取之后的某一時(shí)間開(kāi)始直到那時(shí)為止在光電二極管100中累積的電子被傳送到FD部分160，并且FD部分160的電勢(shì)下降(電壓V20)。電勢(shì)的下降經(jīng)由處于導(dǎo)通狀態(tài)的放大晶體管260和選擇晶體管240被傳送到輸出信號(hào)線(xiàn)120。結(jié)果，輸出信號(hào)線(xiàn)120的電壓如圖2E所示進(jìn)一步從復(fù)位讀取電壓V11下降，下降的量恰好對(duì)應(yīng)于被傳送到FD部分160的電子的電荷量，并且輸出信號(hào)線(xiàn)120的電壓變?yōu)榕c光電二極管100接收的光的量相對(duì)應(yīng)的V21(下文中稱(chēng)為像素讀取電壓)。
然后，在像素讀取電壓V21變得穩(wěn)定之后，傳送脈沖TRS的施加結(jié)束(圖2A)。在那之后經(jīng)過(guò)了預(yù)定時(shí)間之后，當(dāng)如圖2C所示選擇脈沖SEL在T3下降時(shí)，如圖2D所示，F(xiàn)D部分160的電壓再次變?yōu)椤安淮_定”。在結(jié)束選擇脈沖SEL之后，信號(hào)經(jīng)由列處理電路(未示出)被輸出到傳感器的外部。
上述操作以每個(gè)像素行為單元以預(yù)定的周期重復(fù)，并且從連續(xù)輸出的像素信號(hào)能夠讀出具有與一個(gè)被攝取圖像相對(duì)應(yīng)的電平信息的視頻信號(hào)。
在上述解釋的操作例子中，當(dāng)讀取像素信號(hào)時(shí)，輸出信號(hào)線(xiàn)的電壓變?yōu)槟承╇娖健?br> 在像素行被選擇并且選擇脈沖SEL有效的時(shí)段中，首先在輸出信號(hào)線(xiàn)120中出現(xiàn)復(fù)位讀取電壓(在圖2E的例子中為V11)。但是，在那之前輸出信號(hào)線(xiàn)的電壓是電源電壓Vdd、參考電壓Vss或是浮動(dòng)的(floating)(在圖2E的例子中為電源電壓Vdd)。復(fù)位讀取電壓V11通常是比電源電壓Vdd恰好低差電壓ΔV、而又高于參考電壓Vss的電壓，其中差電壓ΔV由像素中的晶體管和上述所解釋的產(chǎn)生過(guò)程綜合確定。
因此，在從電源電壓Vdd或參考電壓Vss向設(shè)置讀取電壓V11轉(zhuǎn)變(shift)時(shí)，需要特定的時(shí)間。當(dāng)輸出信號(hào)線(xiàn)的初始狀態(tài)為浮動(dòng)時(shí)，可能是接近電源電壓Vdd或參考電壓Vss的電平，因此必須估算出幾乎相同的時(shí)間。
所述電壓轉(zhuǎn)變所需的時(shí)間與輸出信號(hào)線(xiàn)120上的負(fù)載(寄生電容和電阻)以及放大晶體管260的驅(qū)動(dòng)能力有關(guān)。近來(lái)攝像設(shè)備中的像素?cái)?shù)目在增加，由此導(dǎo)致輸出信號(hào)線(xiàn)120上的負(fù)載也在增加。因此輸出信號(hào)線(xiàn)120的電勢(shì)變得穩(wěn)定要花費(fèi)時(shí)間，而且圖2中的時(shí)間T1和時(shí)間T2之間的間隔必須很長(zhǎng)，這可能導(dǎo)致操作速度下降。
并且，當(dāng)初始狀態(tài)為浮動(dòng)時(shí)，輸出信號(hào)線(xiàn)120的初始電壓取決于在前一個(gè)像素行中讀取結(jié)束時(shí)(圖2E中的時(shí)間T3)的像素信號(hào)電平。結(jié)果，輸出信號(hào)線(xiàn)120的初始電壓隨著每個(gè)像素行和列而波動(dòng)，從而使得在時(shí)間T1和時(shí)間T2之間的間隔較短時(shí)，初始電壓的波動(dòng)很容易變成視頻信號(hào)的噪聲。

發(fā)明內(nèi)容
期望控制為攝像設(shè)備的每個(gè)像素行提供的輸出信號(hào)線(xiàn)的電壓，使其具有適合于高速操作的值。
根據(jù)本發(fā)明，提供一種攝像設(shè)備，其中，輸出信號(hào)線(xiàn)被分別連接到具有排列成陣列的像素的攝像單元中的像素列之一；并且用于提供在電源電壓和參考電壓之間的電壓的電壓提供電路連接到所述輸出信號(hào)線(xiàn)。
根據(jù)本發(fā)明，提供一種攝像設(shè)備，其中，輸出信號(hào)線(xiàn)被分別連接到具有排列成陣列的像素的攝像單元中的像素列之一，復(fù)位電壓被輸出到所述輸出信號(hào)線(xiàn)，并且在復(fù)位電壓被輸出的狀態(tài)中，像素信號(hào)被讀取到所述輸出信號(hào)線(xiàn)；并且，提供了電壓提供電路，其用于在復(fù)位電壓被輸出之前，向輸出信號(hào)線(xiàn)提供預(yù)定電壓，該預(yù)定電壓等于輸出信號(hào)線(xiàn)在復(fù)位電壓被輸出的狀態(tài)中的電壓。
在本發(fā)明中，優(yōu)選地，電壓提供電路包括短路電路，用于切換所有輸出信號(hào)線(xiàn)的電連接和斷開(kāi)。
優(yōu)選地，所述電壓提供電路包括電壓生成裝置，用于從電源電壓生成比該電源電壓低的預(yù)定電壓；以及開(kāi)關(guān)，用于對(duì)向所述輸出信號(hào)線(xiàn)提供所述預(yù)定電壓進(jìn)行控制。
在攝像設(shè)備中，例如，設(shè)置復(fù)位電壓，該復(fù)位電壓被輸出到輸出信號(hào)線(xiàn)，并且在攝像單元的像素中，在該狀態(tài)下像素信號(hào)被讀取(放電)到該輸出信號(hào)線(xiàn)。
根據(jù)以上結(jié)構(gòu)，例如，在輸出復(fù)位電壓之前，電源提供電路向輸出信號(hào)線(xiàn)提供在電源電壓和參考電壓之間的電壓。因此，在本發(fā)明中，輸出信號(hào)線(xiàn)的電壓從與電源電壓的電源電平相比更接近復(fù)位電壓電平的電平，或者從參考電壓轉(zhuǎn)變?yōu)閺?fù)位電壓。
根據(jù)本發(fā)明，向攝像設(shè)備的每個(gè)像素行提供的輸出信號(hào)線(xiàn)的電壓能夠被控制為適合高速操作的值。


從參考附圖而給出的對(duì)優(yōu)選實(shí)施例的下述說(shuō)明，本發(fā)明的這些和其它目的和特征將變得更加清楚。附圖中圖1是相關(guān)技術(shù)中的像素的電路圖；圖2A到圖2E是相關(guān)技術(shù)中讀取像素信號(hào)的時(shí)序曲線(xiàn)；圖3是應(yīng)用了本發(fā)明的CMOS圖像傳感器的主要結(jié)構(gòu)的方框圖；圖4是像素的電路圖；圖5是結(jié)構(gòu)例子1中的電壓提供電路的基本單元的電路圖；圖6A到圖6C是結(jié)構(gòu)例子1中的基本單元的操作的時(shí)序曲線(xiàn)；圖7A到圖7E是各個(gè)例子共同的讀取像素信號(hào)的時(shí)序曲線(xiàn)；圖8是結(jié)構(gòu)例子2中的基本單元的電路圖；圖9是結(jié)構(gòu)例子3中的基本單元的電路圖；圖10是結(jié)構(gòu)例子5中的基本單元的電路圖；圖11A到圖11E是結(jié)構(gòu)例子5中的基本單元的操作的時(shí)序曲線(xiàn)；圖12是結(jié)構(gòu)例子6的基本單元的電路圖；圖13是示出結(jié)構(gòu)例子7的CMOS圖像傳感器的方框圖；圖14A到圖14C是結(jié)構(gòu)例子7中的基本單元的操作的時(shí)序曲線(xiàn)；并且圖15是應(yīng)用本發(fā)明的照相機(jī)設(shè)備的結(jié)構(gòu)的示圖。
具體實(shí)施例方式
本實(shí)施例可以廣泛應(yīng)用于所謂的X-Y地址類(lèi)型固態(tài)攝像設(shè)備，在該設(shè)備中像素信號(hào)被讀取到輸出信號(hào)線(xiàn)。作為典型的這種固態(tài)攝像設(shè)備，存在一種CMOS圖像傳感器。下面，以CMOS圖像傳感器為例解釋本實(shí)施例。
圖3是本實(shí)施例中的CMOS圖像傳感器的主要結(jié)構(gòu)的示圖。圖4是像素的電路圖。注意，在圖3中省略了電源電壓Vdd和參考電壓Vss的提供線(xiàn)(電源線(xiàn))。
圖3所示的CMOS圖像傳感器2具有攝像單元2A，攝像單元2A具有排列成矩陣的像素3。攝像單元2A通常具有有效像素區(qū)域和遮光(light-shielded)像素區(qū)域，但是它基本上具有規(guī)則排列的相同或相似(有效像素與遮光像素相似)的像素3。
在如圖4所示的四晶體管類(lèi)型的情況中，每個(gè)像素3具有用于對(duì)輸入光執(zhí)行光電轉(zhuǎn)換的光電二極管(PD)35，以及四個(gè)傳感器31到34。
PD 35的陽(yáng)極連接到參考電壓Vss(圖中的接地電壓)的提供線(xiàn)，而其陰極連接到晶體管31的源極。
晶體管為復(fù)位晶體管32、傳送晶體管31、放大晶體管33和選擇晶體管34。復(fù)位晶體管32將浮動(dòng)擴(kuò)散部分(下文中稱(chēng)為FD部分)36的節(jié)點(diǎn)ND從浮動(dòng)狀態(tài)切換成連接到作為電源電壓(下文中稱(chēng)為Vdd)的提供線(xiàn)的電源電壓線(xiàn)15的連接狀態(tài)，利用電源電壓Vdd向節(jié)點(diǎn)ND充電，并復(fù)位該充電。在該復(fù)位之后，傳送晶體管31將光電二極管PD的累積電荷(本例子中的電子)傳送到再次處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)ND。放大晶體管33放大與被傳送到節(jié)點(diǎn)ND的累積電荷相對(duì)應(yīng)的像素信號(hào)。選擇晶體管34控制從放大晶體管33到輸出信號(hào)線(xiàn)4的輸出。
復(fù)位晶體管32的柵極連接到復(fù)位線(xiàn)6，復(fù)位線(xiàn)6由同一個(gè)線(xiàn)上的像素共享。傳送晶體管31的柵極連接到傳送線(xiàn)5，傳送線(xiàn)5由同一個(gè)線(xiàn)上的像素共享。選擇晶體管34的柵極連接到選擇線(xiàn)7，選擇線(xiàn)7由同一個(gè)線(xiàn)上的像素共享。
如圖3所示，CMOS圖像傳感器2配備有列處理電路8，其用于對(duì)在同一時(shí)間向輸出信號(hào)線(xiàn)4輸出的像素信號(hào)執(zhí)行并行的處理，以便從其去除噪聲。
盡管未在圖3中示出，但是各種控制線(xiàn)(復(fù)位線(xiàn)6、傳送線(xiàn)5和選擇線(xiàn)7)中的每一個(gè)以及電源電壓線(xiàn)15(參照?qǐng)D4)都連接到垂直驅(qū)動(dòng)電路，以便向其提供各種信號(hào)。并且，采用與圖1相同的方式，為每個(gè)輸出信號(hào)線(xiàn)4提供了用于向放大晶體管33提供恒定電流的電流源。
由在CMOS圖像傳感器2中提供的未示出的時(shí)序控制電路控制列處理電路8、垂直驅(qū)動(dòng)電路和電流源的操作。
注意，像素3并不限于四晶體管類(lèi)型，而是可以是例如三晶體管類(lèi)型，其中選擇晶體管34被省略。
在本實(shí)施例中，如圖3所示，電壓提供電路2B連接到輸出信號(hào)線(xiàn)4。圖3中的電壓提供電路2B位于列處理電路8的相反的一側(cè)，但是它可以被提供在列處理電路8與攝像單元2A之間，或者被提供在輸出信號(hào)線(xiàn)4的導(dǎo)線(xiàn)方向的兩側(cè)。
電壓提供電路2B用于在讀取像素信號(hào)之前輸出復(fù)位電壓時(shí)預(yù)先將輸出信號(hào)線(xiàn)4的電壓設(shè)置為電源電壓Vdd和參考電壓Vss之間的電壓。下面將解釋電壓提供電路2B的各種結(jié)構(gòu)例子及其操作。
第一例子1對(duì)應(yīng)于電壓提供電路2B的基本單元1連接到每個(gè)輸出信號(hào)線(xiàn)4的情況。
如圖5所示，結(jié)構(gòu)例子1中的電壓提供電路的基本單元1具有作為電壓生成裝置的電壓生成晶體管9、開(kāi)關(guān)晶體管10和短路晶體管11。電壓生成晶體管9的柵極和漏極連接到電源電壓線(xiàn)15，并且是二極管連接的(diode-connected)。因此，電壓生成晶體管的源極電壓變成大約為“電源電壓-Vt”。此處，“Vt”是電壓生成晶體管9的閾值電壓，并且“電源電壓-Vt”是通過(guò)所謂的從電源電壓“降低閾值”而獲得的電壓。該電壓經(jīng)由開(kāi)關(guān)晶體管10被提供給輸出信號(hào)線(xiàn)4。
另一方面，短路晶體管11是用于導(dǎo)致相鄰的輸出信號(hào)線(xiàn)4和4之間短路的裝置，并且是用于構(gòu)成在圖3中示出的作為整體的電壓提供電路2B中的“短路電路”的元件。短路晶體管11是作為電壓提供功能而附加的，可以被省略。注意，由于晶體管的閾值電壓一般會(huì)變化，因此每個(gè)輸出信號(hào)線(xiàn)4中的“電源電壓-Vt”也會(huì)或多或少地變化。短路晶體管11和包含該短路晶體管11的短路電路最好被添加到電壓提供電路2B中以消除波動(dòng)。
開(kāi)關(guān)晶體管10的柵極連接到開(kāi)關(guān)控制線(xiàn)12，開(kāi)關(guān)控制線(xiàn)12由基本單元1中在列方向上排列的各個(gè)開(kāi)關(guān)晶體管共享。短路晶體管11的柵極連接到短路控制線(xiàn)13，短路控制線(xiàn)13由基本單元1中在線(xiàn)方向上排列的各個(gè)短路晶體管共享。
圖6A到圖6C示出了電壓提供電路的基本單元的時(shí)序曲線(xiàn)的例子。圖6A示出了將被提供給開(kāi)關(guān)控制線(xiàn)12的開(kāi)關(guān)脈沖S12的曲線(xiàn)，圖6B示出了將被將提供給短路控制線(xiàn)13的短路脈沖S13的曲線(xiàn)，而圖6C示出了響應(yīng)于它們的電壓提供的輸出信號(hào)線(xiàn)4的電壓變化的曲線(xiàn)。這里，脈沖S12和S13的高電平是電源電壓Vdd，而它們的低電平是參考電壓Vss。
在復(fù)位信號(hào)被輸出到輸出信號(hào)線(xiàn)4的狀態(tài)中向該輸出信號(hào)線(xiàn)讀出像素信號(hào)時(shí)，提供給輸出信號(hào)線(xiàn)4的電壓用于在輸出復(fù)位電壓時(shí)控制一輸出信號(hào)線(xiàn)電壓。
圖6中時(shí)間T1之前的輸出信號(hào)線(xiàn)電壓可以是電源電壓Vdd、參考電壓Vss和浮動(dòng)狀態(tài)(不固定)中的任何一個(gè)。圖6示出了此時(shí)輸出信號(hào)線(xiàn)電壓為參考電壓Vss的情況。
如圖6A所示，當(dāng)開(kāi)關(guān)脈沖S12在時(shí)間T1被施加到連接到開(kāi)關(guān)晶體管10的柵極的開(kāi)關(guān)線(xiàn)12時(shí)，開(kāi)關(guān)晶體管10導(dǎo)通。結(jié)果，電壓生成晶體管9的源極電壓“Vdd-Vt”通過(guò)導(dǎo)通的開(kāi)關(guān)晶體管10被輸出到輸出信號(hào)線(xiàn)4。因此，如圖6所示輸出信號(hào)線(xiàn)4的電壓上升，并且達(dá)到預(yù)定電壓“Vdd-ΔV0”。該預(yù)定電壓幾乎與源極電壓“Vdd-Vt”相同，但是由于電阻等的影響比源極電壓稍低。也就是說(shuō)，從預(yù)定電源電壓Vdd的差電壓ΔV0主要是電壓生成晶體管9的閾值電壓Vt加上諸如導(dǎo)通電阻的下降電壓量，并且對(duì)于每個(gè)輸出信號(hào)線(xiàn)4，該預(yù)定電壓或多或少地波動(dòng)。
為了消除這種波動(dòng)，如圖6B所示，在時(shí)間T2，短路脈沖S13被施加到連接到短路晶體管11的柵極的短路控制線(xiàn)13。當(dāng)該脈沖上升時(shí)，相鄰輸出信號(hào)線(xiàn)之間的短路晶體管11全部立即導(dǎo)通，因此，所有輸出信號(hào)線(xiàn)4都被均衡(equalize)到具有相同的電勢(shì)。
之后，當(dāng)開(kāi)關(guān)脈沖S12在時(shí)間T3關(guān)斷以及短路脈沖S13在時(shí)間T4關(guān)斷時(shí)，向輸出信號(hào)線(xiàn)4提供預(yù)定電壓結(jié)束。
圖7E是讀取像素信號(hào)時(shí)輸出信號(hào)的電壓變化圖，包括向輸出信號(hào)線(xiàn)提供的預(yù)定電壓。注意，對(duì)于圖7A中示出的傳送脈沖TRS、圖7B中示出的復(fù)位脈沖RST和圖7C中示出的選擇脈沖SEL的提供的控制以及圖7D中示出的FD部分的電壓變化，已經(jīng)參照?qǐng)D2解釋過(guò)了，因此這里將省略對(duì)它們的解釋。
在圖2E中，在復(fù)位電壓輸出時(shí)段T1到T2之前的輸出信號(hào)線(xiàn)的電壓V0是電源電壓Vdd，而它與復(fù)位讀取電壓V11之間的差約為ΔV，因此電壓變化要花費(fèi)時(shí)間。
另一方面，在圖7E中，電源電壓Vdd與復(fù)位讀取電壓V11之間的差是ΔV1，并且由于上面解釋的電壓提供電路2B(參照?qǐng)D3)的操作，時(shí)間T1之前的輸出信號(hào)線(xiàn)的電壓V0被預(yù)先設(shè)置為預(yù)定電壓“Vdd-ΔV0”。在這種情況下，將被預(yù)先提供被輸出信號(hào)線(xiàn)的預(yù)定電壓V0(＝Vdd-ΔV0)最好是與復(fù)位讀取電壓V11相同或近似相同。復(fù)位讀取電壓V11是由圖4所示的像素3中的復(fù)位晶體管32、放大器晶體管33它們和FD部分36的耦合電容、以及選擇晶體管34等綜合確定的電壓值。在設(shè)計(jì)像素以及生產(chǎn)過(guò)程結(jié)束時(shí)，能夠在某個(gè)程度上估計(jì)復(fù)位讀取電壓V11。因此，設(shè)計(jì)電壓提供電路的基本單元1，以使得作為電壓下降的量的差電壓ΔV0變得等于復(fù)位讀取電壓V11。在圖5所示的情況中，可以通過(guò)主要調(diào)整電壓生成晶體管9的閾值電壓Vt來(lái)在某個(gè)程度上改變差電壓ΔV0。
注意，在圖5中，也可以使用省略電壓生成晶體管9、開(kāi)關(guān)晶體管10和控制線(xiàn)12的結(jié)構(gòu)。這樣的結(jié)構(gòu)也會(huì)給出如上所解釋的減少視頻信號(hào)的噪聲的效果。
如上面所解釋的，當(dāng)初始狀態(tài)為浮動(dòng)時(shí)，輸出信號(hào)線(xiàn)的初始電壓取決于在前一個(gè)像素行的讀取結(jié)束時(shí)的像素信號(hào)電平，結(jié)果，對(duì)于每個(gè)像素行和每個(gè)像素行，輸出信號(hào)線(xiàn)的初始電壓會(huì)變化，并且當(dāng)復(fù)位電壓的輸出時(shí)段較短時(shí)，這種波動(dòng)很容易變成視頻信號(hào)的噪聲。
只要提供短路晶體管，無(wú)需電源生成的動(dòng)能也能夠獲得噪聲的減少，并且能夠由此減少每個(gè)像素行的波動(dòng)。此時(shí)的操作是沒(méi)有圖6中的圖6A中的信號(hào)的情況。
接下來(lái)將解釋電壓提供電路的其它結(jié)構(gòu)例子。
在這些結(jié)構(gòu)例子中，通過(guò)用具有其它結(jié)構(gòu)的基本單元代替圖3中的單元1，還能夠使用圖3。并且，圖7A到圖7E中示出的像素信號(hào)的讀取時(shí)序的基本內(nèi)容以及操作基本上與這些其它結(jié)構(gòu)例子中的相同。因此將省略對(duì)圖3和圖7的解釋?zhuān)⑶覍⒅饕忉岆妷禾峁╇娐泛筒僮鞯牟町?預(yù)定電壓值的差異或均衡方法的差異)。
在結(jié)構(gòu)例子2中，提供了圖5所示的結(jié)構(gòu)例子1中的多個(gè)電壓生成晶體管。
圖8是結(jié)構(gòu)例子2中的基本單元1A的電路圖。在圖8中，在圖5中提供的電壓生成晶體管9和開(kāi)關(guān)晶體管10之間提供了另一個(gè)電壓生成晶體管14。當(dāng)在兩個(gè)電壓生成晶體管9和14中的閾值電壓Vt相同時(shí)，提供給輸出信號(hào)線(xiàn)4的預(yù)定電壓V0變成約為“電源電壓Vdd-2×Vt”。
在結(jié)構(gòu)例子1中，為了進(jìn)一步降低預(yù)定電壓V0，必須使得電壓生成晶體管9的閾值電壓Vt很大，并且很有可能僅僅出于這個(gè)目的就必須進(jìn)行附加處理(離子注入等)。
另一方面，當(dāng)將圖5與圖4進(jìn)行比較時(shí)，電壓提供電路的基本單元1在尺寸上比像素電路的小，并且在由輸出信號(hào)線(xiàn)4的間距調(diào)整的用于形成電壓提供電路的區(qū)域中還存在空間。因此，很容易如本例子那樣添加電壓生成晶體管，并且不會(huì)有任何面積損失。
從上面可以看到，結(jié)構(gòu)例子2具有這樣的優(yōu)點(diǎn)無(wú)需加寬輸出信號(hào)線(xiàn)4的間距，也不需要任何附加處理，就能夠使得預(yù)定電壓V0被降低。
注意，被添加的晶體管的數(shù)目不是限制的，可以添加兩個(gè)或更多個(gè)晶體管。并且，調(diào)整差電壓ΔV0的自由度被限制在相同閾值電壓Vt的倍數(shù)，因此當(dāng)期望更高精度的調(diào)整時(shí)，附加處理會(huì)變得必須，或者可以提供具有不同閾值電壓的電壓生成晶體管。
結(jié)構(gòu)例子3示出了修改過(guò)的用于均衡的例子。
圖9是結(jié)構(gòu)例子3中的基本單元1B的示圖，結(jié)構(gòu)例子3是圖5所示的結(jié)構(gòu)例子1的修改過(guò)的例子。
在基本單元1B中，短路導(dǎo)線(xiàn)(wire)16被公共地提供給線(xiàn)方向上的基本單元1B，并且短路晶體管11不是用于連接相鄰的輸出信號(hào)線(xiàn)4，而是用于控制將短路導(dǎo)線(xiàn)16分別連接到輸出信號(hào)線(xiàn)4。由短路控制線(xiàn)13以與圖5中相同的方式控制短路晶體管11(參考圖6B中的短路脈沖S13)，并且結(jié)果，短路晶體管11導(dǎo)通，所有輸出信號(hào)線(xiàn)4的電勢(shì)被均衡。
在結(jié)構(gòu)例子3中，與結(jié)構(gòu)例子1和結(jié)構(gòu)例子2相比額外地需要導(dǎo)線(xiàn)空間，但是由于導(dǎo)線(xiàn)的電阻低于晶體管的導(dǎo)通電阻，因此在均衡時(shí)能夠提高輸出信號(hào)線(xiàn)的電壓的穩(wěn)定性。注意，在結(jié)構(gòu)例子3中，輸出信號(hào)線(xiàn)的間距沒(méi)有變寬。
注意，結(jié)構(gòu)例子3也能夠被用于如在結(jié)構(gòu)例子1中所解釋的生成電壓的功能被省略的情況。
在上述的結(jié)構(gòu)例子中，作為電壓提供電路的基本單元的相同的電路被連接到所有輸出信號(hào)線(xiàn)4。
另一方面，在本結(jié)構(gòu)例子4中，可以在每隔一個(gè)輸出信號(hào)線(xiàn)或每?jī)蓚€(gè)或多個(gè)輸出信號(hào)線(xiàn)上規(guī)則排列基本單元。或者，不規(guī)則的排列也是可能的。在任何情況中，如果配備有基本單元的輸出信號(hào)線(xiàn)與沒(méi)配備有基本單元的輸出信號(hào)線(xiàn)的比例是預(yù)定值，則就是充分的。該比例是基于在復(fù)位輸出時(shí)的電源電壓Vdd由將被提供給輸出信號(hào)線(xiàn)4的預(yù)定電壓V0的差電壓ΔV0確定的。
在該情況中，一個(gè)基本單元可以被排列在與多個(gè)輸出信號(hào)線(xiàn)的間隔相對(duì)應(yīng)的空間，從而使得面積能夠被減小。注意，由于預(yù)定電壓V0的提供能力可能下降，因此輸出信號(hào)線(xiàn)4穩(wěn)定地變?yōu)轭A(yù)定電壓V0所需的時(shí)間比結(jié)構(gòu)例子1等的長(zhǎng)。但是，電壓穩(wěn)定時(shí)段是在影響像素信號(hào)的讀取速度的時(shí)段(圖7中的時(shí)間T1到時(shí)間T3)之前或之后的，因此由此不會(huì)影響CMOS傳感器的讀取速度。
下面的結(jié)構(gòu)例子5到8是將多個(gè)不同結(jié)構(gòu)的基本單元作為用于提供不同電壓電平的裝置來(lái)提供的情況。在下面的解釋中，兩個(gè)電平，即電源電壓Vdd和參考電壓Vss被作為電壓電平的例子，但是也可以使用其它的電壓電平，或者也可以使用三個(gè)或更多個(gè)電平。
圖10是結(jié)構(gòu)例子5中的基本單元的電路的示圖。
在結(jié)構(gòu)例子5中，圖3中示出的基本單元1是通過(guò)交替排列用于輸出高電平的第一單元1-1和用于輸出低電平的第二單元1-2而構(gòu)成的。
在第一單元1-1中，作為電壓生成裝置的電壓生成晶體管55被連接在電源電壓線(xiàn)15與輸出信號(hào)線(xiàn)4-1之間，并且沒(méi)有提供開(kāi)關(guān)晶體管(參考圖5)。此外，在第二單元1-2中，電壓生成晶體管56被連接在參考電壓Vss與輸出信號(hào)線(xiàn)4-2之間，并且也沒(méi)有提供開(kāi)關(guān)晶體管。
在本結(jié)構(gòu)例子中，第一單元1-1和第二單元1-2交替排列。電壓生成晶體管55由p-MOS晶體管構(gòu)成，并且其柵極由第一控制線(xiàn)52控制。當(dāng)像這樣由pMOS晶體管構(gòu)成高電平側(cè)時(shí)，存在這樣的優(yōu)點(diǎn)不會(huì)出現(xiàn)所謂的“閾值降低”，并且可以向輸出信號(hào)線(xiàn)4-1提供不受閾值電壓影響的電壓。
電壓生成晶體管56由nMOS晶體管構(gòu)成，并且其柵極由第二控制線(xiàn)53控制。
短路晶體管11用于導(dǎo)致相鄰的輸出信號(hào)線(xiàn)之間短路，并且其柵極由短路控制線(xiàn)13控制。
圖11A到圖11E示出了結(jié)構(gòu)例子5的電壓提供電路的基本單元的時(shí)序曲線(xiàn)的例子。圖11A是將被提供到第一控制線(xiàn)52的脈沖S52的曲線(xiàn)，圖11B是將被提供到第二控制線(xiàn)53的脈沖S53的曲線(xiàn)，而圖11C是將被提供給短路控制線(xiàn)13的短路脈沖S13的曲線(xiàn)。圖11D和圖11E示出了輸出信號(hào)線(xiàn)4-1和4-2響應(yīng)于向它們提供的脈沖的電壓變化。此處，脈沖S53、S53和S13的高電平是電源電壓Vdd，而它們的低電平是參考電壓Vss。
圖11中在時(shí)間T1之前的輸出信號(hào)線(xiàn)電壓可以是電源電壓Vdd、參考電壓Vss和浮動(dòng)狀態(tài)(不固定)中的任何一個(gè)。圖11示出了“不固定”的情況。
如圖11A和11B所示，在時(shí)間T1，當(dāng)脈沖S52從高電平變成低電平并且提供給第二控制線(xiàn)53的脈沖S53從低電平變成高電平時(shí)，pMOS晶體管55和nMOS晶體管56兩者都導(dǎo)通。結(jié)果，如圖11D和圖11E所示，輸出信號(hào)線(xiàn)4-1變成電源電壓Vdd，而輸出信號(hào)線(xiàn)4-2變成參考電壓Vss。
如圖11A和圖11B所示，在時(shí)間T2，第一控制線(xiàn)52上的脈沖S52關(guān)斷，并且控制線(xiàn)53上的脈沖S53關(guān)斷。由此，輸出信號(hào)線(xiàn)4-1和4-2變成處于浮動(dòng)狀態(tài)。
同時(shí)，短路控制線(xiàn)13上的短路脈沖S13從低電平轉(zhuǎn)變?yōu)楦唠娖健Ｓ纱?，輸出信?hào)線(xiàn)4-1和輸出信號(hào)線(xiàn)4-2被電短路，并且當(dāng)在各個(gè)導(dǎo)線(xiàn)中的寄生電容相同時(shí)，兩個(gè)垂直信號(hào)電壓，即所有輸出信號(hào)的電壓都變?yōu)榉€(wěn)定在電源電壓Vdd和參考電壓Vss的中間值“1/2×Vdd”。該電壓為在圖7E中的預(yù)定電壓V0，并且在該情況下，基于電源電壓Vdd的差電壓ΔV0也是“1/2×Vdd”。
之后，當(dāng)短路脈沖S13在時(shí)間T3關(guān)斷時(shí)，向輸出信號(hào)線(xiàn)提供預(yù)定電壓結(jié)束。
圖12示出了結(jié)構(gòu)例子6中的基本單元的電路的示圖。
在結(jié)構(gòu)例子6中，當(dāng)與圖10中的結(jié)構(gòu)例子5進(jìn)行比較時(shí)，用于輸出高電平電壓的第一單元1-1A的電壓生成晶體管58是nMOS晶體管。其它結(jié)構(gòu)與結(jié)構(gòu)例子5中的相同。
在結(jié)構(gòu)例子6中，可以?xún)H由nMOS晶體管構(gòu)成電壓提供電路和攝像單元中的所有晶體管，因此它們能夠形成在一個(gè)阱(well)(p-阱)中，并且布圖(layout)設(shè)計(jì)較容易。此外，在該情況中，控制線(xiàn)可以由第一和第二單元中的電壓生成晶體管58和56共享，以便電壓提供電路占據(jù)的面積可以降低所述的量。
操作時(shí)序與圖11B到圖11E中示出的相同。注意，如果將被提供給控制線(xiàn)53的脈沖S53的高電平電壓是電源電壓Vdd，則當(dāng)假定在圖11E中的時(shí)間T2之后直到短路脈沖S13上升沒(méi)有多少時(shí)間時(shí)，則輸出信號(hào)線(xiàn)4-1在那段時(shí)間內(nèi)不會(huì)上升到電源電壓，并且該電壓被飽和(satuated)在“Vdd-Vt”，也就是所謂的閾值省略值。結(jié)果，通過(guò)施加短路脈沖S13而獲得的預(yù)定電壓V0變?yōu)槿鐖D12所示的“1/2×(Vdd-Vt)”。
注意，電壓提供電路2B(參考圖3)能夠僅僅由第一單元1-1A形成，而無(wú)需使用第二單元1-2。在該情況中，預(yù)定電壓V0以與結(jié)構(gòu)例子1中相同的方式變?yōu)榉€(wěn)定在“Vdd-Vt”。
以上解釋的結(jié)構(gòu)例子5和6通過(guò)交替排列生成不同電壓的第一單元和第二單元并均衡不同的電壓來(lái)獲得期望的電壓值。但是，通過(guò)那種結(jié)構(gòu)獲得的電壓值是有限的。也就是說(shuō)，結(jié)構(gòu)例子5中獲得的電壓值為“1/2×Vdd”，而結(jié)構(gòu)例子6中獲得的電壓值較低，為“1/2×(Vdd-Vt)”或“Vdd-Vt”。
這樣，通過(guò)展開(kāi)這個(gè)想法并不同地改變第一和第二單元的數(shù)目的比例，能夠生成更多的預(yù)定電壓。此外，當(dāng)基本單元種類(lèi)(用于生成不同電壓的電壓生成晶體管的種類(lèi))增加到三個(gè)或更多個(gè)時(shí)，預(yù)定電壓的數(shù)目還會(huì)進(jìn)一步增加?？紤]到均衡的容易性，多個(gè)種類(lèi)的基本單元的排列優(yōu)選為規(guī)則排列，但是其中的一部分也可以是不規(guī)則的。也可以通過(guò)隨機(jī)排列來(lái)實(shí)現(xiàn)預(yù)定電壓的生成。
處于該目的電壓提供電路將滿(mǎn)足的條件是“輸出信號(hào)線(xiàn)中的每一個(gè)被設(shè)置為多個(gè)電壓電平中的任何一個(gè)(提供多個(gè)種類(lèi)的電壓生成晶體管)”。一組多個(gè)種類(lèi)的電壓生成晶體管將被稱(chēng)為“電壓電平設(shè)置電路”。
下面，作為結(jié)構(gòu)例子7將僅僅解釋一個(gè)特定例子。
圖13是結(jié)構(gòu)例子7的CMOS圖像傳感器的示圖。
在結(jié)構(gòu)例子7的電壓提供電路2B-1中，與結(jié)構(gòu)例子5中的第一單元1-1相同的兩個(gè)第一單元1-1被連續(xù)排列，與結(jié)構(gòu)例子5和6中的第二單元1-2相同的第二單元1-2被排列成與它們相鄰，并且重復(fù)這種排列。其它結(jié)構(gòu)與圖3中相同。
注意，在圖13中，連接到在左側(cè)的第一單元1-1的輸出信號(hào)線(xiàn)用參考標(biāo)記″4-1表示，連接到在右側(cè)的第一單元1-1的輸出信號(hào)線(xiàn)用參考標(biāo)記″4-2表示，并且連接到第二單元1-2的輸出信號(hào)線(xiàn)用參考標(biāo)記″4-3表示。
圖14A到圖14C示出了結(jié)構(gòu)例子7的電壓提供電路的基本單元的時(shí)序曲線(xiàn)的例子。注意，在結(jié)構(gòu)例子7中，第一單元可以與結(jié)構(gòu)例子6中的相同。此處，將解釋圖13，其中的第一單元與結(jié)構(gòu)例子5中的相同。
脈沖施加的操作時(shí)序與圖11A到圖11C中的相同。圖14A到圖14C示出了輸出信號(hào)線(xiàn)4-1、4-2和4-3的電壓變化。
在作為對(duì)電壓生成晶體管的脈沖施加時(shí)段的時(shí)間T1到T2期間，按照?qǐng)D13中的基本單元排列，輸出信號(hào)線(xiàn)4-1和4-2變?yōu)殡娫措妷篤dd，而輸出信號(hào)線(xiàn)4-3變?yōu)閰⒖茧妷篤ss。因此，在施加了短路脈沖的時(shí)間(時(shí)間T3)被均衡之后的電壓變?yōu)椤?Vdd+Vdd+Vss)/3＝2/3×Vdd”。
從結(jié)構(gòu)例子7，增加了預(yù)定電壓的一個(gè)變化。通過(guò)不同地改變種類(lèi)及其組合比例，預(yù)定電壓的選擇范圍變寬，并且因此如在結(jié)構(gòu)例子1中所解釋的，能夠容易地使預(yù)定電壓V0變得與復(fù)位讀取電壓V11相等。
由結(jié)構(gòu)例子5到7中的短路晶體管11引起的輸出信號(hào)線(xiàn)的短路也能夠通過(guò)短路導(dǎo)線(xiàn)16(結(jié)構(gòu)例子8)以與圖9中的結(jié)構(gòu)例子3相同的方式導(dǎo)致。
在結(jié)構(gòu)例子8中，與結(jié)構(gòu)例子5到7相比，用于導(dǎo)線(xiàn)空間的余地變成是必須的，但是由于導(dǎo)線(xiàn)的電阻比晶體管的導(dǎo)通電阻小，因此能夠提高均衡時(shí)輸出信號(hào)線(xiàn)的電壓的穩(wěn)定性。注意，在結(jié)構(gòu)例子8中，輸出信號(hào)線(xiàn)的間隔不會(huì)變寬。
在上面解釋的結(jié)構(gòu)例子1到8中，例如可以在圖7E所示的時(shí)間T4之后提供預(yù)定電壓V0，并且各個(gè)輸出信號(hào)線(xiàn)可以被固定在該電壓。此外，預(yù)定電壓V0被表示為“Vdd-ΔV0”，但是此處的電源電壓Vdd是從外部提供的電源電壓，并且在設(shè)備使用多個(gè)電源的情況中，由電源電壓Vdd在內(nèi)部生成的其它電平的電源電壓也可以代替電源電壓Vdd而被使用。
注意，本發(fā)明能夠被應(yīng)用于作為包含結(jié)構(gòu)例子1到8的電壓提供電路的CMOS圖像傳感器2、光學(xué)系統(tǒng)以及其它芯片的組合裝置(assembly)而形成的照相機(jī)設(shè)備(照相機(jī)或照相機(jī)模塊)。在該情況中，該照相機(jī)設(shè)備可以如圖15所示包括傳感單元90、信號(hào)處理單元91以及光學(xué)系統(tǒng)92，其中傳感單元90包括用于攝像的CMOS圖像傳感器，而信號(hào)處理單元91用于執(zhí)行信號(hào)處理。
根據(jù)本實(shí)施例，除了在各個(gè)結(jié)構(gòu)例子中解釋的優(yōu)點(diǎn)，電壓提供電路的基本單元可以?xún)H由幾個(gè)晶體管構(gòu)成，并且當(dāng)改變基本單元時(shí)差別很小。因此，在設(shè)備的圖形(pattern)設(shè)計(jì)中，僅僅通過(guò)將這些部件制成單元并作為數(shù)據(jù)登記，并且以必要的比例按照需要的預(yù)定電壓排列所需種類(lèi)的基本單元，就能夠完成電壓提供電路的圖形設(shè)計(jì)。此外，由于基本單元的電路簡(jiǎn)單，因此電路圖設(shè)計(jì)也簡(jiǎn)單。所以，設(shè)備的設(shè)計(jì)是簡(jiǎn)單而高效的。并且，由于能夠基本上由與像素電路中相同的晶體管(尺寸可以改變)來(lái)形成基本單元，因此設(shè)備的制造過(guò)程沒(méi)必要改變，即使需要，改變也會(huì)很小。
通常，為了精確地獲得期望的預(yù)定電壓，必須提供能夠通過(guò)運(yùn)算放大器生成各種電壓的電路。
另一方面，在本實(shí)施例中，可以無(wú)需形成那樣復(fù)雜的大規(guī)模電路，就能夠如結(jié)構(gòu)例子1到8那樣使得設(shè)置預(yù)定電壓的自由度相對(duì)較高。因此，通過(guò)減少輸出信號(hào)線(xiàn)的電壓電平轉(zhuǎn)變所需的時(shí)間，能夠充分完成高速操作的實(shí)現(xiàn)。
并且，與通過(guò)運(yùn)算放大器的電壓生成電路不同，本實(shí)施例的電壓提供電路的功耗低，這是因?yàn)榻?jīng)由該電路來(lái)自電源的所有電流都被用于對(duì)輸出信號(hào)線(xiàn)充電。
如以上所解釋的，通過(guò)以低功耗向輸出信號(hào)線(xiàn)提供電壓來(lái)使得在讀取復(fù)位電壓時(shí)減少用于使輸出信號(hào)線(xiàn)的電壓變得穩(wěn)定的時(shí)間，由此能夠?qū)崿F(xiàn)設(shè)計(jì)制造簡(jiǎn)單并且需要的空間小的高速攝像設(shè)備和照相機(jī)設(shè)備。
本領(lǐng)域技術(shù)人員應(yīng)該理解，在不脫離所附權(quán)利要求書(shū)或其等效的范圍的前提下，可以出現(xiàn)取決于設(shè)計(jì)需要和其它因素的各種修改、組合、輔助組合或改變。
本發(fā)明包含的主題涉及于2005年3月9日向日本專(zhuān)利局提交的日本專(zhuān)利申請(qǐng)No.2005-065602，其全部?jī)?nèi)容結(jié)合與此作為參考。
權(quán)利要求
1.一種攝像設(shè)備，包括攝像單元，其具有排列成陣列的像素；多個(gè)輸出信號(hào)線(xiàn)，其分別連接到所述攝像單元中的像素列之一；以及電壓提供電路，其連接到所述輸出信號(hào)線(xiàn)，用于提供在電源電壓和參考電壓之間的電壓。
2.如權(quán)利要求1所述的攝像設(shè)備，其中，所述電壓提供電路包括短路電路，用于切換所有輸出信號(hào)線(xiàn)的電連接和斷開(kāi)。
3.如權(quán)利要求1所述的攝像設(shè)備，其中，所述電壓提供電路包括電壓生成裝置，用于從電源電壓生成比該電源電壓低的預(yù)定電壓；以及開(kāi)關(guān)，用于對(duì)向所述輸出信號(hào)線(xiàn)提供所述預(yù)定電壓進(jìn)行控制。
4.如權(quán)利要求3所述的攝像設(shè)備，其中，所述電壓生成裝置和所述開(kāi)關(guān)的串聯(lián)電路被連接到所述輸出信號(hào)線(xiàn)的每一個(gè)。
5.如權(quán)利要求3所述的攝像設(shè)備，其中，所述電壓提供電路包括所述電壓生成裝置和所述開(kāi)關(guān)的串聯(lián)電路，其連接到所述輸出信號(hào)線(xiàn)的每一個(gè)；以及短路電路，用于切換所有輸出信號(hào)線(xiàn)的電連接和斷開(kāi)。
6.如權(quán)利要求3所述的攝像設(shè)備，其中所述電壓提供電路包括所述電壓生成裝置和所述開(kāi)關(guān)的串聯(lián)電路，其連接到一個(gè)輸出信號(hào)線(xiàn)；以及短路電路，用于切換所有輸出信號(hào)線(xiàn)的電連接和斷開(kāi)，并且連接到所述串聯(lián)電路的輸出信號(hào)線(xiàn)和沒(méi)連接到所述串聯(lián)電路的輸出信號(hào)線(xiàn)在所述攝像單元中以預(yù)定比例排列。
7.如權(quán)利要求2所述的攝像設(shè)備，其中，所述短路電路包括開(kāi)關(guān)，用于切換相鄰輸出信號(hào)線(xiàn)之間的電連接和斷開(kāi)。
8.如權(quán)利要求3所述的攝像設(shè)備，其中，所述短路電路包括短路導(dǎo)線(xiàn)，和開(kāi)關(guān)，用于切換該短路導(dǎo)線(xiàn)與所述輸出信號(hào)線(xiàn)的電連接和斷開(kāi)。
9.如權(quán)利要求3所述的攝像設(shè)備，其中，所述電壓生成裝置包括一個(gè)或多個(gè)預(yù)定數(shù)目的二極管連接的晶體管。
10.如權(quán)利要求1所述的攝像設(shè)備，其中，所述電壓提供電路包括電壓電平設(shè)置電路，用于將所有輸出信號(hào)線(xiàn)中的每一個(gè)設(shè)置成多個(gè)電壓電平中的任何一個(gè)；以及短路電路，用于切換所有輸出信號(hào)線(xiàn)的電連接和斷開(kāi)。
11.如權(quán)利要求10所述的攝像設(shè)備，其中，所述短路電路包括開(kāi)關(guān)，用于切換相鄰輸出信號(hào)線(xiàn)之間的電連接和斷開(kāi)。
12.如權(quán)利要求10所述的攝像設(shè)備，其中所述短路電路包括短路導(dǎo)線(xiàn)，和開(kāi)關(guān)，用于切換該短路導(dǎo)線(xiàn)與所述輸出信號(hào)線(xiàn)的電連接和斷開(kāi)。
13.如權(quán)利要求1所述的攝像設(shè)備，其中，所述電壓提供電路具有開(kāi)關(guān)，用于從由外部提供的電源電壓生成在該電源電壓和參考電壓之間的電壓，并將該電壓輸出到所述輸出信號(hào)線(xiàn)。
14.如權(quán)利要求1所述的攝像設(shè)備，其中，所述電壓提供電路是在與所述攝像單元相同的基底上形成的，并且像素中的多個(gè)晶體管和所述電壓提供電路中的晶體管是絕緣柵型晶體管。
15.一種攝像設(shè)備，包括攝像單元，其具有排列成陣列的像素；多個(gè)輸出信號(hào)線(xiàn)，其分別連接到所述攝像單元中的像素列之一；以及電壓提供電路，用于在向所述輸出信號(hào)線(xiàn)輸出復(fù)位電壓以便調(diào)整將像素信號(hào)讀取到所述輸出信號(hào)線(xiàn)的初始狀態(tài)之前，預(yù)先提供預(yù)定電壓，該預(yù)定電壓等于所述輸出信號(hào)線(xiàn)處于所述復(fù)位電壓被輸出的狀態(tài)中的電壓。
16.一種攝像設(shè)備，包括攝像單元，其具有排列成陣列的像素；多個(gè)輸出信號(hào)線(xiàn)，其分別連接到所述攝像單元中的像素列之一；以及電路，用于導(dǎo)致彼此相鄰的所述輸出信號(hào)線(xiàn)之間的電短路。
17.一種攝像設(shè)備，包括攝像單元，其具有排列成陣列的像素；多個(gè)輸出信號(hào)線(xiàn)，其分別連接到所述攝像單元中的像素列之一；以及短路電路，用于在向所述輸出信號(hào)線(xiàn)輸出復(fù)位電壓以便調(diào)整將像素信號(hào)讀取到所述輸出信號(hào)線(xiàn)的初始狀態(tài)之前，預(yù)先抑制所述輸出信號(hào)線(xiàn)之間的電壓波動(dòng)。
18.一種照相機(jī)設(shè)備，包括攝像單元，其具有排列成陣列的像素；多個(gè)輸出信號(hào)線(xiàn)，其連接到所述攝像單元中的像素列；電壓提供電路，其連接到所述輸出信號(hào)線(xiàn)，用于提供在電源電壓和參考電壓之間的電壓；以及信號(hào)處理單元，用于對(duì)從所述攝像單元輸出的信號(hào)執(zhí)行處理。
全文摘要
垂直信號(hào)線(xiàn)連接到攝像單元中的每個(gè)像素行，該攝像單元具有排列成陣列的像素，并且垂直信號(hào)線(xiàn)連接到用于提供在電源電壓和參考電壓之間的電壓的電壓。
文檔編號(hào)H04N5/374GK1832539SQ20061005899
公開(kāi)日2006年9月13日 申請(qǐng)日期2006年3月9日 優(yōu)先權(quán)日2005年3月9日
發(fā)明者笠井政范 申請(qǐng)人:索尼株式會(huì)社