專利名稱：以最小均方算法作為加速多重信道基礎(chǔ)的系統(tǒng)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種最小均方算法(Least Mean Square；以下簡(jiǎn)稱LMS)，且特別是涉及一種以最小均方算法作為加速多重信道基礎(chǔ)的平行架構(gòu)。
背景技術(shù)：
電子濾波器是一種可自電子訊號(hào)中消除多余率頻的裝置，其中數(shù)字濾波器即是一種具有過(guò)濾數(shù)字訊號(hào)的電子濾波器，而所過(guò)濾的數(shù)字訊號(hào)，舉例來(lái)說(shuō)，可以是利用一種模擬-數(shù)字的轉(zhuǎn)換器而取得。
其中的一種數(shù)字濾波器即為一線性回音消除濾波器，該消除濾波器是用以自數(shù)字通訊音訊訊號(hào)中減少回音的裝置。例如，該消除濾波器可應(yīng)用于電話線路中的多重信道，以自電話線中減低其中產(chǎn)生的回音。
有些數(shù)字濾波器，例如線性回音消除濾波器，可以是一種自適性濾波器(Adaptive filter)，這種自適性濾波器是一種可分析濾波輸出及利用其修正過(guò)濾技術(shù)(例如，濾波系數(shù))的數(shù)字濾波器，藉此可實(shí)時(shí)改良數(shù)字濾波器的品質(zhì)，其改良方法，可以是利用所謂的回饋訊號(hào)(feedback)提煉出濾波系數(shù)，且還因此修正該自適性濾波器的頻率響應(yīng)。
自適性濾波器可以藉由分析多重?cái)?shù)字訊號(hào)以提煉出濾波系數(shù)，藉此試圖隔離可能出現(xiàn)在多重?cái)?shù)字訊號(hào)中的多余噪聲。
自適性濾波器與其它數(shù)字濾波器一樣，可在輸入數(shù)字濾波器的運(yùn)算中利用LMS算法。LMS算法是一種在一組數(shù)據(jù)中企圖尋求“最佳擬合(best fit)”的最佳技術(shù)，其是藉由在擬合函數(shù)及數(shù)據(jù)之間的差數(shù)尋求最小平方和的方式而取得該“最佳擬合(best fit)”值。
線性回音消除濾波器通?？衫脭?shù)字訊號(hào)處理器(Digital SignalProcessors；以下簡(jiǎn)稱DSPs)而實(shí)現(xiàn)。DSPs是一種可針對(duì)處理中的數(shù)字訊號(hào)最佳化的專業(yè)微處理器。當(dāng)使用一DSP實(shí)現(xiàn)數(shù)字濾波器時(shí)，如，線性回音消除濾波器，其可藉由在計(jì)算完成的過(guò)程中減少所需的時(shí)鐘周期數(shù)量以及藉由最小化有效存儲(chǔ)器的使用量而產(chǎn)生理想中的最大效率。藉由效率的提升，單一的DSP或許就可以在多重的線信道上同時(shí)執(zhí)行線性回音消除的操作，或者還可以允許單一的DSP以時(shí)分復(fù)用技術(shù)(time division multiplexing；TDM)利用有限的有效存儲(chǔ)器而支持多重線性信道，這是因?yàn)門DM是一種在多重線性信道中最常被使用于有效存儲(chǔ)器的時(shí)間分享技術(shù)。因此，TDM可在系統(tǒng)速度增加或是在每一通道所使用的時(shí)間調(diào)低的狀況下而使每一信道的存儲(chǔ)器成本降低。因此數(shù)字濾波過(guò)程(如，多重信道線性回音消除)中所增加的DSP效率可以導(dǎo)致實(shí)現(xiàn)所需的成本降低。
因此本發(fā)明的實(shí)施例是為在處理LMS算法時(shí)尋求效率的增加，而效率的增加可以使DSP在多重信道上進(jìn)行線性回音消除操作。

發(fā)明內(nèi)容
本發(fā)明提供一種執(zhí)行LMS系數(shù)自適性的濾波器，該濾波器包括一數(shù)字訊號(hào)處理器，一數(shù)據(jù)存儲(chǔ)器，一系數(shù)式存儲(chǔ)器以及二個(gè)或多個(gè)LMS硬件單元。其中，數(shù)據(jù)是儲(chǔ)存于數(shù)據(jù)存儲(chǔ)器中，而系數(shù)是儲(chǔ)存于該系數(shù)式存儲(chǔ)器中，以此方式即可平行地執(zhí)行多重LMS系數(shù)適應(yīng)性。
本發(fā)明還提供一種利用濾波器執(zhí)行LMS系數(shù)自適性的方法，該方法包括儲(chǔ)存數(shù)據(jù)于該濾波器的數(shù)據(jù)存儲(chǔ)器，儲(chǔ)存系數(shù)于該濾波器的系數(shù)存儲(chǔ)器中。而多重LMS系數(shù)自適性的執(zhí)行是由儲(chǔ)存于數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)以及儲(chǔ)存于系數(shù)存儲(chǔ)器中的系數(shù)利用濾波器中二個(gè)或多個(gè)LMS硬件單元平行處理完成。
其它的系統(tǒng)、方法、特征及/或優(yōu)點(diǎn)，結(jié)合附圖的詳細(xì)描述將使本領(lǐng)域的技術(shù)人員更加清楚。而所有此類修改的系統(tǒng)、方法、特征和/或優(yōu)點(diǎn)均應(yīng)包含在本發(fā)明中及權(quán)利要求的保護(hù)范圍中。


圖1是依據(jù)本發(fā)明的一實(shí)施例所顯示的一種用以加速多重信道線性回音消除的方塊圖；圖2是依據(jù)本發(fā)明的一實(shí)施例所繪制的在管線初始階段中如何執(zhí)行LMS計(jì)算的圖表；圖3是依據(jù)本發(fā)明的一實(shí)施例所繪制的在管線結(jié)束階段中如何執(zhí)行LMS計(jì)算的圖表；以及圖4是依據(jù)本發(fā)明的一實(shí)施例所繪制的一種自系數(shù)存儲(chǔ)器同步讀取與寫(xiě)入的方法。
附圖符號(hào)說(shuō)明

具體實(shí)施方式
本發(fā)明的實(shí)施例是尋求能利用多個(gè)LMS計(jì)算單元以針對(duì)多個(gè)LMS濾波器的系數(shù)存儲(chǔ)器進(jìn)行并行計(jì)算，使得LMS濾波器計(jì)算效能得以更進(jìn)一步加強(qiáng)。藉由加強(qiáng)LMS的計(jì)算效能，如多重信道線性回音消除的數(shù)字濾波技術(shù)，則可以執(zhí)行地更快速。此外，支持更多通道的單一DSP也可在DSP的有效存儲(chǔ)器上提供更多的有效利用。
本發(fā)明的實(shí)施例還尋求可利用一種雙重寬度單一端口(double-widthsingle port)的存儲(chǔ)器，以使系數(shù)存儲(chǔ)器可以在無(wú)需雙端口存儲(chǔ)器的情況下還能在同一時(shí)間進(jìn)行讀、寫(xiě)操作，此可提供單一端口存儲(chǔ)器較雙端口存儲(chǔ)器在電力上更有效運(yùn)用的優(yōu)點(diǎn)。
另外，藉由一具有多個(gè)LMS單元的單一濾波器以并行計(jì)算多個(gè)系數(shù)存儲(chǔ)器，可以使得一單一且大容量的數(shù)據(jù)存儲(chǔ)器(Data Memory；以下簡(jiǎn)稱DM)以及一單一且大容量的雙重寬度系數(shù)存儲(chǔ)器得以使用，而這在使用具有多個(gè)單一通道LMS的處理器上的優(yōu)點(diǎn)在于使用單一且大容量的存儲(chǔ)器其較多個(gè)小容量存儲(chǔ)器在空間上有較少的使用量。
圖1是依據(jù)本發(fā)明的一實(shí)施例所顯示的一種硬件方塊圖，該硬件10是用以加速數(shù)字濾波過(guò)程，如使用多重信道線性回音消除。硬件10可包含一處理器，該處理器可為一種處理數(shù)字訊號(hào)的DSP11。DSP11可連接至一數(shù)據(jù)存儲(chǔ)器12，該數(shù)據(jù)存儲(chǔ)器可為一種由DSP11利用的內(nèi)部程序存儲(chǔ)器。DSP11也可連接至一LMS硬件控制器17，該LMS硬件控制器17可具有自DSP11接收指令與參數(shù)的能力以及具有委派LMS處理工作(例如委派LMS算法核心運(yùn)作)給多個(gè)LMS硬件單元13～16的能力。上述的參數(shù)可包含一用以系數(shù)自適性使用的收斂參數(shù)，該收斂參數(shù)可能是一種顯示輸出訊號(hào)與所需響應(yīng)相似度的函數(shù)，其中，輸出訊號(hào)等于所需響應(yīng)加上錯(cuò)誤訊號(hào)，如下等式所示y(n)＝d(n)+e(n)其中，y(n)表示該輸出訊號(hào)，d(n)表示該所需響應(yīng)訊號(hào)，而e(n)則表示該錯(cuò)誤訊號(hào)。此外，參數(shù)可包括一濾波器長(zhǎng)度(即濾波器系數(shù)的數(shù)量)、一數(shù)據(jù)循環(huán)緩沖區(qū)(位于數(shù)據(jù)存儲(chǔ)器12中)的頭尾位置、一數(shù)據(jù)起始點(diǎn)(位于數(shù)據(jù)存儲(chǔ)器12中)以及一系數(shù)起始點(diǎn)(位于系數(shù)存儲(chǔ)器18中)。
所述LMS硬件單元13～16可平行連接于LMS控制器17，使得任一LMS硬件單元13～16可從LMS控制器17接收LMS處理工作以及傳回結(jié)果至LMS控制器17，如圖1所示，硬件10可包含4個(gè)LMS硬件單元13～16。然而，依據(jù)本發(fā)明的其它實(shí)施例，硬件10可在有額外的LMS處理電力下包含超過(guò)4個(gè)LMS硬件單元13～16。而依據(jù)本發(fā)明的其它實(shí)施例，硬件10亦可包含少于4個(gè)LMS硬件單元13～16，例如，硬件10可具有1，2或3個(gè)LMS硬件單元13～15。
每一個(gè)LMS硬件單元13～16因LMS計(jì)算所需的自適性運(yùn)算及回旋(convolution)運(yùn)算而包含一乘加組件(對(duì)應(yīng)自適性運(yùn)算)及一相乘累積單元(對(duì)應(yīng)回旋運(yùn)算)。
所述LMS硬件單元13～16可以如平行的方式連結(jié)于系數(shù)存儲(chǔ)器18，該系數(shù)存儲(chǔ)器18的作用是可由LMS硬件單元13～16在作LMS運(yùn)算時(shí)將系數(shù)儲(chǔ)存于其中，而該系數(shù)存儲(chǔ)器18可支持在一單一時(shí)鐘周期下讀取舊有的系數(shù)以及寫(xiě)入新系數(shù)，這種作法的完成可以依賴所謂的雙端口SRAM(SRAM可允許同時(shí)讀寫(xiě))。另外，一單一端口SRAM亦可實(shí)現(xiàn)(請(qǐng)參考美國(guó)專利6,714,956所述)。再者，亦可使用一雙重寬度單一端口(double-width singleport)的存儲(chǔ)器以使系數(shù)存儲(chǔ)器可在無(wú)需雙端口存儲(chǔ)器的情況下達(dá)到在同一時(shí)間進(jìn)行讀、寫(xiě)操作。
依據(jù)本發(fā)明所披露的實(shí)施例，DSP雖具有對(duì)數(shù)據(jù)存儲(chǔ)器與系數(shù)存儲(chǔ)器存取的能力，但因LMS硬件單元之故，DSP可能不會(huì)在同一時(shí)間對(duì)數(shù)據(jù)存儲(chǔ)器或系數(shù)存儲(chǔ)器進(jìn)行存取。其中，該數(shù)據(jù)存儲(chǔ)器的寬度可能是數(shù)據(jù)樣本的4倍字符長(zhǎng)度，而數(shù)據(jù)存儲(chǔ)器中的字符數(shù)量可以是n/4，其中n值代表是濾波器的長(zhǎng)度。
依據(jù)本發(fā)明的實(shí)施例所使用的雙端口存儲(chǔ)器，系數(shù)存儲(chǔ)器的寬度可以是濾波系數(shù)的4倍字符長(zhǎng)度，而系數(shù)存儲(chǔ)器中的字符數(shù)量可以是n/4。
依據(jù)本發(fā)明的實(shí)施例所使用的單端口存儲(chǔ)器，系數(shù)存儲(chǔ)器的寬度可以是濾波系數(shù)的8倍字符長(zhǎng)度，而系數(shù)存儲(chǔ)器中的字符數(shù)量則為n/8。
現(xiàn)舉一例說(shuō)明，在具有四個(gè)LMS硬件單元的例子中，為了在同一時(shí)鐘周期中可讀取四個(gè)數(shù)據(jù)樣本，則所需的數(shù)據(jù)存儲(chǔ)器寬度必須是所述數(shù)據(jù)樣本寬度的四倍。而當(dāng)在系數(shù)存儲(chǔ)器上利用一種雙端口存儲(chǔ)器時(shí)，則所需的系數(shù)存儲(chǔ)器尺寸與數(shù)據(jù)存儲(chǔ)器相同，但當(dāng)所使用的系數(shù)存儲(chǔ)器是一種單一端口存儲(chǔ)器時(shí)，則所需的系數(shù)存儲(chǔ)器寬度即是數(shù)據(jù)存儲(chǔ)器寬度的兩倍(以允許同時(shí)讀寫(xiě)于該雙重寬度上)。
雖然本發(fā)明顯然所需的存儲(chǔ)器寬度較寬，以使在上述的實(shí)施例中可以分割成許多較窄的存儲(chǔ)器，但其所持的理由乃在于該存儲(chǔ)器寬度可以符合DSP的字符寬度，而使得數(shù)據(jù)存儲(chǔ)器與系數(shù)存儲(chǔ)器可較容易與DSP的存儲(chǔ)器地址映射(map)。
DSP可加載參數(shù)至LMS硬件控制器，且加載一數(shù)據(jù)框至數(shù)據(jù)存儲(chǔ)器以及加載初始濾波系數(shù)值至系數(shù)存儲(chǔ)器。其中，該LMS硬件單元可執(zhí)行LMS計(jì)算，在LMS計(jì)算期間，該濾波系數(shù)被調(diào)適且新值被寫(xiě)入至系數(shù)存儲(chǔ)器中，而LMS濾波器計(jì)算的累計(jì)結(jié)果被寫(xiě)入至數(shù)據(jù)存儲(chǔ)器中而由DSP所讀取，另外，該DSP讀取系數(shù)存儲(chǔ)器且為目前的信道儲(chǔ)存濾波系數(shù)。
這些步驟在盡可能多的通道下持續(xù)反復(fù)被進(jìn)行，而所述通道的計(jì)算是依據(jù)時(shí)分復(fù)用技術(shù)(time division multiplexing；TDM)原則在有效取樣速率下計(jì)算，依此，這些信道在最小化硬件及存儲(chǔ)器需求下仍可得以被支持使用，而被濾波的通道數(shù)量則取決于濾波器的長(zhǎng)度、取樣速率及硬件的時(shí)鐘頻率。
在執(zhí)行如線性回音消除過(guò)濾的數(shù)字訊號(hào)濾波時(shí)，回旋運(yùn)算與系數(shù)自適性運(yùn)算被執(zhí)行相當(dāng)多的次數(shù)，藉由使用多個(gè)LMS硬件單元，多個(gè)回旋運(yùn)算及系數(shù)自適性運(yùn)算被平行執(zhí)行以迅速執(zhí)行訊號(hào)的過(guò)濾。而LMS硬件控制器17即是用以散布回旋運(yùn)算與系數(shù)自適性運(yùn)算給不同的LMS硬件單元13～16進(jìn)行運(yùn)算。
而在每一LMS硬件單元運(yùn)算完被指派的回旋運(yùn)算及系數(shù)自適性運(yùn)算后，自適性系數(shù)即被寫(xiě)回至系數(shù)存儲(chǔ)器中。
其中，單一的回旋運(yùn)算及系數(shù)自適性運(yùn)算的工作指派被分成好幾個(gè)步驟，首先，一數(shù)據(jù)樣本從數(shù)據(jù)存儲(chǔ)器被讀取，系數(shù)從系數(shù)存儲(chǔ)器中被讀取，接著，系數(shù)的自適性就被執(zhí)行，最后，回旋運(yùn)算被執(zhí)行而自適性系數(shù)就被寫(xiě)回至系數(shù)存儲(chǔ)器中。
LMS硬件單元在一管線(pipeline)中執(zhí)行這些步驟，在此管線中，每一LMS硬件單元負(fù)責(zé)在每一時(shí)鐘周期中完成單一步驟。例如，在一時(shí)鐘周期中，一第一LMS硬件單元負(fù)責(zé)從數(shù)據(jù)存儲(chǔ)器中讀取一數(shù)據(jù)樣本及從系數(shù)存儲(chǔ)器中讀取系數(shù)，一第二硬件單元接著負(fù)責(zé)執(zhí)行系數(shù)自適性，一第三硬件單元接著負(fù)責(zé)執(zhí)行回旋運(yùn)算，一第四硬件單元?jiǎng)t負(fù)責(zé)將自適性系數(shù)寫(xiě)回至系數(shù)存儲(chǔ)器中。
存儲(chǔ)器的寬度決定所支持的LMS硬件單元數(shù)量，而管線的級(jí)(stage)數(shù)量則間接影響所支持的LMS硬件單元數(shù)量。
管線的效率極大化是藉由無(wú)需在開(kāi)始下一個(gè)操作前還需等待一個(gè)回旋與系數(shù)自適性運(yùn)算的完成，例如，該第一LMS硬件單元對(duì)應(yīng)一第一系數(shù)自適性運(yùn)算程序而從數(shù)據(jù)存儲(chǔ)器中讀取一數(shù)據(jù)樣本及從系數(shù)存儲(chǔ)器中讀取系數(shù)，之后在下一個(gè)系數(shù)自適性運(yùn)算程序中，如第二個(gè)自適性運(yùn)算程序，繼續(xù)同樣的讀取操作，以此類推。
每一LMS硬件單元分別在同一時(shí)間中執(zhí)行所指派的多重(個(gè))系數(shù)自適性處理程序。例如，第一LMS硬件單元在單一時(shí)鐘周期中對(duì)應(yīng)四個(gè)系數(shù)自適性處理為一組的程序而執(zhí)行上述的讀取操作。
由于管線取得啟動(dòng)的所有LMS硬件單元(在初始階段)尚不操作，直到第一組系數(shù)自適性處理程序順著下一個(gè)管線的階級(jí)才會(huì)操作。此后，所有的LMS硬件單元平行運(yùn)作(在正常重復(fù)階段中)。在管線的正常重復(fù)階段中，當(dāng)有多個(gè)系數(shù)自適性處理程序?yàn)橐唤M時(shí)，在一單一時(shí)鐘周期中就有很多的系數(shù)自適性處理程序被執(zhí)行，例如，當(dāng)有四個(gè)系數(shù)自適性處理程序?yàn)橐唤M時(shí)，四個(gè)系數(shù)自適性處理程序都在單一個(gè)時(shí)鐘周期被執(zhí)行完成。
圖2是依據(jù)本發(fā)明的一實(shí)施例所繪制的在管線初始階段中如何執(zhí)行LMS計(jì)算的圖表。在圖表的頂端標(biāo)示“時(shí)鐘”的方波表示時(shí)鐘周期，其中每一個(gè)方波的完成執(zhí)行周期表示一個(gè)完整的時(shí)鐘周期。在第一個(gè)時(shí)鐘周期中，LMS開(kāi)始啟動(dòng)，此步驟被視為準(zhǔn)備階段；在第二個(gè)時(shí)鐘周期中，當(dāng)4單位數(shù)據(jù)(標(biāo)示為0～3)從數(shù)據(jù)存儲(chǔ)器中被擷取以及4個(gè)系數(shù)(標(biāo)示為0～3)從系數(shù)存儲(chǔ)器中被擷取時(shí)，初始階段即會(huì)開(kāi)始。在下一個(gè)時(shí)鐘周期中，自適性的執(zhí)行是利用前述所讀取的4單位數(shù)據(jù)
與4個(gè)系數(shù)
，在此時(shí)鐘周期中，4單位數(shù)據(jù)(標(biāo)示為4～7)也從數(shù)據(jù)存儲(chǔ)器中被擷取以及4個(gè)系數(shù)(標(biāo)示為4～7)從系數(shù)存儲(chǔ)器中被擷取。在下一個(gè)時(shí)鐘周期中，正常重復(fù)階段在單一時(shí)鐘周期中開(kāi)始于數(shù)據(jù)的擷取、系數(shù)的擷取、自適性與回旋運(yùn)算的執(zhí)行，例如回旋執(zhí)行于系數(shù)[4～7]、自適性系數(shù)
的寫(xiě)入、自適性執(zhí)行于[4～7]、數(shù)據(jù)擷取的執(zhí)行于數(shù)據(jù)存儲(chǔ)器[8～11]、系數(shù)存儲(chǔ)器[4～7]的讀取。周期持續(xù)以此方式下去直到最后一筆數(shù)據(jù)被回旋與寫(xiě)入為止，在此時(shí)間點(diǎn)上，當(dāng)目前處理程序已在該管線中且無(wú)新的處理程序進(jìn)入管線前，進(jìn)入一最后階段。
圖3是依據(jù)本發(fā)明的一實(shí)施例所繪制的在管線結(jié)束階段中如何執(zhí)行LMS計(jì)算的圖表。其中，n是LMS計(jì)算過(guò)程中所需使用的數(shù)據(jù)/系數(shù)數(shù)量，即，有n個(gè)標(biāo)示0～n-1的數(shù)據(jù)/系數(shù)。在正常重復(fù)階段的結(jié)果中，擷取數(shù)據(jù)存儲(chǔ)器的最后4單位(標(biāo)示為n-4…n-1)以及最后的4個(gè)系數(shù)[n-4…n-1]。而在下一個(gè)時(shí)鐘周期中(即最后階段的第一時(shí)鐘周期)，利用最后的4單位數(shù)據(jù)及4個(gè)系數(shù)執(zhí)行自適性運(yùn)算，在再下一個(gè)時(shí)鐘周期中，對(duì)在自適性運(yùn)算后產(chǎn)生的最后4個(gè)自適性系數(shù)執(zhí)行回旋運(yùn)算，且包含將自適性系數(shù)[n-4…n-1]寫(xiě)回至系數(shù)存儲(chǔ)器中。在最后的兩個(gè)時(shí)鐘周期中，加總LMS計(jì)算期間中所使用的LMS累積緩存器，而在下一個(gè)時(shí)鐘周期中，結(jié)果將移動(dòng)到數(shù)據(jù)存儲(chǔ)器中。
舉例來(lái)說(shuō)，系數(shù)(t)依據(jù)下列的等式而進(jìn)行自適性運(yùn)算tnew(n)＝told(n)+ConvergenceFactor*x(n)ACC＝ACC+x(n)*tnew(n)其中，tnew(n)是自適性系數(shù)，told(n)是前一使用系數(shù)，x(n)是在循環(huán)緩沖區(qū)中的數(shù)據(jù)，ACC是回旋運(yùn)算使用的累積緩存器。
舉例來(lái)說(shuō)，累積緩存器依據(jù)下列等式而加總ACC1＝ACC1+ACC2ACC3＝ACC3+ACC4然后，累積緩存器依據(jù)下列等式而加總ACC1＝Saturation{Round[ACC1+ACC3]}以上ACC1與ACC3的加總值被結(jié)合且四舍五入(round)運(yùn)算，接著，提供一飽和運(yùn)算(saturation)，其中該飽和運(yùn)算是為避免累積緩存器累加的值大于一極大可能值。該累積緩存器的存儲(chǔ)器值被移動(dòng)到數(shù)據(jù)存儲(chǔ)器，而保持其對(duì)于DSP及/或LMS加速控制器的有效狀態(tài)。
本發(fā)明的實(shí)施例利用雙端口SRAM或是單一端口SRAM作為系數(shù)存儲(chǔ)器，而當(dāng)使用單一端口SRAM時(shí)，即使用到同步讀寫(xiě)系數(shù)存儲(chǔ)器的方法。例如，應(yīng)用到美國(guó)專利6,714,956所述的奇偶存儲(chǔ)器的系數(shù)存儲(chǔ)器讀寫(xiě)方法即被使用，或者，該種同步讀寫(xiě)方法的使用在奇時(shí)鐘周期期間作雙重寬度讀取，而在偶時(shí)鐘周期期間作雙重寬度寫(xiě)入。
圖4是依據(jù)本發(fā)明的一實(shí)施例所繪制的一種自系數(shù)存儲(chǔ)器同步讀取與寫(xiě)入的方法。此方法可為本發(fā)明的一實(shí)施例，其中存儲(chǔ)器在同一個(gè)時(shí)鐘周期中并不被讀取或?qū)懭?。依?jù)本實(shí)施例，在第一時(shí)鐘周期中，導(dǎo)入一第一雙重讀取，例如，8個(gè)系數(shù)
被擷取，而在第二個(gè)時(shí)鐘周期中，該第一雙重讀取的第一部分
被執(zhí)行自適性運(yùn)算，且無(wú)需在第二時(shí)鐘周期中執(zhí)行寫(xiě)入運(yùn)算(write-)。在第三時(shí)鐘周期中，該第一雙重讀取的第二部分[4～7]被執(zhí)行自適性運(yùn)算，但在該第三時(shí)鐘周期中，下一個(gè)雙重讀取[8～15]發(fā)生。而在第四時(shí)鐘周期中，第二雙重讀取的第一部分[8～11]被執(zhí)行自適性運(yùn)算，同樣地，在第四時(shí)鐘周期中，該第一雙重讀取
的自適性系數(shù)被寫(xiě)入。在第五時(shí)鐘周期中，第二雙重讀取的第二部分[12～15]被執(zhí)行自適性運(yùn)算，且在該第五時(shí)鐘周期中，第三雙重讀取[16～23]被讀取。在第六時(shí)鐘周期中，第三雙重讀取的第一部分[16～19]發(fā)生自適性運(yùn)算，且在第六時(shí)鐘周期中，該第二雙重讀取[8～15]的自適性系數(shù)被寫(xiě)入。在第七時(shí)鐘周期中，第三雙重讀取的第二部分[20～23]發(fā)生自適性運(yùn)算，且在第七時(shí)鐘周期中，發(fā)生第四雙重讀取[24～31]的讀取操作。此模式一直持續(xù)重復(fù)運(yùn)作直到所有的數(shù)據(jù)皆被讀取、自適性運(yùn)算及寫(xiě)入為止。
以上所述僅為本發(fā)明的實(shí)施例而已，并非用以限定本發(fā)明的權(quán)利要求；凡其它未脫離本發(fā)明所揭示的精神的前提下所完成的等效改變或修飾，均應(yīng)包含在本發(fā)明的權(quán)利要求內(nèi)。
權(quán)利要求
1.一種執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，包括一數(shù)據(jù)存儲(chǔ)器；一系數(shù)存儲(chǔ)器；至少二個(gè)以上的最小均方算法硬件單元，利用儲(chǔ)存于該數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)以及儲(chǔ)存于該系數(shù)存儲(chǔ)器的系數(shù)，以平行執(zhí)行多重最小均方算法系數(shù)自適性運(yùn)算。
2.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中該最小均方算法系數(shù)自適性運(yùn)算的執(zhí)行是應(yīng)用于自適性濾波過(guò)程。
3.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，還包括一數(shù)字訊號(hào)處理器，與該數(shù)據(jù)存儲(chǔ)器、該系數(shù)存儲(chǔ)器與該至少二個(gè)以上的最小均方算法硬件單元溝通聯(lián)系。
4.如權(quán)利要求3所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中該數(shù)字訊號(hào)處理器用以加載一數(shù)據(jù)框于該數(shù)據(jù)存儲(chǔ)器中以及加載一初始系數(shù)值至該系數(shù)存儲(chǔ)器中。
5.如權(quán)利要求3所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，還包括一最小均方算法控制器，用以自該數(shù)字訊號(hào)處理器中接收指令與參數(shù)以及委派多數(shù)個(gè)最小均方算法處理工作給多個(gè)最小均方算法硬件單元。
6.如權(quán)利要求3所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，還包括一最小均方算法控制器，與該數(shù)字訊號(hào)處理器溝通聯(lián)系，以控制所述最小均方算法硬件單元。
7.如權(quán)利要求6所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中所述最小均方算法硬件單元與該最小均方算法控制器平行連接，以使任一最小均方算法控制器可從該最小均方算法控制器接收多個(gè)最小均方算法處理工作以及回傳運(yùn)算結(jié)果至該最小均方算法控制器。
8.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中所述最小均方算法硬件單元與該系數(shù)存儲(chǔ)器平行連接。
9.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中該系數(shù)自適性運(yùn)算與一回旋運(yùn)算是使用于一最小均方算法算式中，每一最小均方算法硬件單元包含一用以系數(shù)自適性運(yùn)算的乘加組件以及一用以回旋運(yùn)算的相成累積單元。
10.如權(quán)利要求9所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中所述最小均方算法硬件單元執(zhí)行該最小均方算法算式，在該執(zhí)行該最小均方算法算式期間，進(jìn)行該系數(shù)的自適性運(yùn)算以及將產(chǎn)生的新值寫(xiě)回至該系數(shù)存儲(chǔ)器中，而將一累積結(jié)果寫(xiě)回至該數(shù)據(jù)存儲(chǔ)器中。
11.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中所述最小均方算法硬件單元在一管線中執(zhí)行的操作包括從該數(shù)據(jù)存儲(chǔ)器中讀取一數(shù)據(jù)樣本以及從該系數(shù)存儲(chǔ)器中讀取該系數(shù)，執(zhí)行系數(shù)自適性運(yùn)算，執(zhí)行回旋運(yùn)算以及寫(xiě)回該自適性系數(shù)至該系數(shù)存儲(chǔ)器中。
12.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中每一最小均方算法硬件單元負(fù)責(zé)在每一時(shí)鐘周期期間完成一單一執(zhí)行操作。
13.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中每一最小均方算法硬件單元在同一時(shí)間執(zhí)行多個(gè)系數(shù)自適性處理程序。
14.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中該系數(shù)存儲(chǔ)器是一雙重寬度且單一端口存儲(chǔ)器，允許在同一時(shí)鐘周期中進(jìn)行讀寫(xiě)。
15.如權(quán)利要求1所述的執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的系統(tǒng)，其中該系數(shù)存儲(chǔ)器是一雙端口存儲(chǔ)器，允許在同一時(shí)鐘周期中進(jìn)行讀寫(xiě)。
16.一種利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，包含儲(chǔ)存數(shù)據(jù)于該平行架構(gòu)系統(tǒng)中的一數(shù)據(jù)存儲(chǔ)器；儲(chǔ)存多數(shù)個(gè)系數(shù)于該平行架構(gòu)系統(tǒng)中的一系數(shù)存儲(chǔ)器中；利用平行架構(gòu)系統(tǒng)中的二個(gè)或多個(gè)最小均方算法硬件單元依據(jù)儲(chǔ)存于該數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)以及儲(chǔ)存于該系數(shù)存儲(chǔ)器中的系數(shù)，平行執(zhí)行多重最小均方算法系數(shù)自適性運(yùn)算。
17.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，其中該最小均方算法系數(shù)自適性運(yùn)算的執(zhí)行是應(yīng)用于自適性濾波過(guò)程。
18.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，其中所述最小均方算法硬件單元與該系數(shù)存儲(chǔ)器平行連接。
19.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，還包括在一管線中執(zhí)行從該數(shù)據(jù)存儲(chǔ)器中讀取一數(shù)據(jù)樣本以及從該系數(shù)存儲(chǔ)器中讀取該系數(shù)，執(zhí)行系數(shù)自適性運(yùn)算，執(zhí)行回旋運(yùn)算以及寫(xiě)回該自適性系數(shù)至該系數(shù)存儲(chǔ)器中。
20.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，其中每一最小均方算法硬件單元負(fù)責(zé)在每一時(shí)鐘周期期間完成一單一執(zhí)行操作。
21.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，其中每一最小均方算法硬件單元在同一時(shí)間執(zhí)行多個(gè)系數(shù)自適性處理程序。
22.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，其中該系數(shù)存儲(chǔ)器是一雙重寬度且單一端口存儲(chǔ)器，系允許在同一時(shí)鐘周期中進(jìn)行讀寫(xiě)。
23.如權(quán)利要求16所述的利用一平行架構(gòu)系統(tǒng)以執(zhí)行最小均方算法系數(shù)自適性運(yùn)算的方法，其中該系數(shù)存儲(chǔ)器是一雙端口存儲(chǔ)器，允許在同一時(shí)鐘周期中進(jìn)行讀寫(xiě)。
全文摘要
本發(fā)明有關(guān)一種執(zhí)行最小均方算法(Least MeanSquare；以下簡(jiǎn)稱LMS)系數(shù)自適性的濾波器，包括一數(shù)字訊號(hào)處理器，一數(shù)據(jù)存儲(chǔ)器，一系數(shù)式存儲(chǔ)器以及二個(gè)或多個(gè)LMS硬件單元。其中，數(shù)據(jù)是儲(chǔ)存于數(shù)據(jù)存儲(chǔ)器中，而系數(shù)是儲(chǔ)存于該系數(shù)式存儲(chǔ)器中，以此方式即可平行地執(zhí)行多重LMS系數(shù)適應(yīng)性。
文檔編號(hào)H04B3/20GK1848679SQ20061005919
公開(kāi)日2006年10月18日 申請(qǐng)日期2006年3月15日 優(yōu)先權(quán)日2006年1月13日
發(fā)明者尼克·斯凱爾頓, 哈拉爾德·伯格, 達(dá)克·劉, 湯米·埃里克森, 尼克拉斯·珀森, 斯蒂格·斯頓斯 申請(qǐng)人:威盛電子股份有限公司