專利名稱：一種比特加擾的并行方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是， 一種用于高速下行分組接入信道執(zhí)行比特加擾的并行方 法和裝置。
背景技術(shù)：
在移動通信中，lt據(jù)能否快速、高效率地在應(yīng)用層面進4t傳輸，成為3G 產(chǎn)業(yè)發(fā)展的關(guān)鍵要素。HSDPA (高速下行分組接入High Speed Downlink Packet Access)就是為解決這一問題而推出的核心技術(shù)。HSDPA技術(shù)通過 AMC和H-ARQ技術(shù)在減少延遲的基礎(chǔ)上增加了數(shù)據(jù)傳輸?shù)耐掏铝亢头逯?數(shù)據(jù)率，為多用戶提供高速下行數(shù)據(jù)服務(wù)，特別適合移動多媒體、Internet 等大量下載信息的業(yè)務(wù)。研究表明HSDPA技術(shù)可使空中接口下行速率達到 10Mbps以上，對采用多入多出(MIMO)技術(shù)的HSDPA系統(tǒng)，數(shù)據(jù)速率 可以達到20Mbps,是一項很有前途也很有市場的新技術(shù)。
AMC技術(shù)的原理是根據(jù)信道情況的變化而改變調(diào)制、編碼方式、碼塊 大小的模式。當(dāng)使用AMC技術(shù)的系統(tǒng)時，處于有利位置的用戶，例如接近 基站的用戶可使用高階調(diào)制和高碼率(例如16QAM、較大的數(shù)據(jù)塊尺寸)， 而處于不利位置的用戶，例如遠(yuǎn)離基站的用戶其調(diào)制階數(shù)和碼率則要d、一 些(例如QPSK、較小的數(shù)據(jù)塊尺寸)。AMC技術(shù)主要可以提高處于有利位 置用戶的速率，從而提高小區(qū)的平均吞吐量。
HARQ是一種鏈路自適應(yīng)技術(shù)，ARQ即自動請求重發(fā)，HARQ是將前 向糾錯編碼(FEC)和自動重傳請求(ARQ)相結(jié)合的技術(shù)。前向糾錯編碼(FEC)提高了傳輸?shù)目煽啃裕?dāng)信道情況較好時，降低了吞吐量。 ARQ在誤碼率不是很高的情況下可以得到理想的呑吐量，但會引入時延， 考慮將FEC和ARQ相結(jié)合就形成了混合ARQ。在發(fā)送的每個數(shù)據(jù)包中舍 有糾錯和檢錯的校驗比特。如果接收包中的出錯比特數(shù)目在糾錯能力之內(nèi)， 則錯誤被自行糾正，當(dāng)差錯嚴(yán)重，已超出FEC的糾錯能力時，則讓發(fā)送端 重發(fā)。
如圖1所示是現(xiàn)有技術(shù)的高速下行共享信道(HS-DSCH)的編碼過程。 如圖l所示，編碼過程包括循環(huán)冗余檢測(CRC添加器001)、比特加擾器 002、碼塊分割器003、 Turbo編碼器004、 HARQ過程005、物理信道分割 006、交織器007、星座圖重組008。
參考圖1，高層將數(shù)據(jù)塊傳送給CRC添加器OOl，在CRC添加器OOl 中附加上CRC碼，并將附加CRC碼后的數(shù)據(jù)塊提供給比特加擾器002,該 比特加擾器002在每個比特的基礎(chǔ)上使用預(yù)定初始值來對附加了 CRC的數(shù) 據(jù)塊進行加擾。下面就第三代移動伙伴關(guān)系(3GPP)對比特加擾過程進行 描述。
從CRC添加器001輸出的比特定義為0,d3,...》^， 5是輸入到比 特加擾器002的比特數(shù)，比特加擾執(zhí)行完成后的輸出定義為 《p《.2，《,3，...,^^。比特加擾的過程表示如下
<formula>formula see original document page 5</formula>，
這里g = fe,，g2，...,g16
{0,0，0,0,0,0，0，0，0，0，1，0，1,1，0,1},
少4 =>^*=1，2,...》
由以上3GPP定義的比特加擾過程可以看出，比特加擾的關(guān)鍵是得到力， 而力可以用 一個線性反饋移位寄存器裝置來實現(xiàn)。
如圖2所示為現(xiàn)有技術(shù)的根據(jù)3GPP定義的比特加擾過程得到的比特加 擾電路裝置，其工作過程如下
移位寄存器裝置最初加載一組預(yù)定的初始值；
對移位寄存器裝置的預(yù)定比特進行第一次求和，并將總和輸出給移位寄 存器裝置的最高有效位；
對預(yù)定比特之和與CRC添加器001的輸出比特進行第二次求和。
但3GPP定義的比特加擾器屬于串行加擾器，每個時鐘周期只能執(zhí)行一 個比特的加擾。當(dāng)HS-DSCH傳輸?shù)臄?shù)據(jù)量較大時，其編碼速度將受到影響。 可能使數(shù)據(jù)不能快速、高效率地在應(yīng)用層面進行傳輸。
因此，現(xiàn)有技術(shù)存在缺陷，而有待于改進和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種比特加擾的并行方法和裝置，用于高速下行分 組接入信道執(zhí)行，為了提高比特加擾的執(zhí)行速度，將3GPP定義的比特加擾 過程采用并行裝置來實現(xiàn)，該裝置能同時對16比特的數(shù)據(jù)進行加擾處理。
本發(fā)明的技術(shù)方案包括
一種比特加擾的并行裝置，其中，其包括一比特擾碼序列生成器和一 加擾器；所述比特擾碼序列生成器用于同時輸出多個擾碼比特分量；所述 加擾器用于同時輸出對對應(yīng)數(shù)據(jù)塊和所述擾碼比特分量加擾后的多個比特分量。
所述的裝置，其中，所述多個為16個。
所述的裝置，其中，所述比特擾碼序列生成器輸出的擾碼比特分量設(shè) 為yw(l), yw(2)，…，yi+i(15)， yi+1(16),其中i-0,l,…,N,N為需要加擾的 16比特數(shù)據(jù)的個數(shù)；計算公式為
以初始值為yo(l)， y0(2)，…，y0(15)， y。(16);
力+lW =乃W+J#+2)+乂.伙+3) ++ 5) ; 1《fc《11
力+lW",("ll)+y,("9)+:^r—8)+為(A:—6)+為(A:)+為(A:+2)+y,-(A:十3);12SA^13 、.+1(*)=片(*一13)+片(*—10) + "(* — 9)十"^一6) + ^(*—1) + y,，) + y,^ + 2);A:-14 ( 1 )°
"+lW-乂.("14)+;^-13)+3^-12)+;^-ll)+乃(A:-10)+力(A:—6)+^(/0;15^"6
一種比特加擾的并行方法，其包括如下步驟
A、 根據(jù)3GPP協(xié)議規(guī)定得到比特擾碼序列生成器的16比特初始值 yo(l)， y0(2)，…，y0(15)， y0(16);
B、 采用公式(1)生成16比特擾碼序列yi+1(l), yi+1(2),…，yi+1(15)， yi+1(16),其中i-0，l，…，N，N為需要加擾的16比特數(shù)據(jù)的個數(shù)
>V+lW = 3#)+>^+2)+>#+3)+;#+5) ;
X+lW ",(卜ll) +為("9)+:>#—8)+3#—6)+y,W+y,.("2)+3#+3);12 W《13 、+1(Ar) = >#—13)+j^—10)+"(A:—9)+>#—6)+x(A:—1)+j^)+乃("2);h14 (1) 力+1(*) = >#-14)+>#-13)+>#—12)+^伙一ll)+乂'(先—10)+乂("6)+力(";15Sh16
C、 將比特擾碼序列生成器輸出的16比特序列yi+1(l)， yi+1(2),…， yi+i(15), yw(16)分別和加擾器的16比特輸入數(shù)據(jù)塊進行加擾搡作， 輸出加擾后的16比特分量；
D、 重復(fù)步驟B， C，直到同一個數(shù)據(jù)塊的所有比特加擾完畢。 所述的方法，其中，還包括
重復(fù)上述步驟A、 B、 C、 D，以執(zhí)行多塊數(shù)據(jù)塊的加擾過程。 本發(fā)明所提供的 一種比特加擾的并行方法及裝置，在一個時鐘周期同時 對16比特的數(shù)據(jù)執(zhí)行了比特加擾，比特加擾速度提高了 16倍，縮短了比 特加擾環(huán)節(jié)在整個HS-DSCH信道編碼中的時間。


圖1為現(xiàn)有技術(shù)的3GPP規(guī)定的高速下行共享信道(HS-DSCH)的編碼
過程；
圖2為現(xiàn)有技術(shù)的根據(jù)3GPP規(guī)定的比特加擾過程而產(chǎn)生的 串行比特加擾電路結(jié)構(gòu)；
圖3為本發(fā)明方法和裝置的結(jié)構(gòu)示意圖； 圖4為本發(fā)明方法和裝置的電路結(jié)構(gòu)；
具體實施例方式
以下結(jié)合附圖，將對本發(fā)明的方法及裝置的具體實施例進行較為詳細(xì)的 說明。
本發(fā)明的比特加擾的并行裝置，用于高速下行分組接入信道執(zhí)行，如 圖3所示，該裝置包括一比特擾碼序列生成器S001和一加擾器S002;所述 比特擾碼序列生成器S001輸出16個擾碼比特分量，給所述加擾器S002; 所述加擾器S002輸出數(shù)據(jù)塊和比特擾碼序列加擾后的16個比特分量。
具體的，本發(fā)明所述的比特加擾的并行裝置，為一個同時生成16個比 特擾碼序列的裝置，如圖4虛線的上面部分所示，和一個同時加擾16比特 數(shù)據(jù)的加擾裝置，如圖4虛線的下面部分所示。
本發(fā)明的比特加擾的并行方法，其包括如下過程根據(jù)3GPP協(xié)議規(guī)定 得到比特擾碼序列生成器SOOl的16比特初始值yo(1), y0(2),…，y0(15), y0(16);根據(jù)以下公式(l),生成16比特擾碼序列yi+1(l)， yi+1(2), ... ， yi+1(15)， yi+1(16),其中i-0，l，…，N,N為需要加擾的16比特數(shù)據(jù)的個數(shù)；
<formula>formula see original document page 8</formula>
然后，將比特擾碼序列生成器S001輸出的16比特序列yi+1(l), yi+1(2),…，yi+1(15)， yw(16)分別和加擾器S002的16比特輸入數(shù)據(jù)塊進行 加擾操作，輸出加擾后的16比特分量；
重復(fù)上述過程，直到一個數(shù)據(jù)塊的所有比特加擾完畢。 然后再重復(fù)上述各步過程，執(zhí)行多塊數(shù)據(jù)塊的加擾過程。
具體的，本發(fā)明所述并行比特加擾裝置的工作過程為 第一步，檢測到開始標(biāo)志START—FLAG時，按照3GPP的規(guī)定，裝載 比特擾碼序列的初始值y產(chǎn)l， y2=y3=...=y16=0。
第二步，生成比特擾碼序列y,， y2, ...， y16。其包括以下步驟
A、 對y,， y2， ...， y,6中一些特定比特進行求和，包括15個2輸入求 和單元，即15個2輸入異或單元。單元Ol為y!和y4的異或；單元02為 y2和y5的異或；……；單元12為力2和力5的異或；單元13為yn和y"的 異或；單元14為y3和y9的異或；單元15為^和力。的異或。
B、 生成比特擾碼序列yi， y2, ...， y16，由16個求和單元實現(xiàn)，包括 11個兩輸入求和單元和5個4輸入求和單元，即11個兩輸入異或單元和5 個4輸入異或單元。單元OOl為單元Ol和單元03的異或；單元002為單 元02和單元04的異或；……；單元010為單元10和單元12的異或；單 元Oll為單元11和單元13的異或；單元012為單元01、單元03、單元l2 和y!4的異或；單元013為單元02、單元04、單元13和力5的異或；單元 014為單元01、單元05、 yi4和y!6的異或；單元015為單元01、單元02、 單元14和丫15的異或；單元016為單元02、單元03、單元15和力6的異或；
將單元001異或的結(jié)果經(jīng)過寄存器輸出，即為求得的比特擾碼序列y,; 將單元002異或的結(jié)果經(jīng)過寄存器輸出，即為求得的比特擾碼序列y2; ……如此等等；
將單元016異或的結(jié)果經(jīng)過寄存器輸出，即為求得的比特擾碼序列y16。 第三步，用第二步產(chǎn)生的比特擾碼序列yi， y2，…，yw對輸入的16比
特數(shù)據(jù)BOOl, B002,…，B016進行加擾，輸出加擾數(shù)據(jù)DOOl, D002，…，
D016。
D001為B001和y,相異或的結(jié)果； D002為B002和y2相異或的結(jié)果； ……如此等等； D016為B016和y!6相異或的結(jié)果。
第四步，重復(fù)第二步、第三步，直到一個數(shù)據(jù)塊的所有比特加擾完畢。 第五步，再重復(fù)上述第一步到第四步，直到所有的數(shù)據(jù)塊加擾完畢。 本發(fā)明方法及裝置對于在WCDMA無線通信系統(tǒng)中的高速數(shù)據(jù)分組發(fā)
送，可以在一個時鐘周期同時對16比特的數(shù)據(jù)執(zhí)行比特加擾，這樣就縮短
了比特加擾環(huán)節(jié)在整個HS-DSCH信道編碼中的時間。
《旦應(yīng)當(dāng)理解的是，上述針對具體實施例的描述較為詳細(xì)，并不能因此而
認(rèn)為是對本發(fā)明專利保護范圍的限制，本發(fā)明的專利保護范圍應(yīng)以所附權(quán)
利要求為準(zhǔn)。
權(quán)利要求
1、一種比特加擾的并行裝置，其特征在于，其包括一比特擾碼序列生成器和一加擾器；所述比特擾碼序列生成器用于同時輸出多個擾碼比特分量；所述加擾器用于同時輸出對對應(yīng)數(shù)據(jù)塊和所述擾碼比特分量加擾后的多個比特分量。
2、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述多個為16個。
3、 根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述比特擾碼序列生成 器輸出的擾碼比特分量設(shè)為yi+1(l), yi+1(2)，…，yi+1(15)， yi+1(16)，其中 i-0，l，…,N,N為需要加擾的16比特數(shù)據(jù)的個數(shù)；計算公式為以初始值為yo(l), y。(2)'…，y0(15), y0(16);力+1(*) = >^)+>#+2)+>;,#+3)+>#+5) ;"wW","—11)+"("9)+;#—8)+乂("6)+3^)+>^+2)+力("3);12"《13 乃+lW",("13) +片("10)+>#—9)+y,"—6)+乃(A:—1)+;#) + ># + 2);^14 ( 1 )-"+l(W-^^-14)+y,^-13)+:^.^-12)+y,(A:-ll)+3;,^-10)+^(A: —6)+y,(A:);15SA^16
4、 一種比特加擾的并行方法，其包括如下步驟A、 根據(jù)3GPP協(xié)議規(guī)定得到比特擾碼序列生成器的16比特初始值 yo(l), y。(2)'…，y0(15)， y0(16);B、 采用公式(1)生成16比特擾碼序列yi+1(l), yi+1(2),…，yi+1(15), yi+1(16)，其中i-0,l,…，N，N為需要加擾的16比特數(shù)據(jù)的個數(shù)為+1(^ = 3#)+>#+2)+力("3)+3# + 5) ; l^Sll乃+#)",("11)+>#—9)+力(A:—8)+力(卜6)+乂詢+為("2)+;^ + 3);12^"3 力+#) = >#—13)+;#—10)+3#—9)+3#-6)+>#—1)+y,併+力("2);h14 bi+l(" = y'("14)+3^—13)+j#—12)+3^—ll)+y,.(A;—10)+>#—6)+>#);15^^16(1)C、 將比特擾碼序列生成器輸出的16比特序列yi+1(l), yi+1(2),…， yi+1(15)， yw(16)分別和加擾器的16比特輸入數(shù)據(jù)塊進行加擾操作: 輸出加^L后的16比特分量； D、 重復(fù)步驟B, C,直到同一個數(shù)據(jù)塊的所有比特加擾完畢。 5、根據(jù)權(quán)利要求4所述的方法，其特征在于，還包括 重復(fù)上速歩驟A、 B、 C、 D,以執(zhí)行多塊數(shù)據(jù)塊的加擾過程。
全文摘要
本發(fā)明公開了一種比特加擾的并行方法及裝置，其包括一比特擾碼序列生成器和一加擾器；所述比特擾碼序列生成器用于同時輸出多個擾碼比特分量；所述加擾器用于同時輸出對對應(yīng)數(shù)據(jù)塊和所述擾碼比特分量加擾后的多個比特分量。本發(fā)明所提供的一種比特加擾的并行方法及裝置，在一個時鐘周期同時對16比特的數(shù)據(jù)執(zhí)行了比特加擾，比特加擾速度提高了16倍，縮短了比特加擾環(huán)節(jié)在整個HS-DSCH信道編碼中的時間。
文檔編號H04L29/06GK101098299SQ20061009045
公開日2008年1月2日 申請日期2006年6月27日 優(yōu)先權(quán)日2006年6月27日
發(fā)明者文小芳, 趙延賓 申請人:中興通訊股份有限公司