專(zhuān)利名稱(chēng)：高效率實(shí)現(xiàn)sms4算法的加解密處理設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要應(yīng)用于信息技術(shù)領(lǐng)域，具體涉及一種高效率地實(shí)現(xiàn)SMS4密碼算法中加解密處理的設(shè)備。
背景技術(shù)：
實(shí)現(xiàn)SMS4加密算法的關(guān)鍵部件是密鑰擴(kuò)展部件和加解密部件。加解密部件主要由三部分構(gòu)成，即數(shù)據(jù)寄存部件、常數(shù)陣列存儲(chǔ)部件、數(shù)據(jù)轉(zhuǎn)換部件。密鑰擴(kuò)展部件與加解密部件的內(nèi)部結(jié)構(gòu)及處理原理、過(guò)程基本相同。
數(shù)據(jù)寄存部件主要采用通用觸發(fā)器，用于數(shù)據(jù)的寄存。在一個(gè)時(shí)鐘周期內(nèi)，該部件所寄存的數(shù)據(jù)不改變。通用觸發(fā)器是數(shù)據(jù)暫存器件，其在時(shí)鐘上沿或下沿把數(shù)據(jù)輸入端的數(shù)據(jù)輸至觸發(fā)器輸出端，而在其他時(shí)刻觸發(fā)器輸出端的數(shù)據(jù)不發(fā)生變化。
常數(shù)陣列存儲(chǔ)部件是存儲(chǔ)常數(shù)陣列的部件。現(xiàn)有技術(shù)中的常數(shù)陣列一般是加解密處理之前已經(jīng)準(zhǔn)備好的、寬度為32比特、深度為32的數(shù)據(jù)陣列。常數(shù)陣列存儲(chǔ)部件的數(shù)據(jù)是按照地址高低順序排列的，可命名為rk0，rk1，…rk31。
數(shù)據(jù)轉(zhuǎn)換部件是按照密碼算法要求進(jìn)行數(shù)據(jù)處理的部件。例如，按照國(guó)家的SMS4密碼算法要求進(jìn)行數(shù)據(jù)處理的部件。數(shù)據(jù)轉(zhuǎn)換部件完成的操作中只有一次密碼算法所規(guī)定的合成置換。
參見(jiàn)圖1，目前按照SMS4密碼算法要求進(jìn)行加解密數(shù)據(jù)處理的方法如下1)將外部數(shù)據(jù)輸入數(shù)據(jù)寄存部件1。外部數(shù)據(jù)輸入到數(shù)據(jù)寄存部件1后，數(shù)據(jù)寄存部件1的輸出端輸出數(shù)據(jù)。例如，128bit的外部數(shù)據(jù)，分為4個(gè)32bit的數(shù)據(jù)，可分別命名為A0、A1、A2、A3。經(jīng)數(shù)據(jù)寄存部件后輸出端的數(shù)據(jù)仍為128bit，分為4個(gè)32bit的數(shù)據(jù)，分別相應(yīng)地命名為a0、a1、a2、a3。
2)進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理。數(shù)據(jù)寄存部件1的輸出端數(shù)據(jù)輸入數(shù)據(jù)轉(zhuǎn)換部件2，常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行對(duì)應(yīng)的數(shù)據(jù)輸至數(shù)據(jù)轉(zhuǎn)換部件2，進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理。數(shù)據(jù)寄存部件1的輸出端數(shù)據(jù)a0、a1、a2、a3經(jīng)數(shù)據(jù)轉(zhuǎn)換部件2后轉(zhuǎn)換為128bit的數(shù)據(jù)C0、C1、C2、C3。
3)進(jìn)行再次數(shù)據(jù)轉(zhuǎn)換處理。將前次數(shù)據(jù)轉(zhuǎn)換處理后的數(shù)據(jù)再次存至數(shù)據(jù)寄存部件1，然后將數(shù)據(jù)寄存部件1輸出端的數(shù)據(jù)再次輸入數(shù)據(jù)轉(zhuǎn)換部件2，進(jìn)行再次數(shù)據(jù)轉(zhuǎn)換。
4)重復(fù)再次數(shù)據(jù)轉(zhuǎn)換處理，得到最終的數(shù)據(jù)處理結(jié)果。對(duì)128bit的外部數(shù)據(jù)，再次數(shù)據(jù)轉(zhuǎn)換處理須循環(huán)處理30次。即數(shù)據(jù)轉(zhuǎn)換處理共要進(jìn)行32次，才能得到最終的數(shù)據(jù)處理結(jié)果。
上述按照SMS4密碼算法要求進(jìn)行加解密數(shù)據(jù)處理的方法存在如下缺點(diǎn)1.數(shù)據(jù)轉(zhuǎn)換處理的循環(huán)次數(shù)多。例如，加密128bit數(shù)據(jù)，至少需運(yùn)行32個(gè)數(shù)據(jù)轉(zhuǎn)換處理周期才能得到最終數(shù)據(jù)處理結(jié)果。
2.加密效率低。加密效率即單位時(shí)間內(nèi)加密的數(shù)據(jù)數(shù)量。加密128bit數(shù)據(jù)需數(shù)據(jù)轉(zhuǎn)換處理32次，由于目前實(shí)際應(yīng)用中的時(shí)鐘頻率一般都較低，使得單位時(shí)間內(nèi)加密的數(shù)據(jù)數(shù)量少，效率低。如果指定加密效率，則需提高時(shí)鐘頻率，而實(shí)際應(yīng)用中的時(shí)鐘頻率往往無(wú)法提高，所以實(shí)際加密效率仍較低。
3.采用現(xiàn)有技術(shù)的方法，為了得到較高的加密效率就必須提高時(shí)鐘頻率，實(shí)現(xiàn)該方法的集成電路會(huì)導(dǎo)致(1)芯片的信號(hào)完整性不好。
(2)芯片設(shè)計(jì)困難，產(chǎn)品實(shí)施困難。
(3)芯片設(shè)計(jì)成本高。
4.采用現(xiàn)有技術(shù)方法設(shè)計(jì)的集成電路，應(yīng)用于系統(tǒng)中，時(shí)鐘頻率的提高會(huì)導(dǎo)致(1)印制電路板成本增加。
(2)印制電路板設(shè)計(jì)困難，產(chǎn)品實(shí)施困難。
(3)系統(tǒng)中的干擾很大，會(huì)影響其他設(shè)備、器件的正常、高效工作。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高效率實(shí)現(xiàn)SMS4算法的加解密處理設(shè)備，其解決了背景技術(shù)中數(shù)據(jù)轉(zhuǎn)換處理的循環(huán)次數(shù)多，加密效率低的技術(shù)問(wèn)題。
本發(fā)明的技術(shù)解決方案是一種高效率實(shí)現(xiàn)SMS4算法的加解密處理設(shè)備，包括輸入端接外部寄存數(shù)據(jù)輸入的數(shù)據(jù)寄存部件1，接于所述數(shù)據(jù)寄存部件1輸出端的數(shù)據(jù)轉(zhuǎn)換部件2，接于所述數(shù)據(jù)寄存部件1輸入端的常數(shù)陣列存儲(chǔ)部件3，接于所述數(shù)據(jù)寄存部件1觸發(fā)端的時(shí)鐘；所述數(shù)據(jù)轉(zhuǎn)換部件2的輸出端接數(shù)據(jù)寄存部件1的輸入；其特殊之處在于所述的數(shù)據(jù)寄存部件1包括A數(shù)據(jù)寄存部件101、D數(shù)據(jù)寄存部件401；所述的數(shù)據(jù)轉(zhuǎn)換部件2包括A數(shù)據(jù)轉(zhuǎn)換部件102、D數(shù)據(jù)轉(zhuǎn)換部件402；所述A數(shù)據(jù)寄存部件101的輸入端接外部寄存數(shù)據(jù)輸入；所述A數(shù)據(jù)寄存部件101的輸出端接A數(shù)據(jù)轉(zhuǎn)換部件102的輸入端，所述A數(shù)據(jù)轉(zhuǎn)換部件102的輸出端接D數(shù)據(jù)寄存部件401的輸入端，所述D數(shù)據(jù)寄存部件401的輸出端接D數(shù)據(jù)轉(zhuǎn)換部件402的輸入端，所述D數(shù)據(jù)轉(zhuǎn)換部件402的輸出端接A數(shù)據(jù)寄存部件101的輸出端；所述常數(shù)陣列存儲(chǔ)部件3的輸出端分別接A數(shù)據(jù)轉(zhuǎn)換部件102、D數(shù)據(jù)轉(zhuǎn)換部件402的輸入，所述A數(shù)據(jù)寄存部件101、D數(shù)據(jù)寄存部件401的觸發(fā)端分別與A時(shí)鐘、D時(shí)鐘相接。
上述常數(shù)陣列存儲(chǔ)部件3是存儲(chǔ)加解密處理所用常數(shù)陣列數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器件。
上述常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)的常數(shù)陣列數(shù)據(jù)是滿(mǎn)足下列條件的數(shù)據(jù)陣列1)密鑰擴(kuò)展處理所得到的結(jié)果數(shù)據(jù)；2)按照地址高低順序排列；3)按照數(shù)據(jù)轉(zhuǎn)換部件2的個(gè)數(shù)安排數(shù)據(jù)陣列對(duì)應(yīng)的寬度和深度；4)寬度與深度的乘積為1024。
上述A數(shù)據(jù)轉(zhuǎn)換部件102、D數(shù)據(jù)轉(zhuǎn)換部件402均可采用按照密碼算法要求進(jìn)行數(shù)據(jù)處理、操作中只有一次密碼算法所規(guī)定的合成置換的數(shù)據(jù)處理器件。
上述A數(shù)據(jù)寄存部件101、D數(shù)據(jù)寄存部件401均可采用在時(shí)鐘上沿或下沿時(shí)刻將輸入端數(shù)據(jù)傳至輸出端、而其他時(shí)刻輸出端數(shù)據(jù)不發(fā)生變化的數(shù)據(jù)暫存器件。
一種高效率實(shí)現(xiàn)SMS4算法的加解密處理設(shè)備，包括輸入端接外部寄存數(shù)據(jù)輸入的數(shù)據(jù)寄存部件1，接于所述數(shù)據(jù)寄存部件1輸出端的數(shù)據(jù)轉(zhuǎn)換部件2，接于所述數(shù)據(jù)寄存部件1輸入端的常數(shù)陣列存儲(chǔ)部件3，接于所述數(shù)據(jù)寄存部件1觸發(fā)端的時(shí)鐘；所述數(shù)據(jù)轉(zhuǎn)換部件2的輸出端接數(shù)據(jù)寄存部件1的輸入；其特殊之處在于所述的數(shù)據(jù)寄存部件1包括A數(shù)據(jù)寄存部件101、B數(shù)據(jù)寄存部件201、C數(shù)據(jù)寄存部件301、D數(shù)據(jù)寄存部件401；所述的數(shù)據(jù)轉(zhuǎn)換部件2包括A數(shù)據(jù)轉(zhuǎn)換部件102、B數(shù)據(jù)轉(zhuǎn)換部件202、C數(shù)據(jù)轉(zhuǎn)換部件302、D數(shù)據(jù)轉(zhuǎn)換部件402；所述A數(shù)據(jù)寄存部件101的輸入端接外部寄存數(shù)據(jù)輸入，所述A數(shù)據(jù)寄存部件101的輸出端接A數(shù)據(jù)轉(zhuǎn)換部件102的輸入端；所述A數(shù)據(jù)轉(zhuǎn)換部件102的輸出端接B數(shù)據(jù)寄存部件201的輸入端，所述B數(shù)據(jù)寄存部件201的輸出端接B數(shù)據(jù)轉(zhuǎn)換部件202的輸入端；所述B數(shù)據(jù)轉(zhuǎn)換部件202的輸出端接C數(shù)據(jù)寄存部件301的輸入端，所述C數(shù)據(jù)寄存部件301的輸出端接C數(shù)據(jù)轉(zhuǎn)換部件302的輸入端；所述C數(shù)據(jù)轉(zhuǎn)換部件302的輸出端接D數(shù)據(jù)寄存部件401的輸入端，所述D數(shù)據(jù)寄存部件401的輸出端接D數(shù)據(jù)轉(zhuǎn)換部件402的輸入端；所述D數(shù)據(jù)轉(zhuǎn)換部件402的輸出端接A數(shù)據(jù)寄存部件101的輸入端；所述常數(shù)陣列存儲(chǔ)部件3的輸出端分別接A數(shù)據(jù)轉(zhuǎn)換部件102、B數(shù)據(jù)轉(zhuǎn)換部件202、C數(shù)據(jù)轉(zhuǎn)換部件302、D數(shù)據(jù)轉(zhuǎn)換部件402的輸入；所述A數(shù)據(jù)寄存部件101、B數(shù)據(jù)寄存部件201、C數(shù)據(jù)寄存部件301、D數(shù)據(jù)寄存部件401的觸發(fā)端分別與A時(shí)鐘、B時(shí)鐘、C時(shí)鐘、D時(shí)鐘相接。
上述常數(shù)陣列存儲(chǔ)部件3是存儲(chǔ)加解密處理所用常數(shù)陣列數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器件。
上述常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)的常數(shù)陣列數(shù)據(jù)是滿(mǎn)足下列條件的數(shù)據(jù)陣列1)密鑰擴(kuò)展處理所得到的結(jié)果數(shù)據(jù)；2)按照地址高低順序排列；
3)按照數(shù)據(jù)轉(zhuǎn)換部件2的個(gè)數(shù)安排數(shù)據(jù)陣列對(duì)應(yīng)的寬度和深度；4)寬度與深度的乘積為1024。
上述A數(shù)據(jù)轉(zhuǎn)換部件102、B數(shù)據(jù)轉(zhuǎn)換部件202、C數(shù)據(jù)轉(zhuǎn)換部件302、D數(shù)據(jù)轉(zhuǎn)換部件402均可采用按照密碼算法要求進(jìn)行數(shù)據(jù)處理、操作中只有一次密碼算法所規(guī)定的合成置換的數(shù)據(jù)處理器件。
上述A數(shù)據(jù)寄存部件101、B數(shù)據(jù)寄存部件201、C數(shù)據(jù)寄存部件301、D數(shù)據(jù)寄存部件401均可采用在時(shí)鐘上沿或下沿時(shí)刻將輸入端數(shù)據(jù)傳至輸出端、而其他時(shí)刻輸出端數(shù)據(jù)不發(fā)生變化的數(shù)據(jù)暫存器件。
本發(fā)明具有以下優(yōu)點(diǎn)1.數(shù)據(jù)轉(zhuǎn)換處理的循環(huán)次數(shù)少。例如，加密128bit的數(shù)據(jù)，若采用2個(gè)數(shù)據(jù)轉(zhuǎn)換部件，只需循環(huán)運(yùn)行16個(gè)周期就能輸出最終數(shù)據(jù)處理結(jié)果。若采用4個(gè)數(shù)據(jù)轉(zhuǎn)換部件，只需循環(huán)運(yùn)行8個(gè)周期就能輸出最終數(shù)據(jù)處理結(jié)果。即單位時(shí)間內(nèi)加密的數(shù)據(jù)大大增加。
2.加密效率高。由于單位時(shí)間內(nèi)加密的數(shù)據(jù)數(shù)量大大增加，所以加密效率高。例如，若采用4個(gè)數(shù)據(jù)轉(zhuǎn)換部件，循環(huán)運(yùn)行8個(gè)周期就能加密128bit數(shù)據(jù)，在時(shí)鐘頻率相同的情況下，可以使加密效率提高4倍。
3.采用本發(fā)明設(shè)計(jì)集成電路，在滿(mǎn)足所要求加密效率的情況下，由于時(shí)鐘頻率僅為原來(lái)的1/2或1/4，故時(shí)鐘頻率只需原來(lái)的1/2或1/4。例如，加密128bit的數(shù)據(jù)，若采用4個(gè)數(shù)據(jù)轉(zhuǎn)換部件，時(shí)鐘頻率只需原來(lái)的1/4。所以，在相同處理效率的情況下，實(shí)現(xiàn)該方法的芯片具有下述特點(diǎn)(1)可使芯片信號(hào)的完整性大大優(yōu)化；(2)簡(jiǎn)化了芯片設(shè)計(jì)，使芯片易于實(shí)現(xiàn)；(3)芯片的設(shè)計(jì)成本降低。
4.采用本發(fā)明設(shè)計(jì)集成電路，在滿(mǎn)足所要求加密效率的情況下，由于時(shí)鐘頻率僅為原來(lái)的1/2或1/4，時(shí)鐘頻率只需原來(lái)的1/2或1/4。在相同處理效率的情況下還具有下述特點(diǎn)(1)印制電路板(PCB)成本降低；(2)簡(jiǎn)化了印制電路板(PCB)設(shè)計(jì)，使印制電路板易于實(shí)現(xiàn)；(3)系統(tǒng)中的干擾降低，對(duì)其他設(shè)備、器件正常、高效工作的影響大幅度降低。


圖1為背景技術(shù)的原理框圖；圖2為本發(fā)明實(shí)施例一的原理框圖；圖3為本發(fā)明實(shí)施例一的時(shí)鐘圖；
圖4為本發(fā)明實(shí)施例二的原理框圖；圖5為本發(fā)明實(shí)施例二的時(shí)鐘圖。
附圖標(biāo)號(hào)說(shuō)明1-數(shù)據(jù)寄存部件，2-數(shù)據(jù)轉(zhuǎn)換部件，3-常數(shù)陣列存儲(chǔ)部件，101-A數(shù)據(jù)寄存部件，102-A數(shù)據(jù)轉(zhuǎn)換部件，201-B數(shù)據(jù)寄存部件，202-B數(shù)據(jù)轉(zhuǎn)換部件，301-C數(shù)據(jù)寄存部件，302-C數(shù)據(jù)轉(zhuǎn)換部件，401-D數(shù)據(jù)寄存部件，402-D數(shù)據(jù)轉(zhuǎn)換部件。
具體實(shí)施例方式
本發(fā)明主要由數(shù)據(jù)寄存部件1、常數(shù)陣列存儲(chǔ)部件3及數(shù)據(jù)轉(zhuǎn)換部件2構(gòu)成，見(jiàn)圖1。
數(shù)據(jù)寄存部件1，用于寄存外部數(shù)據(jù)及上一次數(shù)據(jù)轉(zhuǎn)換處理的結(jié)果，可采用通用觸發(fā)器，如D觸發(fā)器、JK觸發(fā)器等，該類(lèi)通用觸發(fā)器是在時(shí)鐘上沿或下沿把數(shù)據(jù)輸入端的數(shù)據(jù)傳至觸發(fā)器的輸出端，在其他時(shí)刻觸發(fā)器輸出端的數(shù)據(jù)不發(fā)生變化的數(shù)據(jù)暫存器件。即在同一個(gè)數(shù)據(jù)轉(zhuǎn)換處理周期內(nèi)，數(shù)據(jù)寄存部件1所寄存的數(shù)據(jù)是不改變的。
數(shù)據(jù)轉(zhuǎn)換部件2，是按照密碼算法要求進(jìn)行數(shù)據(jù)處理的部件。例如，按照國(guó)家的SMS4密碼算法要求進(jìn)行數(shù)據(jù)處理，數(shù)據(jù)轉(zhuǎn)換部件2完成的操作中只有一次密碼算法所規(guī)定的合成置換。
常數(shù)陣列存儲(chǔ)部件3，用于存儲(chǔ)常數(shù)陣列數(shù)據(jù)。本發(fā)明采用的常數(shù)陣列是密鑰擴(kuò)展處理所得到的結(jié)果數(shù)據(jù)，按照地址高低順序排列，按照數(shù)據(jù)轉(zhuǎn)換部件2中數(shù)據(jù)轉(zhuǎn)換部件的個(gè)數(shù)安排常數(shù)陣列對(duì)應(yīng)的寬度和深度，并且寬度與深度的乘積為1024。例如，采用4個(gè)數(shù)據(jù)轉(zhuǎn)換部件，那么常數(shù)陣列的寬度是128bit，深度是8。
參見(jiàn)圖2、3，本發(fā)明實(shí)施例一中采用了二個(gè)數(shù)據(jù)轉(zhuǎn)換部件，即A數(shù)據(jù)轉(zhuǎn)換部件102和D數(shù)據(jù)轉(zhuǎn)換部件402。
常數(shù)陣列存儲(chǔ)部件3，將密鑰擴(kuò)展處理所得到的常數(shù)陣列數(shù)據(jù)按照地址高低順序排列，存入常數(shù)陣列存儲(chǔ)部件3。根據(jù)A數(shù)據(jù)轉(zhuǎn)換部件102和D數(shù)據(jù)轉(zhuǎn)換部件402安排對(duì)應(yīng)寬度和深度，使寬度與深度的乘積為1024，則常數(shù)陣列的寬度為64bit，深度為16。常數(shù)陣列中相同深度的數(shù)據(jù)構(gòu)成一行。64bit的常數(shù)陣列數(shù)據(jù)與深度16對(duì)應(yīng)劃分為16行，每行分別命名為rk0，rk1，…rk15。每行64bit的常數(shù)陣列數(shù)據(jù)分為2個(gè)64bit的數(shù)據(jù)。rk0分為rk0a、rk0b；rk1分為rk1a、rk1b……外部數(shù)據(jù)輸至A數(shù)據(jù)寄存部件101的輸入端。外部數(shù)據(jù)是128bit的數(shù)據(jù)，分為2個(gè)64bit的數(shù)據(jù)，分別命名為A0、A1、。在A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把A數(shù)據(jù)寄存部件101輸入端的數(shù)據(jù)傳送至A數(shù)據(jù)寄存部件101的輸出端，A數(shù)據(jù)寄存部件101輸出128bit，分為2個(gè)64bit數(shù)據(jù)的數(shù)據(jù)，分別命名為a0、a1。
進(jìn)行首次數(shù)據(jù)轉(zhuǎn)換處理。在A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，將常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行所對(duì)應(yīng)的數(shù)據(jù)rk0a、rk0b分別輸送到A數(shù)據(jù)轉(zhuǎn)換部件102和D數(shù)據(jù)轉(zhuǎn)換部件402。在A時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，A數(shù)據(jù)寄存部件101輸出端的數(shù)據(jù)輸入A數(shù)據(jù)轉(zhuǎn)換部件102進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理，轉(zhuǎn)換處理后的數(shù)據(jù)仍然是128bit，分別命名為B0、B1。在緊接著的D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)之前，A數(shù)據(jù)轉(zhuǎn)換部件102把轉(zhuǎn)換處理結(jié)果輸送到D數(shù)據(jù)寄存部件401的輸入端。在D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把D數(shù)據(jù)寄存部件401輸入端的數(shù)據(jù)傳送至該D數(shù)據(jù)寄存部件401的輸出端，分別命名為b0、b1。在D時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，D數(shù)據(jù)寄存部件401輸出端的數(shù)據(jù)輸入D數(shù)據(jù)轉(zhuǎn)換部件402進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理，轉(zhuǎn)換處理后的數(shù)據(jù)仍然是128bit，分別命名為C0、C1。在緊接著的A時(shí)鐘的下一個(gè)觸發(fā)時(shí)鐘上沿/下沿到來(lái)之前，把處理結(jié)果輸送到A數(shù)據(jù)寄存部件101的輸入端。
進(jìn)行再次數(shù)據(jù)轉(zhuǎn)換處理。在下一個(gè)A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，將常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的下一行所對(duì)應(yīng)的數(shù)據(jù)rk1a、rk1b分別輸至所有的數(shù)據(jù)轉(zhuǎn)換部件。在A時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，A數(shù)據(jù)寄存部件101輸出端的數(shù)據(jù)命名為c0、c1輸入A數(shù)據(jù)轉(zhuǎn)換部件102進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理；在緊接著的D時(shí)鐘的觸發(fā)時(shí)鐘上沿/下沿到來(lái)之前，A數(shù)據(jù)轉(zhuǎn)換部件102把轉(zhuǎn)換處理結(jié)果D0、D1輸送到D數(shù)據(jù)寄存部件401的輸入端。在D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把D數(shù)據(jù)寄存部件401輸入端的數(shù)據(jù)傳送至該D數(shù)據(jù)寄存部件401的輸出端。在D時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，D數(shù)據(jù)寄存部件401輸出端的數(shù)據(jù)d0、d1輸入D數(shù)據(jù)轉(zhuǎn)換部件402進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理。在A時(shí)鐘的再下一個(gè)觸發(fā)時(shí)鐘上沿/下沿到來(lái)之前，把處理結(jié)果E0、E1輸送到A數(shù)據(jù)寄存部件101的輸入端。
重復(fù)再次數(shù)據(jù)轉(zhuǎn)換處理過(guò)程，直至完成所有規(guī)定的數(shù)據(jù)轉(zhuǎn)換處理過(guò)程，得到循環(huán)加解密數(shù)據(jù)處理結(jié)果。對(duì)于二個(gè)數(shù)據(jù)轉(zhuǎn)換部件，重復(fù)再次數(shù)據(jù)轉(zhuǎn)換處理過(guò)程進(jìn)行15次。
本發(fā)明在加密過(guò)程中，常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行是指常數(shù)陣列存儲(chǔ)部件3的首地址，該地址對(duì)應(yīng)的數(shù)據(jù)是rk0；在整個(gè)數(shù)據(jù)轉(zhuǎn)換處理中，依次取常數(shù)陣列存儲(chǔ)部件3的數(shù)據(jù)為rk0，rk1，…rk15。
本發(fā)明在解密過(guò)程中，常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行是指常數(shù)陣列存儲(chǔ)部件3的末地址，該地址對(duì)應(yīng)的數(shù)據(jù)是rk15；在整個(gè)數(shù)據(jù)轉(zhuǎn)換處理中，依次取常數(shù)陣列存儲(chǔ)部件3的數(shù)據(jù)為rk15，rk14，…rk0。
參見(jiàn)圖4、5，本發(fā)明實(shí)施例二中采用了四個(gè)數(shù)據(jù)轉(zhuǎn)換部件，即A數(shù)據(jù)轉(zhuǎn)換部件102、B數(shù)據(jù)轉(zhuǎn)換部件202、C數(shù)據(jù)轉(zhuǎn)換部件302、D數(shù)據(jù)轉(zhuǎn)換部件402。
常數(shù)陣列存儲(chǔ)部件3，將密鑰擴(kuò)展處理所得到的常數(shù)陣列數(shù)據(jù)按照地址高低順序排列，存入常數(shù)陣列存儲(chǔ)部件3。根據(jù)A數(shù)據(jù)轉(zhuǎn)換部件102、B數(shù)據(jù)轉(zhuǎn)換部件202、C數(shù)據(jù)轉(zhuǎn)換部件302及D數(shù)據(jù)轉(zhuǎn)換部件402安排對(duì)應(yīng)寬度和深度，使寬度與深度的乘積為1024，則常數(shù)陣列的寬度為128bit，深度為8。常數(shù)陣列中相同深度的數(shù)據(jù)構(gòu)成一行。128bit的常數(shù)陣列數(shù)據(jù)與深度8對(duì)應(yīng)劃分為8行，每行分別命名為rk0，rk1，…rk7。每行128bit的常數(shù)陣列數(shù)據(jù)分為4個(gè)32bit的數(shù)據(jù)。rk0分為rk0a、rk0b、rk0c、rk0d；rk1分為rk1a、rk1b、rk1c、rk1d……外部數(shù)據(jù)采用明文輸入A數(shù)據(jù)寄存部件101。128bit外部數(shù)據(jù)分為4個(gè)32bit的數(shù)據(jù)，分別命名為A0、A1、A2、A3。在A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把A數(shù)據(jù)寄存部件101輸入端的數(shù)據(jù)傳送至該A數(shù)據(jù)寄存部件101的輸出端。A數(shù)據(jù)寄存部件101輸出128bit，分為4個(gè)32bit數(shù)據(jù)的數(shù)據(jù)，分別命名為a0、a1、a2、a3。
進(jìn)行首次數(shù)據(jù)轉(zhuǎn)換處理。在A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，將常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行所對(duì)應(yīng)的數(shù)據(jù)rk0a、rk0b、rk0c、rk0d分別輸送到所有的數(shù)據(jù)轉(zhuǎn)換部件，即A數(shù)據(jù)轉(zhuǎn)換部件102、B數(shù)據(jù)轉(zhuǎn)換部件202、C數(shù)據(jù)轉(zhuǎn)換部件302、D數(shù)據(jù)轉(zhuǎn)換部件402。在A時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，A數(shù)據(jù)寄存部件101輸出端的數(shù)據(jù)a0、a1、a2、a3及常數(shù)陣列存儲(chǔ)部件3輸出的數(shù)據(jù)rk0a輸送至A數(shù)據(jù)轉(zhuǎn)換部件102進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理。轉(zhuǎn)換處理后的數(shù)據(jù)仍然是128bit，分別命名為B0、B1、B2、B3。在緊接著的B時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)之前，A數(shù)據(jù)轉(zhuǎn)換部件102把轉(zhuǎn)換處理結(jié)果輸送到B數(shù)據(jù)寄存部件201的輸入端。在B時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把B數(shù)據(jù)寄存部件201輸入端的數(shù)據(jù)傳送至該B數(shù)據(jù)寄存部件201的輸出端，分別命名為b0、b1、b2、b3。在B時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，B數(shù)據(jù)寄存部件201輸出端的數(shù)據(jù)b0、b1、b2、b3及常數(shù)陣列存儲(chǔ)部件3輸出的數(shù)據(jù)rk0b輸入B數(shù)據(jù)轉(zhuǎn)換部件202進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理；轉(zhuǎn)換處理后的數(shù)據(jù)仍然是128bit，分別命名為C0、C1、C2、C3。在緊接著的C時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)之前，B數(shù)據(jù)轉(zhuǎn)換部件202把轉(zhuǎn)換處理結(jié)果輸送到C數(shù)據(jù)寄存部件301的輸入端。在C時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把C數(shù)據(jù)寄存部件301輸入端的數(shù)據(jù)傳送至該C數(shù)據(jù)寄存部件301的輸出端；分別命名為c0、c1、c2、c3。在C時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，C數(shù)據(jù)寄存部件301輸出端的數(shù)據(jù)c0、c1、c2、c3及常數(shù)陣列存儲(chǔ)部件3輸出的數(shù)據(jù)rk0c輸入C數(shù)據(jù)轉(zhuǎn)換部件302進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理；轉(zhuǎn)換處理后的數(shù)據(jù)仍然是128bit，分別命名為D0、D1、D2、D3。在緊接著的D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)之前，C數(shù)據(jù)轉(zhuǎn)換部件302把轉(zhuǎn)換處理結(jié)果輸送到D數(shù)據(jù)寄存部件401的輸入端。在D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把D數(shù)據(jù)寄存部件401輸入端的數(shù)據(jù)傳送至該D數(shù)據(jù)寄存部件401的輸出端，分別命名為d0、d1、d2、d3。在D時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，D數(shù)據(jù)寄存部件401輸出端的數(shù)據(jù)d0、d1、d2、d3及常數(shù)陣列存儲(chǔ)部件3輸出的數(shù)據(jù)rk0d輸入D數(shù)據(jù)轉(zhuǎn)換部件402進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理；轉(zhuǎn)換處理后的數(shù)據(jù)仍然是128bit，分別命名為E0、E1、E2、E3。在緊接著的A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)之前，D數(shù)據(jù)轉(zhuǎn)換部件402把轉(zhuǎn)換處理結(jié)果輸送到A數(shù)據(jù)寄存部件101的輸入端。E0、E1、E2、E3即是首次數(shù)據(jù)轉(zhuǎn)換處理的結(jié)果數(shù)據(jù)。
進(jìn)行再次數(shù)據(jù)轉(zhuǎn)換處理。在下一個(gè)A時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，將常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的下一行所對(duì)應(yīng)的數(shù)據(jù)rk1a、rk1b、rk1c、rk1d分別輸至所有的數(shù)據(jù)轉(zhuǎn)換部件。在A時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，A數(shù)據(jù)寄存部件101輸出端的數(shù)據(jù)e0、e1、e2、e3及常數(shù)陣列存儲(chǔ)部件3輸出的數(shù)據(jù)rk1a輸入A數(shù)據(jù)轉(zhuǎn)換部件102進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理；在緊接著的D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)之前，A數(shù)據(jù)轉(zhuǎn)換部件102把轉(zhuǎn)換處理結(jié)果輸送到D數(shù)據(jù)寄存部件401的輸入端。在D時(shí)鐘的觸發(fā)時(shí)鐘上沿到來(lái)時(shí)，把D數(shù)據(jù)寄存部件401輸入端的數(shù)據(jù)傳送至該D數(shù)據(jù)寄存部件401的輸出端。在D時(shí)鐘的同一個(gè)觸發(fā)時(shí)鐘周期內(nèi)，D數(shù)據(jù)寄存部件401輸出端的數(shù)據(jù)輸入D數(shù)據(jù)轉(zhuǎn)換部件402進(jìn)行數(shù)據(jù)轉(zhuǎn)換處理；在A時(shí)鐘的再下一個(gè)觸發(fā)時(shí)鐘上沿到來(lái)之前，把處理結(jié)果輸送到A數(shù)據(jù)寄存部件101的輸入端。
重復(fù)再次數(shù)據(jù)轉(zhuǎn)換處理過(guò)程，直至完成所有規(guī)定的數(shù)據(jù)轉(zhuǎn)換處理過(guò)程，得到循環(huán)加解密數(shù)據(jù)處理結(jié)果。對(duì)于4個(gè)數(shù)據(jù)轉(zhuǎn)換部件，重復(fù)再次數(shù)據(jù)轉(zhuǎn)換處理過(guò)程進(jìn)行7次。
本發(fā)明在加密過(guò)程中，常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行是指常數(shù)陣列存儲(chǔ)部件3的首地址，該地址對(duì)應(yīng)的數(shù)據(jù)是rk0；在整個(gè)數(shù)據(jù)轉(zhuǎn)換處理中，依次取常數(shù)陣列存儲(chǔ)部件3的數(shù)據(jù)為rk0，rk1，…rk7。
本發(fā)明在解密過(guò)程中，常數(shù)陣列存儲(chǔ)部件3所存儲(chǔ)常數(shù)陣列的第一行是指常數(shù)陣列存儲(chǔ)部件3的末地址，該地址對(duì)應(yīng)的數(shù)據(jù)是rk7；在整個(gè)數(shù)據(jù)轉(zhuǎn)換處理中，依次取常數(shù)陣列存儲(chǔ)部件3的數(shù)據(jù)為rk7，rk6，…rk0。
本發(fā)明的時(shí)鐘頻率相同，具有固定的相位差。相位差以相等為佳，以360度被時(shí)鐘個(gè)數(shù)等分最易于實(shí)現(xiàn)。觸發(fā)時(shí)鐘或者均用上沿控制，或者均用下沿控制。
權(quán)利要求
1.一種高效率實(shí)現(xiàn)SMS4算法的加解密處理設(shè)備，包括輸入端接外部寄存數(shù)據(jù)輸入的數(shù)據(jù)寄存部件(1)，接于所述數(shù)據(jù)寄存部件(1)輸出端的數(shù)據(jù)轉(zhuǎn)換部件(2)，接于所述數(shù)據(jù)寄存部件(1)輸入端的常數(shù)陣列存儲(chǔ)部件(3)，接于所述數(shù)據(jù)寄存部件(1)觸發(fā)端的時(shí)鐘；所述數(shù)據(jù)轉(zhuǎn)換部件(2)的輸出端接數(shù)據(jù)寄存部件(1)的輸入；其特征在于所述的數(shù)據(jù)寄存部件(1)包括A數(shù)據(jù)寄存部件(101)、D數(shù)據(jù)寄存部件(401)；所述的數(shù)據(jù)轉(zhuǎn)換部件(2)包括A數(shù)據(jù)轉(zhuǎn)換部件(102)、D數(shù)據(jù)轉(zhuǎn)換部件(402)；所述A數(shù)據(jù)寄存部件(101)的輸入端接外部寄存數(shù)據(jù)輸入；所述A數(shù)據(jù)寄存部件(101)的輸出端接A數(shù)據(jù)轉(zhuǎn)換部件(102)的輸入端，所述A數(shù)據(jù)轉(zhuǎn)換部件(102)的輸出端接D數(shù)據(jù)寄存部件(401)的輸入端，所述D數(shù)據(jù)寄存部件(401)的輸出端接D數(shù)據(jù)轉(zhuǎn)換部件(402)的輸入端，所述D數(shù)據(jù)轉(zhuǎn)換部件(402)的輸出端接A數(shù)據(jù)寄存部件(101)的輸出端；所述常數(shù)陣列存儲(chǔ)部件(3)的輸出端分別接A數(shù)據(jù)轉(zhuǎn)換部件(102)、D數(shù)據(jù)轉(zhuǎn)換部件(402)的輸入，所述A數(shù)據(jù)寄存部件(101)、D數(shù)據(jù)寄存部件(401)的觸發(fā)端分別與A時(shí)鐘、D時(shí)鐘相接。
2.根據(jù)權(quán)利要求1所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的常數(shù)陣列存儲(chǔ)部件(3)是存儲(chǔ)加解密處理所用常數(shù)陣列數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器件。
3.根據(jù)權(quán)利要求1或2所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述常數(shù)陣列存儲(chǔ)部件(3)所存儲(chǔ)的常數(shù)陣列數(shù)據(jù)是滿(mǎn)足下列條件的數(shù)據(jù)陣列1)密鑰擴(kuò)展處理所得到的結(jié)果數(shù)據(jù)；2)按照地址高低順序排列；3)按照數(shù)據(jù)轉(zhuǎn)換部件(2)的個(gè)數(shù)安排數(shù)據(jù)陣列對(duì)應(yīng)的寬度和深度；4)寬度與深度的乘積為1024。
4.根據(jù)權(quán)利要求3所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的A數(shù)據(jù)轉(zhuǎn)換部件(102)、D數(shù)據(jù)轉(zhuǎn)換部件(402)均是按照密碼算法要求進(jìn)行數(shù)據(jù)處理、操作中只有一次密碼算法所規(guī)定的合成置換的數(shù)據(jù)處理器件。
5.根據(jù)權(quán)利要求4所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的A數(shù)據(jù)寄存部件(101)、D數(shù)據(jù)寄存部件(401)均是在時(shí)鐘上沿或下沿時(shí)刻將輸入端數(shù)據(jù)傳至輸出端、而其他時(shí)刻輸出端數(shù)據(jù)不發(fā)生變化的數(shù)據(jù)暫存器件。
6.一種高效率實(shí)現(xiàn)SMS4算法的加解密處理設(shè)備，包括輸入端接外部寄存數(shù)據(jù)輸入的數(shù)據(jù)寄存部件(1)，接于所述數(shù)據(jù)寄存部件(1)輸出端的數(shù)據(jù)轉(zhuǎn)換部件(2)，接于所述數(shù)據(jù)寄存部件(1)輸入端的常數(shù)陣列存儲(chǔ)部件(3)，接于所述數(shù)據(jù)寄存部件(1)觸發(fā)端的時(shí)鐘；所述數(shù)據(jù)轉(zhuǎn)換部件(2)的輸出端接數(shù)據(jù)寄存部件(1)的輸入；其特征在于所述的數(shù)據(jù)寄存部件(1)包括A數(shù)據(jù)寄存部件(101)、B數(shù)據(jù)寄存部件(201)、C數(shù)據(jù)寄存部件(301)、D數(shù)據(jù)寄存部件(401)；所述的數(shù)據(jù)轉(zhuǎn)換部件(2)包括A數(shù)據(jù)轉(zhuǎn)換部件(102)、B數(shù)據(jù)轉(zhuǎn)換部件(202)、C數(shù)據(jù)轉(zhuǎn)換部件(302)、D數(shù)據(jù)轉(zhuǎn)換部件(402)；所述A數(shù)據(jù)寄存部件(101)的輸入端接外部寄存數(shù)據(jù)輸入，所述A數(shù)據(jù)寄存部件(101)的輸出端接A數(shù)據(jù)轉(zhuǎn)換部件(102)的輸入端；所述A數(shù)據(jù)轉(zhuǎn)換部件(102)的輸出端接B數(shù)據(jù)寄存部件(201)的輸入端，所述B數(shù)據(jù)寄存部件(201)的輸出端接B數(shù)據(jù)轉(zhuǎn)換部件(202)的輸入端；所述B數(shù)據(jù)轉(zhuǎn)換部件(202)的輸出端接C數(shù)據(jù)寄存部件(301)的輸入端，所述C數(shù)據(jù)寄存部件(301)的輸出端接C數(shù)據(jù)轉(zhuǎn)換部件(302)的輸入端；所述C數(shù)據(jù)轉(zhuǎn)換部件(302)的輸出端接D數(shù)據(jù)寄存部件(401)的輸入端，所述D數(shù)據(jù)寄存部件(401)的輸出端接D數(shù)據(jù)轉(zhuǎn)換部件(402)的輸入端；所述D數(shù)據(jù)轉(zhuǎn)換部件(402)的輸出端接A數(shù)據(jù)寄存部件(101)的輸入端；所述常數(shù)陣列存儲(chǔ)部件(3)的輸出端分別接A數(shù)據(jù)轉(zhuǎn)換部件(102)、B數(shù)據(jù)轉(zhuǎn)換部件(202)、C數(shù)據(jù)轉(zhuǎn)換部件(302)、D數(shù)據(jù)轉(zhuǎn)換部件(402)的輸入；所述A數(shù)據(jù)寄存部件(101)、B數(shù)據(jù)寄存部件(201)、C數(shù)據(jù)寄存部件(301)、D數(shù)據(jù)寄存部件(401)的觸發(fā)端分別與A時(shí)鐘、B時(shí)鐘、C時(shí)鐘、D時(shí)鐘相接。
7.根據(jù)權(quán)利要求6所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的常數(shù)陣列存儲(chǔ)部件(3)是存儲(chǔ)加解密處理所用常數(shù)陣列數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器件。
8.根據(jù)權(quán)利要求6或7所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的常數(shù)陣列存儲(chǔ)部件(3)所存儲(chǔ)的常數(shù)陣列數(shù)據(jù)是滿(mǎn)足下列條件的數(shù)據(jù)陣列1)密鑰擴(kuò)展處理所得到的結(jié)果數(shù)據(jù)；2)按照地址高低順序排列；3)按照數(shù)據(jù)轉(zhuǎn)換部件(2)的個(gè)數(shù)安排數(shù)據(jù)陣列對(duì)應(yīng)的寬度和深度；4)寬度與深度的乘積為1024。
9.根據(jù)權(quán)利要求8所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的A數(shù)據(jù)轉(zhuǎn)換部件(102)、B數(shù)據(jù)轉(zhuǎn)換部件(202)、C數(shù)據(jù)轉(zhuǎn)換部件(302)、D數(shù)據(jù)轉(zhuǎn)換部件(402)均是按照密碼算法要求進(jìn)行數(shù)據(jù)處理、操作中只有一次密碼算法所規(guī)定的合成置換的數(shù)據(jù)處理器件。
10.根據(jù)權(quán)利要求9所述的高效率實(shí)現(xiàn)SMS4算法的加解密處理方法，其特征在于所述的A數(shù)據(jù)寄存部件(101)、B數(shù)據(jù)寄存部件(201)、C數(shù)據(jù)寄存部件(301)、D數(shù)據(jù)寄存部件(401)均是在時(shí)鐘上沿或下沿時(shí)刻將輸入端數(shù)據(jù)傳至輸出端、而其他時(shí)刻輸出端數(shù)據(jù)不發(fā)生變化的數(shù)據(jù)暫存器件。
全文摘要
一種高效率實(shí)現(xiàn)SMS4算法的加解密處理設(shè)備，其數(shù)據(jù)寄存部件的輸出接數(shù)據(jù)轉(zhuǎn)換部件，常數(shù)陣列存儲(chǔ)部件接數(shù)據(jù)寄存部件輸入端，觸發(fā)時(shí)鐘接數(shù)據(jù)寄存部件的觸發(fā)端。數(shù)據(jù)寄存部件和數(shù)據(jù)轉(zhuǎn)換部件可采用相應(yīng)的二個(gè)或四個(gè)構(gòu)成。外部寄存數(shù)據(jù)接入首數(shù)據(jù)寄存部件，其輸出接入首數(shù)據(jù)轉(zhuǎn)換部件；首數(shù)據(jù)轉(zhuǎn)換部件輸出接入下一數(shù)據(jù)寄存部件，其輸出接下一數(shù)據(jù)轉(zhuǎn)換部件……如此依次連接各數(shù)據(jù)寄存部件和數(shù)據(jù)轉(zhuǎn)換部件。四個(gè)數(shù)據(jù)轉(zhuǎn)換部件重復(fù)7次轉(zhuǎn)換處理，二個(gè)數(shù)據(jù)轉(zhuǎn)換部件重復(fù)15次轉(zhuǎn)換處理，由此得加解密數(shù)據(jù)處理結(jié)果。本發(fā)明解決了背景技術(shù)中數(shù)據(jù)轉(zhuǎn)換處理的循環(huán)次數(shù)多、加密效率低的技術(shù)問(wèn)題，其可優(yōu)化芯片信號(hào)的完整性，使設(shè)備成本低，抗干擾性強(qiáng)。
文檔編號(hào)H04L9/06GK1905437SQ200610104430
公開(kāi)日2007年1月31日 申請(qǐng)日期2006年7月31日 優(yōu)先權(quán)日2006年7月31日
發(fā)明者鹿甲寅, 曹軍, 黃振海, 顏湘 申請(qǐng)人:西安西電捷通無(wú)線網(wǎng)絡(luò)通信有限公司