專利名稱：自串聯(lián)端接串行鏈路發(fā)射器及其制造方法
技術領域：
本發(fā)明一般地涉及電子電路，而且特別地涉及發(fā)射器電路。本發(fā)明更特別地涉及串行鏈路發(fā)射器電路及其設計。
背景技術：
在當今的計算環(huán)境中已經變得期待用以執(zhí)行和實現(xiàn)數(shù)字數(shù)據(jù)高速傳輸?shù)哪芰ΑＴ诙鄶?shù)情況下，通過在設計用來處理計算機通信的通信鏈路上以高速串行格式(即一個單比特在另一單比特之后)發(fā)送數(shù)據(jù)來實現(xiàn)數(shù)字數(shù)據(jù)通過較長距離的傳輸。以這一方式，即使計算機系統(tǒng)在地理上相距遙遠，數(shù)據(jù)仍然可以從一個計算機系統(tǒng)傳送到另一計算機系統(tǒng)。
為了進行高速串行傳輸，在通過串行通信鏈路傳輸數(shù)據(jù)之前，必須將來自計算機內部的數(shù)字數(shù)據(jù)信號從并行格式轉換成串行格式。一般是通過用已知為串行鏈路發(fā)射器或者“串行轉換器”的電子電路對計算機的內部數(shù)據(jù)信號進行處理來實現(xiàn)這一轉換。串行轉換器的功能是接收作為輸入的并行數(shù)據(jù)流以及通過操縱并行數(shù)據(jù)流輸出能通過適當?shù)耐ㄐ沛溌愤M行高速傳輸?shù)臄?shù)據(jù)的串行形式。一旦串行化的數(shù)據(jù)已經到達預期目的地，已知為“解串行轉換器”的一種計算機設備被用來將輸入的數(shù)據(jù)從串行格式轉換成并行格式以便在目的地計算機系統(tǒng)之內使用。
常規(guī)的高速串行鏈路發(fā)射器通常使用電流模式電路技術來實施，因此在源端要求并行端接。然而，當利用并行源端端接時，只有一半的發(fā)射器輸出電流傳遞到接收器，因為發(fā)射器僅通過發(fā)射器輸出端的兩個并行側中的一側將電流導引到接收器。因此，為了產生預期輸出幅度(例如電壓)，具有并行端接的電流模式發(fā)射器要求相對較大的功率耗散以針對電流約50％的損失進行調整。
消除在提供預期輸出幅度時這一大功率耗散要求的一項進展是引入自串聯(lián)端接發(fā)射器。利用自串聯(lián)端接發(fā)射器，基本上所有發(fā)射器的輸出電流都會流向接收器。因此，對于在接收器處的給定信號幅度，自串聯(lián)端接發(fā)射器比具有并行端接的電流模式發(fā)射器耗散明顯更少的功率，因為所有自串聯(lián)端接發(fā)射器輸出電流都流向接收器。
已經在現(xiàn)有技術中描述了若干類型的自串聯(lián)端接發(fā)射器。盡管自串聯(lián)端接發(fā)射器提供了更高效的功率使用率，但是對于常規(guī)設計已經注意到有若干其他限制，特別地包括與輸出幅度控制、預加強控制和轉換(slew)速率控制有關的限制。因此，隨著數(shù)據(jù)傳輸速度繼續(xù)增加，當前存在著對甚至更佳發(fā)射器的需求。

發(fā)明內容
公開了一種分段自串聯(lián)端接(SSST)發(fā)射器，該發(fā)射器在提供電壓調節(jié)、幅度準確度和高電壓保護的同時提供對幅度、預加強和轉換速率的更大控制。為該發(fā)射器設計有并行的多個段，這些段具有與所需輸出阻抗等效的組合并行阻抗。在一個實施例中，在電源輸入處提供電壓調節(jié)器以通過調節(jié)電源電壓來實現(xiàn)基本上準確的輸出電壓。正常輸入信號和反相輸入信號均通過一系列緩沖器饋送，每個緩沖器連接到這些段之一的輸入節(jié)點。為每個緩沖器提供選擇輸入信號以選擇正常輸入信號或者反相輸入信號。當所有段接收同一輸入(正?；蚍聪?時，在輸出接收器處提供完全輸出信號(正?；蚍聪?。當一個或多個段接收反相輸入而其他段接收正常輸入時，基于反相選擇信號與選擇信號完全取反總數(shù)之比率，將輸出信號減少到完全信號的一部分。
也提供了對SSST發(fā)射器設計的進一步增強以經由SSST發(fā)射器實現(xiàn)轉換速率控制和預加強控制。在前一發(fā)射器中，電阻器設置于緩沖器輸入之間而且一個緩沖器被關斷，強制單個緩沖器驅動兩個或更多段并且由此控制轉換速率。在后一發(fā)射器中，延遲的反相信號被提供到至少一個段以強調所生成的高信號和低信號，以便改善對輸出信號的加強控制。
本發(fā)明的上述以及附加目的、特征和優(yōu)點將在下面的具體書面描述中變得明顯。


通過參照結合附圖閱讀的對說明性實施例的以下具體描述，將最佳地理解本發(fā)明本身以及優(yōu)選實施方式及其進一步的目的和優(yōu)點，在附圖中圖1是根據(jù)本發(fā)明一個實施例使用可調電壓調節(jié)器調節(jié)自串聯(lián)發(fā)射器的輸入電壓的高級圖；圖2是根據(jù)本發(fā)明一個實施例的分段自串聯(lián)端接發(fā)射器(SSSTT)的電路圖；圖3是根據(jù)本發(fā)明一個實施例具有用于預加強控制的延遲和反相器單元的SSSTT的電路圖；以及圖4是根據(jù)本發(fā)明一個實施例具有用于轉換速率控制的附加電阻器的SSSTT的電路圖。
具體實施例方式
本發(fā)明提供一種電路設計方法和發(fā)射器，它利用分段自串聯(lián)端接(SSST)發(fā)射器的設計來實現(xiàn)對幅度、預加強和轉換速率的靈活控制，該發(fā)射器包括具有關聯(lián)電阻器的雙重上拉和下拉晶體管的多個單獨可控段的并行配置。幅度控制、轉換速率控制和預加強控制是通過為各段選擇正常或者反相輸入來實現(xiàn)的。本發(fā)明也提供一種用于通過調節(jié)電源電壓來提供/維持自串聯(lián)端接(SST)發(fā)射器(也稱為源極串聯(lián)端接發(fā)射器)上的準確輸出幅度的機制。對電源電壓的調節(jié)允許了與常規(guī)串行鏈路接收器端接電壓相兼容，而且在這些電壓大于發(fā)射器輸出器件的正常電源時保護這些器件。
本發(fā)明的每個特征包括用以實現(xiàn)由下面各部分標題所描繪的特定特征的發(fā)射器輸入的不同配置。特別地提供了四個主要配置，每個配置在說明書的單獨部分中加以描述。這些配置是(1)輸出幅度調節(jié)/控制，包括(a)電壓調節(jié)和(b)分段；(2)預加強控制；和(3)轉換速率控制。
為了使根據(jù)本發(fā)明設計的發(fā)射器與標準自串聯(lián)(或者源極串聯(lián))端接(SST)發(fā)射器相區(qū)別，本發(fā)明的發(fā)射器被稱作為分段自串聯(lián)端接(SSST)發(fā)射器，這表明將根據(jù)本發(fā)明實施例、如圖中所示和下文描述的那樣分段地配置該發(fā)射器。除非另有說明，在下面的描述中提及發(fā)射器都是指SSST發(fā)射器。
現(xiàn)在參照附圖，它們圖示了根據(jù)本發(fā)明配置的具有電壓調節(jié)的第一SST發(fā)射器(圖1)，然后是根據(jù)本發(fā)明配置的SSST發(fā)射器的三個實施例(圖2-4)。在附圖中，為不同的圖中相似的單元提供了相似的標號，而新的特征在首次圖示于圖中時則提供有單獨的編號。
A.幅度控制1.電壓調節(jié)如上所述，圖1提供了根據(jù)第一實施例(它不涉及新設計的SSST發(fā)射器)的SST發(fā)射器的低級框圖表示，其中已經通過添加可調電壓調節(jié)器以在輸入處實現(xiàn)電壓校準和幅度調節(jié)來增強該發(fā)射器的設計和操作。
沒有為常規(guī)的SST發(fā)射器設計實現(xiàn)控制幅度和輸出電壓準確度的任何機制。然而，為了遵循通用的串行鏈路標準，要求發(fā)射器能產生準確的(可靠的)輸出幅度。此外，為了在串行鏈路設計中提供不同的輸出幅度，有時可能需要對電源電壓進行調整。同樣，發(fā)射器封裝或者連接器之內的信號損失可能要求輸出幅度通過某一形式的校準得以固定，比如將電源例如增加10％、20％或30％以使信號損失不起作用。
利用自串聯(lián)端接發(fā)射器的常規(guī)設計和運用(該發(fā)射器直接地連接到輸出電壓偶爾波動的常見電源)，調節(jié)和控制輸出幅度一般是不可能的。電源電壓通常富于變化以致不能有足夠的幅度準確度，而電源電壓一般是不易于調整的。
因此圖1提供了一種使得自串聯(lián)端接發(fā)射器能夠在準確度和大小方面均滿足所需幅度要求的方法。如圖所示，SST發(fā)射器110在它的高電壓節(jié)點(輸入)處連接到高電壓軌115，而在它的低電壓節(jié)點(輸入)處連接到可調電壓調節(jié)器120?？烧{電壓調節(jié)器120接收兩個輸入信號幅度信號122和校準輸入信號124。根據(jù)所實施的實施例，可調電壓(例如VLL 117)提供到SST發(fā)射器的電源電壓中的一個或兩個電壓。可調電壓117提供比(偶爾波動的)電源更準確的功率，由此在由SST發(fā)射器110提供的輸出幅度上實現(xiàn)了更大精確度和準確度。另外，發(fā)射器電源電壓可以動態(tài)地設置(調整)為所需值而不要求對外部電源有任何改變?？烧{電壓調節(jié)器117由此還使得SST發(fā)射器120能夠容易地加以校準以解決發(fā)射器、它的封裝或者連接器之內的任何信號損失。
自串聯(lián)端接發(fā)射器110通過信道130將差分輸出信號轉發(fā)到接收器140。兩個差分輸出信號線連接到相應的上拉電阻器135/137(接收器端接阻抗)，該電阻器在它們的高電壓端彼此連接并連接到端接電壓軌VTR 125。請注意，接收器140和端接電阻器135/137代表典型的串行鏈路接收器配置。其他配置也是可能的。
通過利用具有上述組件的增強發(fā)射器電路100，SST發(fā)射器110能在接收器端提供幅度準確度要求。另外，可調電壓調節(jié)器120使得有可能實現(xiàn)既可變又準確的幅度。在備選實施例中，可調電壓調節(jié)器120也可以包括允許對幅度損失補償?shù)目烧{縮放因子。之所以實施這一備選實施例是因為多數(shù)真實系統(tǒng)具有可能影響輸出幅度的可變損失。
圖1具體地圖示了耦合到SST發(fā)射器110的低電壓輸入的單個可調電壓調節(jié)器120。可調電壓調節(jié)器120由此為SST發(fā)射器110產生低電源電壓。這一特定的設置允許與最通用的串行鏈路接收器結構相兼容，該結構具有對接收器上電源軌的DC端接阻抗。然而，盡管說明了這一實施例，但是本發(fā)明的其他實施例(未說明)提供了數(shù)個備選電壓調節(jié)器設置。例如，在一個可能的實施中，可調電壓調節(jié)器耦合到高電源電壓輸入，而在另一可能的實施中，提供兩個可調電壓調節(jié)器，一個耦合到低電壓電源，而另一個耦合到高電壓電源。
2.經由分段的幅度控制盡管上面增強的SST配置在輸出幅度和校準中提供了可測量的控制，但是向發(fā)射器施加可變的電源電壓可能造成電路性能的變化，這在一些實施中特別是在利用電壓調節(jié)器120來調整發(fā)射器的輸出幅度時，會使上面的系統(tǒng)設計很困難。在一些實施中，為了實現(xiàn)恰當?shù)妮敵龇?，可能出現(xiàn)如下情形，其中特定的輸出幅度要求可能會要求低得以至于無法允許恰當電路操作的輸入電源電壓(即晶體管可能接收不到足夠大的電流以接通/操作和/或可能接收比恰當操作所需的電壓更小的電壓)。
因此，除了具體地利用通過添加一個或多個電壓調節(jié)器而增強的SST發(fā)射器的上述實施例之外，本發(fā)明的其他實施例提供了分段SST發(fā)射器(或者如上面介紹的SSST發(fā)射器)。圖2圖示了SSST發(fā)射器的配置。如圖2所示而且不同于SST發(fā)射器(其設計是已知的)，利用成對連接的晶體管和電阻器的并行段(豎直地觀看)來設計SSST發(fā)射器。每個段由上拉和下拉單元構成，這些單元通過輸入數(shù)據(jù)來切換以產生輸出波形。上拉單元包括P型晶體管230，該晶體管在它的源極連接到高輸入軌(VHH)240，而在它的漏極連接到上拉電阻器237。下拉單元包括N型晶體管235，該晶體管在它的源極連接到下輸入軌(VLL)245，而在它的漏極連接到下拉電阻器239。上拉電阻器237和下拉電阻器239(串聯(lián)地)連接于公共節(jié)點，該節(jié)點連通每個段并產生輸出信號250。根據(jù)這一實施例，SSST發(fā)射器200被劃分成許多獨立可控的段。在圖示中僅提供四個段。然而，如虛線所提示的，實際利用的段數(shù)目是受對于SSST發(fā)射器200而言所需的控制顆粒度約束的設計參數(shù)。因此，例如，SSST發(fā)射器200可以包括16、20、32、64或者任一其他數(shù)目的段。
每個段具有特定的輸出阻抗，使得它們的并行組合等于所需信道端接阻抗。每個段的阻抗可以是電阻器阻抗和晶體管阻抗的組合。然而，可想到所用晶體管足夠的小到產生所需阻抗，而不需要上拉和/或下拉電阻單元。類似地，晶體管可以足夠的大到它們產生可忽略的阻抗，由此每個段的阻抗值分別地等于上拉或下拉電阻器，因為每次僅一個電阻器(開關)是通的。
在說明性實施例中，所用晶體管是MOS晶體管(即P-MOS和N-MOS晶體管)。盡管描述為MOS晶體管，但是可理解本發(fā)明也可以用不同類型的晶體管來加以實現(xiàn)，因此本發(fā)明不限于這里公開的晶體管。例如，晶體管可以是FET、雙極性晶體管等其他類型。最后，本領域技術人員將理解到，所提供的圖示僅是完整差分發(fā)射器的一半(上半部或者下半部)，兩半是相同的。因此實際的發(fā)射器輸出是兩半的輸出的組合。當兩半先后進行操作時，它們產生量值相等但是相對于彼此反相的輸出。在將兩半之一反相之后，組合的輸出則是所示電路的輸出250的兩倍(2X)。
SSST發(fā)射器設計的實施允許對發(fā)射器輸出幅度的靈活控制而無需(圖1的)可調電壓調節(jié)器。另外，這一配置消除了與沒有大到足以使得晶體管正常地操作的輸入電源電壓有關的任何問題。對每個段的輸入是施加到PMOS晶體管230和NMOS晶體管235的柵極輸入。如圖所示，每個段的輸入是從相應的緩沖器220(或者反相緩沖器)接收的緩沖輸入，該緩沖器實際上接收數(shù)據(jù)輸入205和該數(shù)據(jù)輸入的取反，即來自輸入源(未示出)的反相數(shù)據(jù)輸入207。加以個別考慮的幅度控制輸入210被饋送到緩沖器220，用作為使得緩沖器能夠將正常數(shù)據(jù)輸入205或者反相數(shù)據(jù)輸入207傳遞到特定段的選擇輸入。例如，如果幅度控制輸入210是1，則反相數(shù)據(jù)發(fā)送到該段，而如果幅度控制是0，則將正常數(shù)據(jù)輸入發(fā)送到該段。在說明性實施例中，如果幅度控制輸入210是0，則緩沖器220將正常數(shù)據(jù)輸入205傳遞到該段?？蛇x地，如果幅度控制輸入210是1，則緩沖器220將反相數(shù)據(jù)輸入207傳遞到該段。傳遞的數(shù)據(jù)輸入是分別地導通P型晶體管(230)或N型晶體管(235)的1或0。也就是，當被選擇通過緩沖器來傳遞的數(shù)據(jù)是0時，0輸入數(shù)據(jù)使該段的上分路得以通過導通P型晶體管(同時截止N型晶體管)來上拉。反過來，當被選擇通過緩沖器來傳遞的數(shù)據(jù)是1時，1輸入數(shù)據(jù)使該段的下分路得以通過導通N型晶體管(同時截止P型晶體管)來下拉。盡管出現(xiàn)上拉和下拉操作，但是該段上的電阻保持相同。
為了實現(xiàn)最大幅度，用沒有修改的(正常的)輸入數(shù)據(jù)信號來驅動所有的段。為了產生較小幅度，通過反相數(shù)據(jù)來驅動段的子集(即一個或多個段)。每個反相的段抵銷了由它自身和接收正常數(shù)據(jù)輸入的另一段提供的輸出幅度的一部分。特別地，將電阻器值選擇為使得段上并行電阻的組合加起來達到所需輸出電阻。因此，SSST發(fā)射器使得能夠有選擇地減少輸出幅度而不減少或者影響端接阻抗。這一方法在允許電源電壓為了可接受的電路性能而保持足夠大的同時產生了作為最大幅度的限定的一部分的幅度。利用這一實施，可以利用段的總數(shù)目和以反相輸入信號驅動的段的數(shù)目來計算輸出電壓的減少百分比。僅利用完整發(fā)射器的一半(如圖所示)的這種計算所用的公式是“實際＝最大×一部分”或者具體為實際輸出幅度＝最大輸出幅度×[(段的數(shù)目-2×反相段的數(shù)目)/段的數(shù)目]特別地，該計算涉及減去反相段的兩倍，因為反相段低銷了對于相同數(shù)目非反相段的電壓增益。通過相同的分析，如果更多的段接收反相數(shù)據(jù)輸入，則輸出信號將是負值，這表明輸出信號極性相反。在實際的電路操作中，理想的差分峰峰輸出幅度等于VHH-VLL。
在利用SSST發(fā)射器的另一實施例中，通過靜態(tài)地將段的集合(一個段或多個段)設置成從剩余段接收反相輸入來提供幅度控制。因此，與其以反相數(shù)據(jù)驅動某一比例的段，不如靜態(tài)地對這些段進行設置。然后，如果成對的段被設置成相反的恒定數(shù)據(jù)值，則與利用上述對多個段進行設置的動態(tài)方法(如通過圖2A的幅度控制輸入所示的)一樣，提供相似的幅度減少和恒定阻抗。這一實施例提供相對于輸入電壓的設置輸出電壓。
特別地，在一個實施中，將幅度控制的分段方法與電壓調節(jié)器方法(在以上有關部分中描述的)相組合以提供很靈活和準確的發(fā)射器幅度控制。恒定調節(jié)器提供了幅度準確度和允許良好電路性能的電源級，而該分段在保持所需輸出阻抗的同時允許幅度可調。
B.預加強控制上面描述了在發(fā)射器之內所需的一種控制措施，現(xiàn)在提供一種加強措施(或者更具體地說是預加強措施)。正如所運用的那樣，預加強是指如下過程將高頻分量相對于低頻分量進行加強以改進傳輸信道上在傳輸期間的整體信噪(SN)比。通過在發(fā)射器端加強/增大高頻分量，預加強試圖減輕信道的帶寬局限和由此產生的符號間干擾(ISI)(或者將它們的不利影響最小化)。常規(guī)的串行鏈路發(fā)射器通常通過與有限沖激響應(FIR)數(shù)字濾波器相似的結構來提供可調的輸出信號預加強能力，其中將輸出信號的延遲版本從主信號中減去，以產生部分地抵銷了信道低通特性的高通特性。
現(xiàn)在參照圖3，根據(jù)一個實施例圖示了圖2的SSST發(fā)射器200還適于/增強用以提供預加強控制。除上述各段和輸入緩沖器220之外，SSST發(fā)射器200還包括用以實現(xiàn)預加強控制的不同輸入。不同于圖2的功率幅度實施的正常和反相信號輸入，圖3的SSST發(fā)射器包括延遲單元360，反相器365跟隨其后，該延遲單元將沿著第二輸入路徑尋路到緩沖器220的輸入信號的拷貝加以延遲，然后將該輸入的延遲拷貝加以反相。延遲單元360將接收的輸入信號延遲一個比特時間(即該輸入信號的一個比特穿過該輸入端的時間)。從緩沖器220的角度來看，在時間T1接收的輸入是來自時間T0的正數(shù)據(jù)輸入205和反相的數(shù)據(jù)輸入。也就是，假設在主要輸入路徑(正常數(shù)據(jù)輸入)輸入到緩沖器220的數(shù)據(jù)是10101100，則在輔助輸入路徑見到的輸入是-0101001。
在備選實施例中，可以提供多個延遲單元(或者提供多延遲的單個單元)以實現(xiàn)數(shù)據(jù)流的多個延遲版本。例如，可以提供1個、2個、3個或更多比特時間的延遲。簡單地通過將適當延遲的數(shù)據(jù)供應到段組，就可以將SSST發(fā)射器設計得與這一普通的預加強方式相符。
根據(jù)說明性實施例，通過將發(fā)射器表現(xiàn)為許多獨立可控的段，可以在自串聯(lián)端接發(fā)射器的具體實施也就是SSST發(fā)射器300之內實施可調的預加強控制。如上所述，各段具有的輸出阻抗使得它們的并行組合等于所需信道端接阻抗。另外，每個段是由通過輸入數(shù)據(jù)有選擇地進行切換以產生輸出波形的上拉和下拉單元組成。
在說明性實施例中，通過以延遲的反相數(shù)據(jù)(來自緩沖器)對段的選定子集進行驅動來產生特定的預加強級。假設將單個段進行偏置以接收經延遲的反相輸入數(shù)據(jù)(即把對緩沖器的輸入選擇為總是導通“1”)，則對于在跳變之后的第一數(shù)據(jù)比特，所有段在相同方向拉動，而發(fā)射器產生完全幅度輸出。這使得發(fā)射器能夠在每個跳變期間瞬間產生完全幅度。在大于一個比特的切換運行期間(即連續(xù)0或1)，延遲的段在相反方向拉動，而所得到的阻抗分配將輸出減少到完全幅度的限定的一部分。因此這一現(xiàn)象有效地“削弱”了低頻。將SSST發(fā)射器200的輸入加以延長的總效果在于對輸入進行延遲和反相并將該輸入從通過SSST發(fā)射器300產生的總輸出中減去。
應當注意，用于幅度和預加強控制的分段方案是完全兼容的，因此可以設置于同一SSST發(fā)射器之內。利用這一雙重功能的SSST發(fā)射器，一些段將專用于預加強控制而所有其他段將專用于幅度控制。
C.轉換速率控制常常為串行鏈路發(fā)射器設計有對它們的輸出信號轉換速率進行調整的能力。轉換速率是指發(fā)射器輸出電壓的最大變化速率。也就是，轉換速率提供了以伏特每秒來測量的該輸出有多快地改變的量度標準。不正確的轉換速率可能造成與其他信道的串音干擾。
圖4提供了對SSST發(fā)射器400的增強，該示了自串聯(lián)端接發(fā)射器電路的分段如何提供用以控制輸出轉換速率的裝置。每個輸出段由單獨的緩沖器(也稱作預緩沖器)220驅動，可以使該緩沖器呈現(xiàn)高輸出阻抗狀態(tài)。對于段的選定子集(即一個或多個連續(xù)段)，每個預緩沖器220的輸出經由轉換控制電阻器432永久地連接到前一段的預緩沖器的輸出。對轉換控制電阻器的這一連接也是對該段的P型和N型晶體管柵極的連接。因此，如圖所示，轉換控制電阻器432的一端耦合到第一預緩沖器220`的輸出，而轉換控制電阻器432的另一端也耦合到下一(依次)預緩沖器輸出(220``)，如圖所示。
在操作期間，在其輸出端連接有水平電阻器432的每個后續(xù)預緩沖器220被關斷(置于off狀態(tài))，使得沒有輸入數(shù)據(jù)信號穿過預緩沖器220。對于預緩沖器輸出以什么順序與轉換控制電阻器432交叉連接以及哪些預緩沖器220隨后關斷的確定是設計確定的。然而，只有其輸出相同(即正輸入數(shù)據(jù)或者反相的輸入數(shù)據(jù))的預緩沖器才以這一方式串聯(lián)連接?？梢栽赟SST發(fā)射器400之內提供兩組不同的串聯(lián)連接預緩沖器輸出。
在連接的預緩沖器的串聯(lián)中的第一預緩沖器220`操作為每個連接段的驅動器。在串聯(lián)中的后續(xù)預緩沖器關斷時，與這些預緩沖器對應的段通過一個或多個轉換控制電阻器432接收來自第一預緩沖器的輸入。第一預緩沖器220`效力于增加的負載(后續(xù)段的轉換控制電阻器432和晶體管)，因此它的輸出跳變速度有所減緩。此外，轉換控制電阻器432本身產生延遲，該延遲造成各段在不同的時刻(依次)切換。由于延遲的切換——歸因于經過段集合的輸入數(shù)據(jù)的較慢改變，與較早切換的段相比，也以較慢的速率接收該輸出。輸出信號因此被延遲而且需要等到較晚切換的段達到與較早切換的段相同的狀態(tài)為止。
利用上述配置，可以通過將整組之內的一部分預緩沖器220置于它們的高阻抗狀態(tài)而且允許剩余的預緩沖器220驅動該組中的所有輸出段來減少SSST發(fā)射器的輸出轉換速率。通過速率控制電阻器432驅動的輸出段在它們的輸入處接收信號時經歷小的延遲。當段的輸出在最后的發(fā)射器輸出處相加時，這些延遲減少了輸出轉換速率。
特別地，與圖2那樣要求雙(差分)輸入的SSST發(fā)射器的其他圖示不同，在這一實施例之內利用了單個控制輸入。在一個實施例總，從緩沖器220接收的控制信號可以用來確定應當將哪些預緩沖器置于關斷(off)狀態(tài)。利用上述設計，當所有緩沖器處于接通(on)狀態(tài)中時，對于發(fā)射器的正常操作沒有影響，因為轉換控制電阻器432的兩端處于同一電壓，因此不會造成在連接段之間的電流流動。當關斷時，預緩沖器220變成高阻抗器件，阻塞了電流經過它們回流。
特別地，盡管發(fā)射器中前兩個段的預緩沖器被圖示為支持轉換控制電阻器432，但是本領域技術人員將理解到，可以對多個可用段之中的任一段(不同于第一段)進行連線以通過轉換控制電阻器432接收它的輸入信號，而且這里提供的具體圖示和描述僅意味著用于對本發(fā)明進行說明。
盡管已經參照優(yōu)選實施例特別地示出和描述本發(fā)明，但是本領域技術人員將理解到，在不脫離本發(fā)明的構思和范圍的情況下，可以在其中做出形式和細節(jié)上的各種變化。
權利要求
1.一種電子電路，包括數(shù)據(jù)輸入節(jié)點、選擇輸入節(jié)點和輸出節(jié)點，相對于該數(shù)據(jù)輸入節(jié)點和該輸出節(jié)點并行設置的多個段，每個段具有晶體管對和關聯(lián)電阻器；多個預緩沖器，每個預緩沖器將開/關柵極信號提供到其中一個所述段之內的所述晶體管對，而且每個預緩沖器接收數(shù)據(jù)輸入和該數(shù)據(jù)輸入的取反以及選擇信號輸入，該選擇信號輸入使得能夠將該數(shù)據(jù)輸入和該取反的數(shù)據(jù)輸入之一單獨選擇作為用于該段的開/關柵極信號；用于使得所述多個段能夠利用該選擇信號輸入將每段中該晶體管對中的特定晶體管導通或者截止來生成所需輸出電壓幅度的裝置。
2.權利要求1的電路，其中所述多個段共同地提供該輸出節(jié)點上的預定輸出/信道端接阻抗。
3.權利要求1的電路，其中每個段之內的所述晶體管對包括在該輸出節(jié)點串聯(lián)連接的上拉晶體管和下拉電阻器。
4.權利要求3的電路，其中所述上拉晶體管在它的漏極耦合到上拉電阻器；所述下拉晶體管在它的漏極耦合到下拉晶體管；以及所述上拉電阻器和下拉電阻器經由該輸出節(jié)點在它們的相應其他端彼此耦合。
5.權利要求3的電路，其中該上拉晶體管是P型晶體管，而該下拉晶體管是N型晶體管。
6.權利要求3的電路，其中每個段的所述上拉晶體管在它的源極耦合到所述其他段中其他上拉晶體管的源極以及耦合到源電壓節(jié)點；以及每個段的所述下拉晶體管在它的源極耦合到所述其他段中所述其他下拉晶體管的源極以及耦合到源電壓節(jié)點。
7.權利要求3的電路，其中每個段提供該輸出電壓量值的一部分；接通的每個上拉段提供附加到該輸出電壓量值段的正電壓；接通的每個下拉段提供附加到該輸出電壓量值的負電壓；當所有段在同一方向上切換時提供最大輸出電壓；以及當所述段中的一個段在與所述段中的多數(shù)段相反的方向上切換時，最大輸出電壓減少了所述一部分的兩倍。
8.權利要求7的電路，其中當該預緩沖器在該晶體管的柵極提供零(0)柵極信號時接通上拉段；以及當該預緩沖器在該晶體管的柵極提供一(1)柵極信號時接通下拉段。
9.權利要求1的電路，還包括可調電壓調節(jié)器，該調節(jié)器作用于該電路的電壓輸入中的至少一個電壓輸入，以實現(xiàn)該電路的測量電壓特性的校準和準確度。
10.權利要求1的電路，還包括多個延遲反相器，每個反相器耦合于該數(shù)據(jù)輸入節(jié)點與所述預緩沖器中的一個預緩沖器之間，其中該預緩沖器接收該數(shù)據(jù)輸入和該數(shù)據(jù)輸入的延遲取反。
11.權利要求10的電路，其中該延遲反相器的延遲組件將該數(shù)據(jù)輸入延遲一個或多個比特時間，所述電路還包括用于通過為所述多個段中的至少一個段選擇所述延遲的反相輸入來提供預加強控制的裝置，其中該選擇是通過以下之一來完成(a)對該段的預緩沖器進行偏置以便總是選擇所述延遲的反相輸入；和(b)在需要時確定性地選擇所述延遲的反相輸入。
12.權利要求1的電路，還包括在第一段的柵極輸入與第二段的柵極輸入之間耦合的電阻器，其中多個相鄰段的柵極輸入可以在所述多個段之內如此連接。
13.權利要求12的電路，還包括用于通過有選擇地關斷來自該第二段的預緩沖器的柵極輸入信號從而提供經過該電阻器的來自該第一段的柵極輸入來控制所述電路輸出電壓的轉換速率的裝置，使得在提供該柵極輸入和隨后接通該段時的延遲在所述多個段的總輸出上寄存。
14.權利要求13的電路，其中每個選擇信號輸入是將所述相應的預緩沖器接通或者關斷的開/關輸入；以及每個預緩沖器在接通時僅傳遞該數(shù)據(jù)輸入而在關斷時不傳遞輸入。
15.一種差分發(fā)射器，被配置為權利要求1的電子電路，具有所述多個段的兩個分路，所述分路先后地操作以提供總輸出特性，該總輸出特性是每個段的單獨輸出特性的絕對值之和。
16.一種用于制造自串聯(lián)端接發(fā)射器的方法，包括分配數(shù)據(jù)輸入節(jié)點、選擇輸入節(jié)點和輸出節(jié)點；提供相對于該數(shù)據(jù)輸入節(jié)點和該輸出節(jié)點的多個并行連接的晶體管段的兩個分路，每個段具有晶體管對和關聯(lián)電阻器，其中(a)所述晶體管對包括在該輸出節(jié)點串聯(lián)連接的上拉晶體管和下拉晶體管；(b)所述上拉晶體管在它的漏極耦合到上拉電阻器；(c)所述下拉晶體管在它的源極耦合到下拉電阻器；(d)所述上拉電阻器和下拉電阻器經由該輸出節(jié)點在它們的相應其他端彼此耦合；(e)每個段的所述上拉晶體管在它的源極耦合到其他段中其他上拉晶體管的源極以及耦合到源電壓節(jié)點；以及(f)每個段的所述下拉晶體管在它的漏極耦合到其他段中其他下拉晶體管的漏極以及耦合到漏極電壓節(jié)點；為每個段提供預緩沖器，而且將開/關柵極信號從所述預緩沖器輸出連接到該段之內所述晶體管對的柵極；將該預緩沖器的第一輸入耦合到數(shù)據(jù)輸入而將第二輸入耦合到該數(shù)據(jù)輸入的取反；將選擇信號輸入提供到該預緩沖器，該選擇信號輸入使得能夠將該數(shù)據(jù)輸入和該取反的數(shù)據(jù)輸入之一單獨選擇為用于該段的開/關柵極信號；其中，該發(fā)射器的配置使得該多個段能夠利用該選擇信號輸入將每個段中該晶體管對中的特定晶體管導通或者截止來生成所需輸出電壓幅度；以及其中所述多個段的兩個分路先后地操作以提供總輸出特性，該總輸出特性是每個段的單獨輸出特性的絕對值之和。
17.權利要求16的方法，還包括通過執(zhí)行(a)添加或者減去段和/或(b)改變段內電阻器的值來校準該輸出節(jié)點處的端接阻抗，使得所述多個段共同地提供該輸出節(jié)點上的預定輸出/信道端接阻抗。
18.權利要求16的方法，其中每個段提供該輸出電壓量值的一部分；接通的每個上拉段提供附加到該輸出電壓量值段的正電壓；接通的每個下拉段提供附加到該輸出電壓量值的負電壓；當所有段在同一方向上切換時提供最大輸出電壓；以及當所述段中的一個段在與所述段中的多數(shù)段相反的方向上切換時，最大輸出電壓減少了所述一部分的大約兩倍。
19.權利要求16的方法，其中該上拉晶體管是P型晶體管而該下拉晶體管是N型晶體管；當該預緩沖器在該晶體管的柵極提供零(0)柵極信號時接通上拉段；以及當該預緩沖器在該晶體管的柵極提供一(1)柵極信號時接通下拉段。
20.權利要求16的方法，還包括將片上可調電壓調節(jié)器連接到該電路的電壓輸入中的至少一個電壓輸入，以實現(xiàn)該電路的測量電壓特性的校準和準確度。
21.權利要求16的方法，還包括提供多個延遲反相器，每個反相器耦合于該數(shù)據(jù)輸入節(jié)點與所述預緩沖器中的一個預緩沖器之間，其中該預緩沖器接收該數(shù)據(jù)輸入和該數(shù)據(jù)輸入的延遲取反，以及其中該延遲反相器的延遲組件將該數(shù)據(jù)輸入延遲一個或多個比特時間，以通過為所述多個段中的至少一個段選擇所述延遲的反相輸入，在該發(fā)射器的操作期間實現(xiàn)預加強控制，其中該選擇是通過以下之一來完成的(a)對該段的預緩沖器進行偏置以總是選擇所述延遲的反相輸入；和(b)在需要時確定性地選擇所述延遲的反相輸入。
22.權利要求16的方法，還包括在第一段的柵極輸入與第二段的柵極輸入之間耦合電阻器，其中多個相鄰段的柵極輸入可以在所述多個段之內如此連接，以及由此通過有選擇地關斷來自該第二段的預緩沖器的柵極輸入信號從而提供經過該電阻器的來自該第一段的柵極輸入，在操作期間提供對發(fā)射器電路輸出電壓的轉換速率控制，使得在提供該柵極輸入和隨后接通該段時的延遲在所述多個段的總輸出上寄存；其中所述選擇信號將該預緩沖器接通或者關斷，而且在該預緩沖器接通時只傳遞該數(shù)據(jù)輸入，而在該預緩沖器關斷時不傳遞輸入。
全文摘要
一種電路設計方法和發(fā)射器，利用如下分段自串聯(lián)端接(SSST)發(fā)射器的設計實現(xiàn)對幅度、預加強和轉換速率的靈活控制，該發(fā)射器具有雙上拉和下拉晶體管的多個單獨可控段的并行配置。通過對各段的正常輸入或者反相輸入的操縱/選擇來實現(xiàn)幅度控制、轉換速率控制和預加強控制。也提供了一種用于通過調節(jié)電源電壓來提供/維持自串聯(lián)端接(SST)發(fā)射器上的準確輸出的機制。對電源電壓的調節(jié)允許與常規(guī)串行鏈路接收器端接電壓相兼容而且在這些電壓大于用于發(fā)射器輸出設備的正常電壓時保護這些設備。
文檔編號H04L25/02GK1956427SQ20061013712
公開日2007年5月2日 申請日期2006年10月20日 優(yōu)先權日2005年10月27日
發(fā)明者小海登·C·克蘭福特, 卡麗·E·考克斯, 史蒂文·M·克萊門茨, 托德·M·拉斯馬斯, 威廉·P·康韋爾 申請人:國際商業(yè)機器公司