專利名稱：網(wǎng)絡(luò)設(shè)備及其數(shù)據(jù)同步傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種網(wǎng)絡(luò)設(shè)備，尤其涉及一種采用1 + 1冗余架構(gòu)的網(wǎng)絡(luò)設(shè)備及 其數(shù)據(jù)同步傳輸方法。
背景技術(shù)：
隨著網(wǎng)絡(luò)的不斷發(fā)展，網(wǎng)絡(luò)設(shè)備的穩(wěn)定問題也越來越得到關(guān)注，然，冗余 架構(gòu)的出現(xiàn)使得網(wǎng)絡(luò)設(shè)備的穩(wěn)定問題得到解決。網(wǎng)絡(luò)設(shè)備利用冗余架構(gòu)對數(shù)據(jù) 進行備份，當網(wǎng)絡(luò)設(shè)備發(fā)生故障時，網(wǎng)絡(luò)設(shè)備運行備份數(shù)據(jù)，從而能夠恢復(fù)正 常運作。
網(wǎng)絡(luò)設(shè)備通常采用1 + 1冗余架構(gòu)，所述1 + 1冗余架構(gòu)包括工作卡及備份卡， 其中工作卡用于網(wǎng)絡(luò)設(shè)備正常運作，而備份卡用于在網(wǎng)絡(luò)設(shè)備正常動作時進行
數(shù)據(jù)備份。工作卡與備份卡是通過主控處理器(main control processor, MCP) 來達到數(shù)據(jù)的備份，當工作卡發(fā)生故障時，備份卡就充當工作卡的角色。然， 隨著大量數(shù)據(jù)的備份，導(dǎo)致MCP的負荷增加，并且最終導(dǎo)致數(shù)據(jù)的不斷遺漏。 由于工作卡與備份卡所傳輸?shù)臄?shù)據(jù)不同步， 一旦工作卡發(fā)生故障，而備份卡與
工作卡所傳輸?shù)臄?shù)據(jù)不同步，導(dǎo)致兩者的數(shù)據(jù)處理也不同步，最終導(dǎo)致網(wǎng)絡(luò)設(shè) 備不能穩(wěn)定運作。

發(fā)明內(nèi)容
有鑒于此，有必要提供一種網(wǎng)絡(luò)設(shè)備，其采用1+1冗余架構(gòu)并同步傳輸數(shù)據(jù)。
此外，還需提供一種數(shù)據(jù)同步傳輸方法，用于1+1冗余架構(gòu)中進行數(shù)據(jù)同 步傳輸。
一種網(wǎng)絡(luò)設(shè)備，用于1+1冗余架構(gòu)，所述網(wǎng)絡(luò)設(shè)備包括主卡及從卡。主卡 與終端設(shè)備通信相連，用于接收并處理所述終端設(shè)備發(fā)送的多個數(shù)據(jù)，包括主 處理器及主序列處理模塊。主處理器與所述終端設(shè)備通信相連，用于接收所述
終端設(shè)備發(fā)送的所述數(shù)據(jù)，并發(fā)送所迷數(shù)據(jù)。主序列處理模塊與所述主處理器 通信相連，用于接收所述主處理器發(fā)送的所述數(shù)據(jù)，并以接收的先后次序排列 所接收的所述數(shù)據(jù)，及以所述預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)。
從卡與所述終端設(shè)備及所述主卡通信相連，用于接收所述主卡發(fā)送的所述
數(shù)據(jù)，以進行備份，并與所述主卡在同一狀態(tài)下處理所述數(shù)據(jù)，包括從序列傳 輸模塊、從處理器及從序列處理模塊。從序列傳輸模塊與所述主處理器通信相 連，用于接收所述主處理器發(fā)送的所述數(shù)據(jù)，并以接收的先后次序排列所接收 的所述數(shù)據(jù)，及所述預(yù)設(shè)的原則發(fā)送所接收的所述數(shù)據(jù)。從處理器與所述主卡 及所述從序列傳輸模塊通信相連，用于接收所述從序列傳輸模塊發(fā)送的所述數(shù) 據(jù)，并發(fā)送所接收的所迷數(shù)據(jù)。從序列處理模塊與所述從處理器通信相連，用 于接收所述從處理器發(fā)送的所述數(shù)據(jù)，并以接收的先后次序排列所接收的所述 數(shù)據(jù)，及以所迷預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)。
一種數(shù)據(jù)同步傳輸方法，用于1 + 1冗余架構(gòu)的網(wǎng)絡(luò)設(shè)備，所述數(shù)據(jù)同步傳
輸方法包括主處理器接收多個數(shù)據(jù)；發(fā)送所接收的所述數(shù)據(jù)至從序列傳輸模 塊及主序列處理模塊；所述主序列處理模塊以所接收的先后次序排列所述數(shù) 據(jù)，并以預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)至主狀態(tài)機模塊；所述從序列傳輸模塊以所 接收的先后次序排列所述數(shù)據(jù)，并以所述預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)至從處理 器，以傳送至從序列處理模塊；以所接收的先后次序排列所述數(shù)據(jù)，并以預(yù)設(shè) 的原則發(fā)送所述數(shù)據(jù)至從狀態(tài)機模塊；所述主狀態(tài)機模塊及所述從狀態(tài)機模塊 在同一狀態(tài)下處理所述數(shù)據(jù)。
所述的網(wǎng)絡(luò)設(shè)備及其數(shù)據(jù)同步傳輸方法，主卡與從卡采用相同序列及原則 傳輸數(shù)據(jù)，并在同一狀態(tài)下處理數(shù)據(jù)，從而達到數(shù)據(jù)傳輸同步，減少了數(shù)據(jù)傳 輸遺漏的風險，無需通過MCP達到數(shù)據(jù)的備份，減少了MCP之負擔。


圖1所示為本發(fā)明一實施方式中網(wǎng)絡(luò)設(shè)備的應(yīng)用環(huán)境圖。
圖2所示為本發(fā)明一實施方式中網(wǎng)絡(luò)設(shè)備的模塊圖。
圖3所示為本發(fā)明一實施方式中數(shù)據(jù)同步傳輸方法的流程圖。
圖4所示為本發(fā)明另一實施方式中數(shù)據(jù)同步傳輸方法的流程圖。
具體實施方式
請參閱圖1，所示為本發(fā)明一實施方式中的網(wǎng)絡(luò)設(shè)備10的應(yīng)用環(huán)境圖。 在本實施方式中，網(wǎng)絡(luò)設(shè)備10與終端設(shè)備20通信相連，用于接收并處理終端 設(shè)備20發(fā)送的多個數(shù)據(jù)，所述數(shù)據(jù)包括但不限于命令行接口命令21、協(xié)議信 號22及驅(qū)動事件23。在本實施方式中，網(wǎng)絡(luò)設(shè)備10為網(wǎng)關(guān)。
圖2所示為本發(fā)明一實施方式中的網(wǎng)絡(luò)設(shè)備10的模塊圖。在本實施方式 中，網(wǎng)絡(luò)設(shè)備10包括主卡100及從卡110。在本實施方式中，主卡100為工 作卡，從卡110為備份卡。主卡100與終端設(shè)備20通信相連，用于接收終端 設(shè)備20發(fā)送的多個數(shù)據(jù)，并處理所述數(shù)據(jù)。從卡110與終端設(shè)備20及主卡 100通信相連，用于接收所述終端設(shè)備20及所述主卡100發(fā)送的多個數(shù)據(jù)， 以進行備份，并將終端設(shè)備20所發(fā)送的多個數(shù)據(jù)發(fā)送至主卡100，及與主卡 IOO在同一狀態(tài)下處理所述數(shù)據(jù)。
在本實施方式中，終端設(shè)備20僅能發(fā)送協(xié)議信號至從卡110，而不發(fā)送 至主卡100。然，主卡100與從卡110都可處理協(xié)議信號22，且協(xié)議信號22 需與命令行接口命令21或與驅(qū)動事件23—同處理才能產(chǎn)生另一新信號，即主 卡100與從卡IIO需將協(xié)議信號22與命令行接口命令21 —同處理，或?qū)f(xié)議 信號22與驅(qū)動事件23—同處理。在本實施方式中，命令行接口命令21包括 鎖定命令、強迫切換命令、手動切換命令及清除命令。協(xié)議信號22包括注銷 保護信號、強迫切換信號、信號故障高優(yōu)先級信號、信號故障低優(yōu)先級信號、 信號衰減高優(yōu)先級信號、信號衰減低優(yōu)先級信號、手動切換信號、等待恢復(fù)信 號及倒轉(zhuǎn)請求信號。驅(qū)動事件23包括信號漏失事件、訊框漏失事件、告警指 示信號事件及遠程缺陷指示事件。
在本實施方式中，主卡IOO接收終端設(shè)備20發(fā)送之命令行接口命令21及 驅(qū)動事件23,從卡110接收終端設(shè)備20發(fā)送的命令行接口命令21、協(xié)議信號 22及驅(qū)動事件23。
主卡100包括主處理器101、主序列傳輸模塊102、主序列處理模塊103 及主狀態(tài)機模塊104。
主處理器101與終端設(shè)備20通信相連，用于接收終端設(shè)備20發(fā)送的多個 數(shù)據(jù)，并發(fā)送所述數(shù)據(jù)至從卡UO及主序列處理模塊103。在本實施方式中， 主處理器101將終端設(shè)備20發(fā)送的命令行接口命令21及驅(qū)動事件23發(fā)送至 從卡110及主序列處理模塊103。
主序列傳輸模塊102與主處理器101及從卡110通信相連，用于接收從卡
110發(fā)送的多個數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送至主處理器101。在本實施方式中， 主序列傳輸模塊102將接收的所述數(shù)據(jù)以接收的先后次序排列，并以預(yù)設(shè)的原 則將所接收的所述數(shù)據(jù)發(fā)送至主處理器101。在本實施方式中，所述預(yù)設(shè)的原 則為先進先出原則。在本實施方式中，從卡110發(fā)送的多個數(shù)據(jù)包括命令行接 口命令21、協(xié)議信號22及驅(qū)動事件23。在本發(fā)明的其它實施方式中，主序列 傳輸模塊102亦可接收其它多個數(shù)據(jù)。
在本實施方式中，主處理器101還用于接收主序列傳輸模塊102發(fā)送的多 個數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送至主序列處理模塊103及從卡110。在本實施方式 中，多個數(shù)據(jù)包括命令行接口命令21、協(xié)議信號22及驅(qū)動事件23。。
主序列處理模塊103與主處理器101通信相連，用于接收主處理器101發(fā) 送的所述數(shù)據(jù)，并將所迷數(shù)據(jù)以接收的先后次序排列，并以同主序列傳輸模塊 102相同的預(yù)設(shè)原則發(fā)送所接收的所述J:據(jù)。在本實施方式中，主序列處理才莫 塊103接收主處理器101發(fā)送的命令行接口命令21、協(xié)議信號22及驅(qū)動事件 23。
主狀態(tài)機模塊104與主序列處理模塊103及終端設(shè)備20通信相連，用于 接收主序列處理模塊103發(fā)送的所述數(shù)據(jù)，并處理所述數(shù)據(jù)。在本實施方式中， 若主狀態(tài)機模塊104接收的所述數(shù)據(jù)包括協(xié)議信號22,主狀態(tài)機模塊104則 將協(xié)議信號22與命令行接口命令21 —同處理，或?qū)f(xié)議信號22與驅(qū)動事件 23—同處理，或?qū)f(xié)議信號22與命令行接口 21及驅(qū)動事件23—同處理。在 本實施方式中，主狀態(tài)機模塊104還用于產(chǎn)生同步切換控制信號，所述同步切 換控制信號用于切換主卡IOO的工作狀態(tài)，然后，主卡IOO將切換后的狀態(tài)發(fā) 送至終端設(shè)備20，以繼續(xù)與終端設(shè)備20通信。
從卡110包括從處理器111、從序列傳輸模塊112、從序列處理模塊113 及從狀態(tài)機模塊114。
從處理器111與終端設(shè)備20及主序列傳輸模塊102通信相連，用于接收 終端設(shè)備20發(fā)送的多個數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送至主序列傳輸模塊102。在 本實施方式中，從處理器111接收終端設(shè)備20發(fā)送的命令行接口命令21、協(xié) 議信號22及驅(qū)動事件23。
從序列傳輸模塊112與從處理器111及主處理器101通信相連，用于接收 主處理器101發(fā)送的所述數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送至從處理器111。在本實施 方式中，從序列傳輸模塊112將接收的所述數(shù)據(jù)以接收的先后次序排列，并以
同主序列傳輸模塊102相同的預(yù)設(shè)原則將所接收的所述數(shù)據(jù)發(fā)送至從處理器 111。在本發(fā)明的其它實施方式中，從序列傳輸模塊112亦可接收其它多個數(shù) 據(jù)。
在本實施方式中，從處理器111還用于接收從序列傳輸模塊112發(fā)送的所 述數(shù)據(jù)。
從序列處理模塊113與從處理器111通信相連，用于接收從處理器111發(fā) 送的所述數(shù)據(jù)，并將所述數(shù)據(jù)以接收的先后次序排列，并以同主序列傳輸模塊 102相同的預(yù)設(shè)原則發(fā)送所接收的所述數(shù)據(jù)。在本實施方式中，從序列處理模 塊113接收從處理器111發(fā)送的命令行接口命令21、協(xié)議信號22及驅(qū)動事件 23。
從狀態(tài)機模塊114與從序列處理模塊113及終端設(shè)備20通信相連，用于 接收從序列處理模塊113發(fā)送的所述數(shù)據(jù)，并與主卡100的主狀態(tài)機^^莫塊104 在同一狀態(tài)下處理所接收的所述數(shù)據(jù)。在本實施方式中，若從狀態(tài)機模塊U4 接收的所述數(shù)據(jù)包括協(xié)議信號22，從狀態(tài)機模塊114將協(xié)議信號22與命令行 接口命令21—同處理，或?qū)f(xié)議信號22與驅(qū)動事件23—同處理，或?qū)f(xié)議 信號22與命令行接口 21及驅(qū)動事件23—同處理。在本實施方式中，從狀態(tài) 機模塊114還用于產(chǎn)生同步切換控制信號及新協(xié)議信號，所述同步切換控制信 號用于切換從卡110的備份狀態(tài)，然后，從卡110將切換后的狀態(tài)及新協(xié)議信 號發(fā)送至終端設(shè)備20,以繼續(xù)與終端設(shè)備20通信。
圖3所示為本發(fā)明實施方式中數(shù)據(jù)同步傳輸方法的流程圖。在本實施方式 中，主卡100接收終端設(shè)備20發(fā)送的多個數(shù)據(jù)，處理所述數(shù)據(jù)并將所述數(shù)據(jù) 發(fā)送至從卡IIO。
在步驟S200中，主處理器101接收終端設(shè)備20發(fā)送的數(shù)據(jù)。在本實施方 式中，主處理器101接收終端設(shè)備20發(fā)送的命令行接口命令21及驅(qū)動事件 23。
在步驟S202中，主處理器101將所接收的所述數(shù)據(jù)發(fā)送至從序列傳輸模 塊112，同時發(fā)送所述數(shù)據(jù)至主序列處理模塊103，并經(jīng)由主序列處理模塊103 發(fā)送至主狀態(tài)機模塊104。在本實施方式中，主序列處理模塊103接收主處理 器IOI發(fā)送的所述數(shù)據(jù)，將所述數(shù)據(jù)以接收的先后次序排列，并以預(yù)設(shè)的原則 發(fā)送所接收的所述數(shù)據(jù)至主狀態(tài)機模塊104。在本實施方式中，所述預(yù)設(shè)的原 則為先進先出原則。在步驟S204中，從序列傳輸模塊112發(fā)送所接收的數(shù)據(jù)至從處理器111。 在本實施方式中，從序列傳輸模塊112將所接收的所述數(shù)據(jù)以接收的先后次序 排列，并以同主序列處理沖莫塊103相同的預(yù)設(shè)原則發(fā)送至從處理器111。
在步驟S206中，從處理器111發(fā)送所接收的所述數(shù)據(jù)至從序列處理模塊
113。
在步驟S208中，從序列處理模塊113發(fā)送所接收的所述數(shù)據(jù)至從狀態(tài)機 模塊114。在本實施方式中，從序列處理模塊U3接收從處理器111發(fā)送的所 述數(shù)據(jù)，將所述數(shù)據(jù)以接收的先后次序排列，并以同主序列處理模塊103相同 的預(yù)設(shè)原則發(fā)送所接收的所述數(shù)據(jù)至從狀態(tài)機模塊114。
在步驟S210中，主狀態(tài)機模塊104及從狀態(tài)機模塊114在同一狀態(tài)下處 理所接收的所述數(shù)據(jù)。在本實施方式中，主狀態(tài)機模塊104產(chǎn)生同步切換控制 信號，所述同步切換控制信號用于切換主卡IOO的工作狀態(tài)，然后，主卡IOO 將切換后的狀態(tài)發(fā)送至終端設(shè)備20。從狀態(tài)機模塊114產(chǎn)生同步切換控制信 號及新協(xié)議信號，所述同步切換控制信號用于切換從卡110的備份狀態(tài)，然后， 從卡110將切換后的狀態(tài)及新協(xié)議信號發(fā)送至終端設(shè)備20。
圖4所示為本發(fā)明另一實施方式中數(shù)據(jù)同步傳輸方法的流程圖。在本實施 方式中，從卡110接收終端設(shè)備20發(fā)送的多個數(shù)據(jù)，并將所述數(shù)據(jù)發(fā)送至主 卡IOO,然后，再從主卡IOO接收所述數(shù)據(jù)。
在步驟S300中，從處理器111接收終端設(shè)備20發(fā)送的多個數(shù)據(jù)。在本實 施方式中，從處理器111接收終端設(shè)備20發(fā)送的命令行接口命令21、協(xié)議信 號22及驅(qū)動事件23。
在步驟S302中，從處理器111發(fā)送所接收的多個數(shù)據(jù)至主序列傳輸模塊
102。
在步驟S304中，主序列傳輸模塊102發(fā)送所接收的所述數(shù)據(jù)至主處理器 101。在本實施方式中，主序列傳輸模塊102將所述數(shù)據(jù)以接收的先后次序排 列，并以預(yù)設(shè)的原則發(fā)送至主處理器101。在本實施方式中，所述預(yù)設(shè)的原則 為先進先出原則。在本實施方式中，主序列傳輸模塊102接收從處理器發(fā)送的 命令行接口命令21 、協(xié)議信號22及驅(qū)動事件23。在本發(fā)明的其它實施方式中， 主序列傳輸模塊102亦可接收其它多個數(shù)據(jù)。
在步驟S306中，主處理器101將所接收的所述數(shù)據(jù)發(fā)送至從序列傳輸模 塊112,同時發(fā)送所述數(shù)據(jù)至主序列處理模塊103，并經(jīng)由主序列處理模塊103
發(fā)送至主狀態(tài)機模塊104。在本實施方式中，主序列處理模塊103接收主處理一 器101發(fā)送的所述數(shù)據(jù)，將所述數(shù)據(jù)以接收的先后次序排列，并以同主序列傳 輸模塊102相同的預(yù)設(shè)原則發(fā)送所接收的所述數(shù)據(jù)至主狀態(tài)機模塊104。
在步驟S308中，從序列傳輸模塊112發(fā)送所接收的所述數(shù)據(jù)至從處理器 111。在本實施方式中，從序列傳輸模塊112將所接收的所述數(shù)據(jù)以接收的先 后次序排列，并以同主序列傳輸模塊102相同的預(yù)設(shè)原則發(fā)送至從處理器111。 在本實施方式中，從處理器lll接收從序列傳輸模塊112發(fā)送的命令行接口命 令21、協(xié)議信號22及驅(qū)動事件23。在本發(fā)明的其它實施方式中，從序列傳輸 模塊112亦可接收其它多個數(shù)據(jù)。
在步驟S310中，從處理器111發(fā)送所接收的所述數(shù)據(jù)至從序列處理模塊
113。
在步驟S312中，從序列處理模塊113發(fā)送所接收的所述數(shù)據(jù)至從狀態(tài)機 模塊114。在本實施方式中，從序列處理模塊1002接收從處理器發(fā)送的所述 數(shù)據(jù)，將所述數(shù)據(jù)以接收的先后次序排列，并以同主序列傳輸模塊102相同的 預(yù)設(shè)原則發(fā)送所接收的所述數(shù)據(jù)至從狀態(tài)機模塊114。
在步驟S314中，主狀態(tài)機模塊104及從狀態(tài)機模塊114在同一狀態(tài)下處 理所接收的所述數(shù)據(jù)。在本實施方式中，主狀態(tài)機模塊104產(chǎn)生同步切換控制 信號，所述同步切換控制信號用于切換主卡IOO的工作狀態(tài)，然后，主卡IOO 將切換后的狀態(tài)發(fā)送至終端設(shè)備20。從狀態(tài)機模塊114產(chǎn)生同步切換控制信 號及新協(xié)議信號，所述同步切換控制信號用于切換從卡110的備份狀態(tài)，然后， 從卡110將切換后的狀態(tài)及新協(xié)議信號發(fā)送至終端設(shè)備20。
在本發(fā)明之其它實施方式中，主處理器101與從處理器111亦可同時接收 終端設(shè)備20發(fā)送的多個數(shù)據(jù)，則圖2與圖3所述的數(shù)據(jù)同步傳輸方法同時進 行。
所述網(wǎng)絡(luò)設(shè)備及其數(shù)據(jù)同步傳輸方法，主卡IOO與從卡IIO采用相同序列 及原則傳輸數(shù)據(jù)，并在同一狀態(tài)下處理數(shù)據(jù)，從而達到數(shù)據(jù)傳輸同步，減少了 數(shù)據(jù)傳輸遺漏的風險，無需通過MCP達到數(shù)據(jù)的備份，減少了MCP的負擔。
權(quán)利要求
1.一種網(wǎng)絡(luò)設(shè)備，采用1+1冗余架構(gòu)，其特征在于，所述網(wǎng)絡(luò)設(shè)備包括主卡，與終端設(shè)備通信相連，用于接收并處理所述終端設(shè)備發(fā)送的多個數(shù)據(jù)，包括主處理器，與所述終端設(shè)備通信相連，用于接收所述終端設(shè)備發(fā)送的所述數(shù)據(jù)，并發(fā)送所述數(shù)據(jù)；及主序列處理模塊，與所述主處理器通信相連，用于接收所述主處理器發(fā)送的多個數(shù)據(jù)，并以接收的先后次序排列所接收的所述數(shù)據(jù)，及以預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)；及從卡，與所述終端設(shè)備及所述主卡通信相連，用于接收所述主卡發(fā)送的多個數(shù)據(jù)，以進行備份，并與所述主卡在同一狀態(tài)下處理所述數(shù)據(jù)，包括從序列傳輸模塊，與所述主處理器通信相連，用于接收所述主處理器發(fā)送的所述數(shù)據(jù)，并以接收的先后次序排列所接收的所述數(shù)據(jù)，及以所述預(yù)設(shè)的原則發(fā)送所接收的所述數(shù)據(jù)；從處理器，與所述主卡及所述從序列傳輸模塊通信相連，用于接收所述從序列傳輸模塊發(fā)送的所述數(shù)據(jù)，并發(fā)送所接收的所述數(shù)據(jù)；及從序列處理模塊，與所述從處理器通信相連，用于接收所述從處理器發(fā)送的所述數(shù)據(jù)，并以接收的先后次序排列所接收之所述數(shù)據(jù)，及以所述預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)。
2. 如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述從處理器還用于接收 所述終端設(shè)備發(fā)送的多個數(shù)據(jù)，并發(fā)送所接收的所述數(shù)據(jù)。
3. 如權(quán)利要求2所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述主卡更包括 主序列傳輸模塊，與所述主處理器及所述從處理器通信相連，用于接收所述從處理器發(fā)送的多個數(shù)據(jù)，并以所接收的先后次序排列所述數(shù)據(jù)，及以所述 預(yù)設(shè)的原則發(fā)送所接收的所述數(shù)據(jù)至所述主處理器，所述主處理器還用于接收 所述主序列傳輸模塊發(fā)送的所述數(shù)據(jù)。
4. 如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述主卡更包括 主狀態(tài)機模塊，與所述主序列處理模塊通信相連，用于接收所述主序列處理模塊發(fā)送的所述數(shù)據(jù)，并處理所述數(shù)據(jù)，產(chǎn)生同步切換控制信號，切換所述 主卡工作狀態(tài)，所述主卡還用于將所述狀態(tài)發(fā)送至所述終端設(shè)備。
5. 如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述從卡更包括從狀態(tài)機 模塊，與所述從序列處理模塊通信相連，用于接收所述從序列處理模塊發(fā)送所 述數(shù)據(jù)，并在與所述主卡相同一狀態(tài)下處理所述數(shù)據(jù)，產(chǎn)生同步切換控制信號 及新協(xié)議信號，所述同步切換控制信號用于切換所述從卡的備份狀態(tài)，所述從 卡還用于將所述備份狀態(tài)及所述新協(xié)議信號發(fā)送至所述終端設(shè)備。
6. 如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述預(yù)設(shè)的原則為先進先 出原則。
7. 如權(quán)利要求1所述的網(wǎng)絡(luò)設(shè)備，其特征在于，所述主卡與所述從卡亦可 同時接收所述終端設(shè)備發(fā)送的所述數(shù)據(jù)。
8. —種數(shù)據(jù)同步傳輸方法，用于1+1冗余架構(gòu)的網(wǎng)絡(luò)設(shè)備，其特征在于， 所述數(shù)據(jù)同步傳輸方法包括主處理器接收多個數(shù)據(jù)；發(fā)送所接收的所述數(shù)據(jù)至從序列傳輸模塊及主序列處理模塊；所述主序列處理模塊以所接收的先后次序排列所述數(shù)據(jù)，并以預(yù)設(shè)的原則 發(fā)送所述數(shù)據(jù)至主狀態(tài)機模塊；所述從序列傳輸模塊以所接收的先后次序排列所述數(shù)據(jù)，并以所述預(yù)設(shè)的 原則發(fā)送所述數(shù)據(jù)至從處理器，以傳送至從序列處理模塊；以所接收的先后次序排列所述數(shù)據(jù)，并以所述預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)至 從狀態(tài)機模塊；及所述主狀態(tài)機模塊與所述從狀態(tài)機模塊在同一狀態(tài)下處理所述數(shù)據(jù)。
9. 如權(quán)利要求8所述的數(shù)據(jù)同步傳輸方法，其特征在于，所述預(yù)設(shè)的原則 為先進先出原則。
10. 如權(quán)利要求8所述的數(shù)據(jù)同步傳輸方法，其特征在于，所述主處理器 接收多個數(shù)據(jù)的步驟包括以下步驟從處理器接收所述終端設(shè)備發(fā)送的多個數(shù)據(jù)； 發(fā)送所述數(shù)據(jù)至主序列傳輸模塊；及以所接收的先后次序排列所述數(shù)據(jù)，并以所述預(yù)設(shè)的原則發(fā)送所述數(shù)據(jù)至 所述主處理器。
11. 如權(quán)利要求8所述的數(shù)據(jù)同步傳輸方法，其特征在于，所述主處理器 接收多個數(shù)據(jù)的步驟包括所述主處理器接收所述終端設(shè)備發(fā)送的多個數(shù)據(jù)。
12.如權(quán)利要求8所述的數(shù)據(jù)同步傳輸方法，其特征在于，所述主狀態(tài)機模塊與所述從狀態(tài)機模塊在同一狀態(tài)下處理所述數(shù)據(jù)的步驟包括以下步驟 所述主狀態(tài)機模塊接收所述數(shù)據(jù)，并處理所述數(shù)據(jù)；及 所述從狀態(tài)機模塊接收所述數(shù)據(jù)，與所述主狀態(tài)機模塊在同一狀態(tài)下處理所述數(shù)據(jù)。
13. 如權(quán)利要求12所述的數(shù)據(jù)同步傳輸方法，其特征在于，所述主狀態(tài)機 模塊接收所述數(shù)據(jù)，并處理所述數(shù)據(jù)的步驟包括以下步驟產(chǎn)生同步切換控制信號； 切換主卡的工作狀態(tài)；及 發(fā)送所述工作狀態(tài)至所述終端設(shè)備。
14. 如權(quán)利要求12所述的數(shù)據(jù)同步傳輸方法，其特征在于，所述從狀態(tài)機 模塊接收所述數(shù)據(jù)，與所述主狀態(tài)機模塊在同 一狀態(tài)下處理所述數(shù)據(jù)的步驟包 括以下步驟產(chǎn)生同步切換控制信號及新協(xié)議信號； 切換從卡的備份狀態(tài)；及發(fā)送所述備份狀態(tài)及所述新協(xié)議信號至所述終端設(shè)備。
全文摘要
一種網(wǎng)絡(luò)設(shè)備，其采用1+1冗余架構(gòu)，所述網(wǎng)絡(luò)設(shè)備包括主卡及從卡。主卡與終端設(shè)備通信相連，用于接收并處理所述終端設(shè)備發(fā)送的多個數(shù)據(jù)。從卡與所述終端設(shè)備及所述主卡通信相連，用于接收所述主卡發(fā)送的多個數(shù)據(jù)，以進行備份，并與所述主卡在同一狀態(tài)下處理所述數(shù)據(jù)。本發(fā)明還提供一種數(shù)據(jù)同步傳輸方法。所述主卡與從卡采用相同序列及原則傳輸數(shù)據(jù)，并在同一狀態(tài)下處理數(shù)據(jù)，從而達到數(shù)據(jù)傳輸同步，減少了數(shù)據(jù)傳輸遺漏的風險，無需通過MCP達到數(shù)據(jù)的備份，減少了MCP的負擔。
文檔編號H04L29/02GK101193092SQ200610157129
公開日2008年6月4日 申請日期2006年11月29日 優(yōu)先權(quán)日2006年11月29日
發(fā)明者陳青豪, 黃錫勛 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司