專利名稱：用于數(shù)據(jù)通信的相位檢測器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于數(shù)據(jù)通信，且特別是有關(guān)于一種用于自一數(shù)據(jù)流中恢復(fù)一嵌入時鐘(embedded clock)及檢測數(shù)據(jù)的方法及其裝置。
背景技術(shù)：
傳統(tǒng)的通信系統(tǒng)包含一發(fā)送器、一通信媒體及一接收器。數(shù)據(jù)在該發(fā)送器內(nèi)進(jìn)行調(diào)制、調(diào)制后通過該通信媒體發(fā)送至該接收器，之后在該接收器作解調(diào)制的處理。在數(shù)字?jǐn)?shù)據(jù)通信系統(tǒng)中，不歸零(non-return-to-zero，NRZ)信號為一調(diào)制機(jī)制的范例。請參閱圖1，該圖顯示一NRZ調(diào)制信號的波形圖及其所相對應(yīng)的二元數(shù)據(jù)。在該NRZ波形圖中，一邏輯信號1表示具有一脈沖寬度T的一高電壓值及一邏輯信號0表示具有一脈沖寬度T的一低電壓值。其中，此脈沖寬度T亦表示此數(shù)據(jù)率的倒數(shù)。一NRZ調(diào)制信號因具有時鐘及數(shù)據(jù)信息，所以不需與一時鐘信號被一起發(fā)送。
在圖2，顯示一通信系統(tǒng)使用NRZ調(diào)制機(jī)制的范例的電路方塊示意圖。該通信系統(tǒng)包一發(fā)送器210、一通信媒體220及一接收器230。該發(fā)送器210包含一編碼器212，如一種8B10B編碼器。其中該編碼器212將輸入的二元數(shù)據(jù)編碼成另一二元數(shù)據(jù)序列。在該發(fā)送器210內(nèi)的一數(shù)字模擬轉(zhuǎn)換器(digital to analog converter，DAC)213將該編碼器212的邏輯(如數(shù)字)輸出信號轉(zhuǎn)換至模擬信號形式。來自該數(shù)字模擬轉(zhuǎn)換器213的模擬信號亦通過該通信媒體220(如，傳輸線)而發(fā)送至該接收器230，以作為一數(shù)據(jù)流(datastream)。在圖2的一公知范例中，該接收器230包含一接收器前端(front-end)模塊232、一時鐘數(shù)據(jù)恢復(fù)(Clock Data Recovery，CDR)模塊236及一解碼器238。該前端模塊232能放大來自該通信媒體220(如，發(fā)送至該接收器230的輸入信號)的電壓信號，以產(chǎn)生一電壓信號V輸出。該電壓信號V輸入至該時鐘數(shù)據(jù)恢復(fù)模塊236，其中該時鐘數(shù)據(jù)恢復(fù)模塊236用以恢復(fù)被該發(fā)送器210所使用且被嵌入(embedded)至NRZ波形中一以NRZ編碼的數(shù)據(jù)D以及時鐘CLK。該解碼器238對已恢復(fù)的數(shù)據(jù)D進(jìn)行解碼以產(chǎn)生一輸出二元數(shù)據(jù)序列。
在圖3，顯示一公知的時鐘數(shù)據(jù)恢復(fù)模塊300的方塊示意圖。該時鐘數(shù)據(jù)恢復(fù)模塊300為圖2的一公知范例。該時鐘數(shù)據(jù)恢復(fù)模塊300為一種鎖相回路(phase lock loop，PLL)，其包含一相位檢測電路310、一回路濾波器(loop filter，LF)320以及一電壓控制振蕩器(Voltage ControlledOscillator，VCO)330。該電壓控制振蕩器330的輸出信號為一追蹤嵌入至該電壓信號V的一恢復(fù)時鐘CLK，其中，該電壓信號V是該時鐘數(shù)據(jù)恢復(fù)模塊300的輸入信號。該相位檢測電路310用于比較嵌入至該電壓信號V的參考時鐘及該恢復(fù)時鐘CLK之間的相位差值且產(chǎn)生一相位誤差信號E。后續(xù)的該回路濾波器(LF)320對該相位誤差信號E進(jìn)行濾波及產(chǎn)生一控制信號C，其中該控制信號C控制該電壓控制振蕩器330的頻率及其相位。舉例來說，假使該恢復(fù)時鐘CLK比嵌入至該電壓信號V的參考時鐘還快時，則該相位檢測電路310將在該相位誤差信號E內(nèi)產(chǎn)生一負(fù)脈沖以使得該電壓控制振蕩器330的頻率遞減，假使該恢復(fù)時鐘CLK比嵌入至該電壓信號V的參考時鐘還慢時，則該相位檢測電路310將在該相位誤差信號E內(nèi)產(chǎn)生一正脈沖以使得該電壓控制振蕩器330的頻率遞增。該電壓控制振蕩器330的頻率在一閉回路(closed loop)內(nèi)進(jìn)行調(diào)整，以便恢復(fù)該時鐘CLK的頻率(及其相位)將追蹤嵌入至該電壓信號V的參考時鐘的頻率(及其相位)。
就如任一種時鐘信號，該恢復(fù)時鐘包含兩個邊沿(edge)，分別是上升沿(rising edge)及下降沿(falling edge)。在一實(shí)施例中，該上升沿用來作為領(lǐng)先沿(leading edge)，且該下降沿用來作為落后沿(trailing edge)。在另一實(shí)施例中，下降沿用來作為領(lǐng)先沿，且上升沿用來作為落后沿。在選擇何者時鐘的邊沿用作領(lǐng)先沿或是落后沿是一種設(shè)計電路的方式的抉擇。
鎖相回路(phase lock loop，PLL)的功能，如前述的該時鐘數(shù)據(jù)恢復(fù)模塊300，是用作調(diào)整一恢復(fù)時鐘CLK的頻率(及其相位)，以便該恢復(fù)時鐘CLK的領(lǐng)先沿對齊(align)該電壓信號V所表示的NRZ數(shù)據(jù)的中間，同時，該恢復(fù)時鐘CLK的落后沿對齊數(shù)據(jù)轉(zhuǎn)換處。在該時鐘數(shù)據(jù)恢復(fù)模塊300中，該位檢測電路310決定在數(shù)據(jù)轉(zhuǎn)換及該恢復(fù)時鐘CLK的落后沿的相對時序關(guān)系。
該相位檢測電路310包含四個數(shù)據(jù)觸發(fā)器(data flip flops，DFF)312a、312b、312c及312d以及一相位檢測器314。該數(shù)據(jù)觸發(fā)器312a使用該恢復(fù)時鐘CLK的領(lǐng)先沿，以對由該電壓信號V所表示的NRZ數(shù)據(jù)進(jìn)行取樣及產(chǎn)生該數(shù)據(jù)D。該數(shù)據(jù)觸發(fā)器312c使用該恢復(fù)時鐘CLK的落后沿，以對由該電壓信號V所表示的NRZ數(shù)據(jù)的轉(zhuǎn)換進(jìn)行取樣及產(chǎn)生一轉(zhuǎn)換取樣S。該數(shù)據(jù)觸發(fā)器312b使用該恢復(fù)時鐘CLK的領(lǐng)先沿對該數(shù)據(jù)D進(jìn)行取樣，以產(chǎn)生一數(shù)據(jù)P，其中該數(shù)據(jù)P亦是前一時鐘周期的該數(shù)據(jù)D。該數(shù)據(jù)觸發(fā)器312d使用該恢復(fù)時鐘CLK的領(lǐng)先沿對該轉(zhuǎn)換取樣S進(jìn)行取樣以產(chǎn)生一取樣Q，其中，該取樣Q與該轉(zhuǎn)換取樣S相同但該取樣Q與該恢復(fù)時鐘CLK的領(lǐng)先沿同步。假使該流程中沒有數(shù)據(jù)轉(zhuǎn)換發(fā)生，例如在NRZ數(shù)據(jù)內(nèi)存有兩連續(xù)的1’s或0’s情況下，則該轉(zhuǎn)換取樣S將與該數(shù)據(jù)D及該數(shù)據(jù)P這兩者數(shù)據(jù)相同且無呈現(xiàn)時序資訊。假使該流程中存有一數(shù)據(jù)轉(zhuǎn)換，例如(D＝＝0且P＝＝1)或(D＝＝1且P＝＝0)，則可通過比較已同步的該轉(zhuǎn)換取樣Q及該數(shù)據(jù)D來決定多個時序關(guān)系。在轉(zhuǎn)換的前，若轉(zhuǎn)換取樣傾向于轉(zhuǎn)換的前的數(shù)據(jù)，也就是Q＝＝P，此種狀況顯示此轉(zhuǎn)換過程太早被取樣。另一方面，若轉(zhuǎn)換取樣傾向于轉(zhuǎn)換之后的數(shù)據(jù)，也就是Q＝＝D，此種狀況顯示此轉(zhuǎn)換過程太晚被取樣。相位檢測器314，其接收數(shù)據(jù)D、取樣P及取樣Q，能執(zhí)行上述分析流程以產(chǎn)生此相位誤差信號E，其根據(jù)兩步驟，(1)比較數(shù)據(jù)D及其前一取樣P，以檢測是否存有一數(shù)據(jù)轉(zhuǎn)換，及(2)當(dāng)有一數(shù)據(jù)轉(zhuǎn)換時，比較取樣Q及數(shù)據(jù)D、或比較取樣Q與取樣P，以檢測轉(zhuǎn)換取樣傾向轉(zhuǎn)換的哪一端。
該相位檢測器314所產(chǎn)生的相位誤差信號E為一三元(ternary)信號(如三種可能的數(shù)值1、0、-1)。在此，存有三種可能狀況，分別是(1)E＝0，由于沒有數(shù)據(jù)轉(zhuǎn)換(此狀況發(fā)生于當(dāng)D＝＝P)，所指示的時序誤差是未知的；(2)E＝+1，其指示恢復(fù)時鐘晚于嵌入至NRZ數(shù)據(jù)內(nèi)的參考時鐘(此狀況發(fā)生于當(dāng)D≠P及D＝＝Q)；以及(3)E＝-1，其指示的恢復(fù)時鐘則早于嵌入至NRZ數(shù)據(jù)內(nèi)的參考時鐘(此狀況發(fā)生于當(dāng)D≠P及D≠Q(mào))。該相位誤差信號E因此可代表嵌入至NRZ數(shù)據(jù)內(nèi)的參考時鐘信號與由該時鐘數(shù)據(jù)恢復(fù)模塊300所產(chǎn)生的恢復(fù)時鐘CLK的一相位關(guān)系。
當(dāng)NRZ數(shù)據(jù)處在非常高速的情況下，雖然該時鐘數(shù)據(jù)恢復(fù)模塊300可運(yùn)作，但該時鐘數(shù)據(jù)恢復(fù)模塊300受限于有限的電路速度的影響而工作成效降低。換言的，因為電子電路不具有無限速度，使其大多數(shù)的電路將很難處理非常高速的數(shù)據(jù)流。在理想狀況下，該相位檢測器314的相位誤差信號E包含多個正或負(fù)脈沖的一三元信號，這些脈沖有相同的強(qiáng)度(magnitude)，但具有不同的寬度。請參閱圖4，此圖顯示一相位誤差信號E(標(biāo)示為“理想(Ideal)E”)的一理想波形與由該相位檢測器314所產(chǎn)生的一實(shí)際(如真實(shí)，標(biāo)示為“實(shí)際(practical)E”)波形圖的比較。在圖4中，該理想波形包含具有寬度T的一正脈沖410)、具有寬度2T的一負(fù)脈沖412、具有寬度T的一負(fù)脈沖414、具有寬度3T的一正脈沖416以及具有寬度T的一負(fù)脈沖418。理想狀態(tài)下，每一脈沖的全部區(qū)域應(yīng)與每一脈沖寬度成比例關(guān)系。但由于有限電路速度，在該實(shí)際相位誤差信號E的每一正或負(fù)脈沖都受到干擾。特別地，在該相位誤差信號內(nèi)的每一脈沖的全部區(qū)域與它的脈沖寬度有關(guān)，但不再成比例關(guān)系。舉例來說，具有脈沖寬度T的一實(shí)際脈沖(如，脈沖420、424、428)有一相對較小的區(qū)域。具有脈沖寬度2T的一實(shí)際脈沖(如，脈沖422)比起具有脈沖寬度T的一實(shí)際脈沖的區(qū)域有超過2倍大的一區(qū)域；具有脈沖寬度3T(如，脈沖426)的一實(shí)際脈沖比起具有脈沖寬度T的一實(shí)際脈沖的區(qū)域有超過3倍大的一區(qū)域，由此類推。因而，由于有限電路速度，當(dāng)該相位誤差信號的脈沖寬度漸寬時，失真情形(distortion)日益變得嚴(yán)重。在該相位誤差信號內(nèi)的失真情形導(dǎo)致在該電壓控制振蕩器330的輸出端產(chǎn)生過度的時鐘抖動(jitter)且會降低系統(tǒng)的效能。
因此，一種可校正因有限電路速度所造成的相位誤差信號內(nèi)的失真情形的方法是迫切需要的。

發(fā)明內(nèi)容
本專利公開一種用于數(shù)據(jù)通信的相位檢測器。在一實(shí)施例中，一相位檢測器所產(chǎn)生的一相位誤差信號經(jīng)均衡(equalized)后，用以對由于有限電路速度所造成的相位誤差信號失真(distortion)進(jìn)行補(bǔ)償。其中，該均衡程序基于抑制該相位誤差信號的低頻成分。舉例來說，當(dāng)該相位誤差信號的幅值不被改變時，該相位誤差信號的幅值可被調(diào)低。
本領(lǐng)域的技術(shù)人員在仔細(xì)研究附圖并閱讀完具體實(shí)施方式
之后，通過對本發(fā)明的實(shí)踐，將了解本發(fā)明的其他目的和特征。為使對本發(fā)明的技術(shù)特征及所達(dá)到的功效有更進(jìn)一步的了解與認(rèn)識，謹(jǐn)佐以較佳的實(shí)施例及配合詳細(xì)的說明如后。


為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附圖式的詳細(xì)說明如下圖1表示NRZ數(shù)據(jù)流的波形圖；圖2表示一通信系統(tǒng)使用NRZ調(diào)制模式的方塊示意圖；圖3表示一公知時鐘數(shù)據(jù)恢復(fù)模塊的方塊示意圖；圖4表示一相位誤差信號的理想及實(shí)際波形圖，其中該相位誤差信號通過圖3內(nèi)的時鐘數(shù)據(jù)恢復(fù)模塊的相位檢測器所產(chǎn)生；圖5表示根據(jù)本發(fā)明的相位檢測器的一實(shí)施例的方塊示意圖；圖6表示根據(jù)圖5的相位檢測器的理想及實(shí)際波形圖；圖7表示根據(jù)本發(fā)明的脈沖整形電路的一實(shí)施例的方塊示意圖；圖8表示根據(jù)本發(fā)明的用于產(chǎn)生一相位誤差信號的一電子電路的一實(shí)施例的方塊示意圖。
主要元件符號說明210 發(fā)送器 212編碼器213 數(shù)字模擬轉(zhuǎn)換器 220通信媒體230 接收器 232前端(front-end)模塊236 時鐘數(shù)據(jù)恢復(fù)(CDR)模 238解碼器塊300 時鐘數(shù)據(jù)恢復(fù)模塊 310相位檢測電路312a、312b、312c、312d觸發(fā)器(DFF)314 相位檢測器 320路濾波器(LF)330 電壓控制振蕩器(VCO)410 具有+1值的脈沖寬度T的理想脈沖412 具有-1值的脈沖寬度2T的理想脈沖414 具有-1值的脈沖寬度T的理想脈沖416 具有+1值的脈沖寬度3T的理想脈沖418 具有-1值的脈沖寬度T的理想脈沖420 具有+1值的脈沖寬度T的實(shí)際脈沖422 具有-1值的脈沖寬度2T的實(shí)際脈沖424 具有-1值的脈沖寬度T的實(shí)際脈沖426 具有+1值的脈沖寬度3T的實(shí)際脈沖428 具有-1值的脈沖寬度T的實(shí)際脈沖
510 相位檢測電路 512e 數(shù)據(jù)觸發(fā)器516 脈沖整形邏輯器610 具有+1值的理想脈沖612含脈沖612a及脈沖612b614 具有-1值的理想脈沖616含脈沖616a及脈沖616b618 具有-1值的理想脈沖620具有+1值的實(shí)際脈沖622 含脈沖622a及脈沖622b 624具有-1值的實(shí)際脈沖626 含脈沖626a及脈沖626b 628具有-1值的實(shí)際脈沖612a 具有-1值的理想脈沖612b 具有-1/2值的理想脈沖616a 具有+1值的理想脈沖616b 具有+1/2值的理想脈沖622a 具有-1值的實(shí)際脈沖622b 具有-1/2值的實(shí)際脈沖626a 具有+1值的實(shí)際脈沖626b 具有+1/2值的實(shí)際脈沖716 脈沖整形邏輯器810a、電流源810、 電流吸收器810b810b815a、815b、825a及825b 開關(guān)E相位誤差信號 E”相位誤差信號C控制信號具體實(shí)施方式
在本說明書中，標(biāo)號說明提供的多個裝置、電路、組件及其方法，用以提供本發(fā)明的實(shí)施例的構(gòu)思能夠讓人充分了解。本領(lǐng)域技術(shù)人員能清楚的明了，然而，在沒有一個或多個實(shí)施詳細(xì)說明下，本發(fā)明能被具體的實(shí)施。在其它的范例中，為人所熟知細(xì)節(jié)說明不會出現(xiàn)或描述，以避免會混淆本發(fā)明構(gòu)思。
請參閱圖5，其表示根據(jù)本發(fā)明的相位檢測電路510的一實(shí)施例的方塊示意圖。該相位檢測電路510可用于一時鐘數(shù)據(jù)恢復(fù)(CDR)模塊，如同在圖3所示的時鐘數(shù)據(jù)恢復(fù)模塊300。該相位檢測電路510也可用于其它的應(yīng)用層面或在不脫離本發(fā)明的精神下，與其它電路共用的。
在此實(shí)施例中，該相位檢測電路510用以代替圖3內(nèi)的時鐘數(shù)據(jù)恢復(fù)模塊300的相位檢測電路310。因此，該相位檢測電路510可接收一表示NRZ數(shù)據(jù)的輸入信號電壓V及一來自該電壓控制振蕩器330的恢復(fù)時鐘CLK。該相位檢測電路510輸出恢復(fù)數(shù)據(jù)D及一已修正(refined)相位誤差信號E”?；芈窞V波器(loop filter)對來自該相位檢測電路510的已修正相位誤差信號E”進(jìn)行濾波。其中，該回路濾波器產(chǎn)生一控制信號C控制該電壓控制振蕩器330的頻率，而各電路之間的連接關(guān)系已在圖3撰述。顯而易見地，該相位檢測電路510的已修正相位誤差信號E”輸出信號是該相位檢測器314的相位誤差信號E輸出信號的一處理過的信號形式。
在此實(shí)施例中，該相位檢測電路510，包含四個數(shù)據(jù)觸發(fā)器(data flipflops，DFF)312a、312b、312c及312d、一相位檢測器314、一數(shù)據(jù)觸發(fā)器512e以及一脈沖整形邏輯器516。其中，該DFF’s 312a、312b、312c和312d及該相位檢測器314形成一相位檢測電路，其電路幾乎如圖3中相位檢測電路310相似。而該DFF’s 312a、312b、312c及312d分別產(chǎn)生的信號D、P、S及Q其各自的信號處理過程已在圖3中闡述，在此不再詳細(xì)的闡述。在該相位檢測電路310及510內(nèi)的相位檢測器314的輸出及功能性幾乎完全相同。
請續(xù)參閱圖5，數(shù)據(jù)觸發(fā)器512e使用恢復(fù)時鐘CLK對該相位檢測器314的輸出相位誤差信號E進(jìn)行取樣以產(chǎn)生信號G。該信號G是在數(shù)據(jù)觸發(fā)器512e內(nèi)的所儲存的該相位誤差信號E的先前值。脈沖整形邏輯器516對該相位檢測器314的該相位誤差信號E輸出的目前(current)值與相位誤差信號E的先前值(如，信號G)進(jìn)行處理以產(chǎn)生該已修正相位誤差信號E”。在此實(shí)施例中，該脈中整形邏輯器516對該相位檢測器314的相位誤差信號E輸出進(jìn)行處理，以致于不管該相位誤差信號E的脈沖寬度為何，該相位誤差信號E輸出的尖峰幅值(peak amplitude)仍可在有限電路速度的存在下被均衡。
參閱圖6，其表示一理想相位誤差信號E”(圖中標(biāo)示為Ideal E”)及該脈沖整形電路516所產(chǎn)生相應(yīng)理想的實(shí)際相位誤差信號E”(圖中標(biāo)示為practical E”)的波形圖。在此實(shí)施例中，該脈沖整形電路516處理三元相位誤差信號E及三元信號G以產(chǎn)生具多重電平(level)的已修正相位誤差信號E”。在一實(shí)施例中，該已修正相位誤差信號E”具有5個可能的值，即+1、+1/2、0、-1/2或-1。一具有1值的脈沖即代表具有一最大正高電壓、一具有+1/2值的脈沖即代表具有一最大正高電壓的一半、一具有0值的脈沖即代表具有零電壓、一具有-1/2值的脈沖即代表具有一最大負(fù)低電壓的一半以及一具有-1值的脈沖即代表具有一最大負(fù)低電壓。在圖6的一范例中，脈沖610具有+1值，脈沖614與脈沖618具有-1值。脈沖612包含部分脈沖612a及部分脈沖612b，且脈沖616包含部分脈沖616a及脈沖616b。部分脈沖612a具有-1值同時部分脈沖612b具有-1/2值。同樣地，部分脈沖616a具有+1值同時部分脈沖616b具有+1/2值。
請續(xù)參閱圖5，由于沒有數(shù)據(jù)轉(zhuǎn)換，一相位誤差信號E”有0值時代表此時序誤差為未知，此情況發(fā)生于當(dāng)D＝＝P時。一正相位誤差信號E”(如脈沖為+1值或+1/2值)代表此恢復(fù)時鐘太晚，此情況發(fā)生于當(dāng)D≠P且D＝＝Q。一負(fù)相位誤差信號E”(如脈沖為-1值或-1/2值)代表恢復(fù)時鐘太早。
在此實(shí)施例中，假使NRZ數(shù)據(jù)存有一數(shù)據(jù)轉(zhuǎn)換時(如，該相位檢測器314的相位誤差信號E輸出不為零)，則相位誤差信號E”的邏輯值被減少成一半且該相位檢測器314的相位誤差信號E輸出不會改變(如，當(dāng)相位誤差信號E等于信號G時)。上述提及的作動可通過使用在表1內(nèi)的演算法的該脈沖整形電路516來實(shí)現(xiàn)。表1內(nèi)以程式語言C完成的演算法僅作為例證。變數(shù)E”、E、及G參照在圖5內(nèi)的信號。
表1

在表1的演算法中，若在NRZ數(shù)據(jù)中存有一轉(zhuǎn)換(如，相位誤差信號E不為零)且該相位誤差信號E的值沒有改變(如，該相位檢測器314的目前與先前的輸出值相同)，則該相位誤差信號E”的幅值是該相位誤差信號E的幅值的一半。否則，該相位誤差信號E”的值被設(shè)定為與該相位誤差信號E的值相同。如此的優(yōu)點(diǎn)是為了避免在有限電路速度的存在下，產(chǎn)生與一寬的脈沖(也就是脈沖寬度大于1T)相比相對地較大的脈沖的傾向。
該脈沖整形電路516可執(zhí)行表1內(nèi)的演算法，以產(chǎn)生圖6所示的相位誤差信號E”的波形。請參閱圖6，具有一脈沖寬度T的理想脈沖的幅值(如，脈沖610、614及618)仍具有1幅度值。亦是，此實(shí)施例中，該脈沖整形電路516不會調(diào)整具有脈沖寬度T的脈沖的幅值。該脈沖整形電路516將調(diào)整具有脈沖寬度超過T的脈沖的幅值(如脈沖612及616)，致使當(dāng)脈沖寬度超過寬度T之后，此脈沖的幅值會被減少成一半。接著，該脈沖整形電路516維持此被減少幅值直到此脈沖結(jié)束。實(shí)際上，該脈沖整形電路516通過提高該相位檢測器314的相位誤差信號E輸出的高頻部分(如，具有一寬度T的脈沖)、或抑制相位誤差信號E輸出的低頻部分(如，超過具有一寬度T的脈沖)或前述兩者方法一并處理，以均衡該相位檢測器314的相位誤差信號E輸出。在剛才闡述實(shí)施例中，低頻成份的抑制過程亦相對地增強(qiáng)了高頻成份。
因為電子電路是有一有限電路速度，所以此相位誤差信號E”的真實(shí)波形不會完全符合相位誤差信號E”的理想波形。圖6的一范例中，在下方位置的波形(practical E”)顯示此相位誤差信號E”于實(shí)際現(xiàn)有電路實(shí)現(xiàn)的波形狀態(tài)。然而，與圖4內(nèi)的實(shí)際相位誤差信號E波形比較的下，在圖6的實(shí)際相位誤差信號E”內(nèi)的波形在忽略脈沖寬度及與每一脈沖寬度大致上與各脈沖的全部區(qū)域成比例的情形下，其波形E”內(nèi)的脈沖大略有相同的尖峰幅值。此即為公知電路無法于實(shí)際電路實(shí)現(xiàn)之處。
該相位檢測電路510的具有5電平的一相位誤差信號E”輸出可通過表2的真值表上的4個二元信號U1、U2、D1及D2來表示，表2

請參閱圖7，此圖表示本發(fā)明的實(shí)現(xiàn)表2的真值表的脈沖整形電路716的實(shí)施例的方塊圖。該脈沖整形電路716可用以取代在圖5所示的相位檢測電路510內(nèi)的脈沖整形電路516。該脈沖整形電路716將該相位檢測器314的相位誤差信號E及該數(shù)據(jù)觸發(fā)器512e的取樣G做為輸入信號，及輸出多個二元信號U1、U2、D1及D2。該脈沖整形電路716的二元信號輸出可被解碼以產(chǎn)生5個電平相位誤差信號+1、+1/2、0、-1/2、及-1。舉例來說，當(dāng)U1＝＝1、U2＝＝1、D1＝＝0及D2＝＝0，此相位誤差信號E”為+1；當(dāng)U1＝＝0、U2＝＝1、D1＝＝0及D2＝＝0，此相位誤差信號E”為+1/2，之后相位誤差信號E”，以此推得。該脈沖整形電路716根據(jù)表1的演算法及表2的真值表以產(chǎn)生二元信號U1、U2、D1及D2。
每一二元信號U1及U2可被用于啟用(enable)具有某一幅度值的一正脈沖。每一二元信號D1及D2可被用于啟用具某一幅度值的一負(fù)脈沖。在此實(shí)施例中以具有幅度值1/2的一電流源(current source)來實(shí)現(xiàn)一正脈沖，同時，以具有幅度值1/2的一電流吸收器(current sink)來實(shí)現(xiàn)一負(fù)脈沖。其中，可通過該脈沖整形電路716所產(chǎn)生的這些二元信號中的其一所控制的開關(guān)來啟用此電流源或電流吸收器，以執(zhí)行表2的真值表。
請參閱圖8，其表示本發(fā)明的用于產(chǎn)生已給予一組二元信號輸入的相位誤差信號E”的實(shí)施例的電路方塊圖。圖8所示的電路接收來自該脈沖整形電路716的U1、U2、D1及D2以輸出此相位誤差信號E”。圖中，VDD代表提供一電源(power supply)至此電路的記號。在圖8的電路中，具有電流I/2的電流源810a及電流源810b分別由開關(guān)815a及815b所控制。具有電流I/2的電流吸收器820a及電流吸收器820b分別由開關(guān)820a及820b所控制。其中，該電流I的值依此實(shí)施狀況而定。該脈沖整形電路716分別使用二元U1、U2、D1及D2以控制該開關(guān)815a、815b、825b及815b，并依照表2所示的真值表產(chǎn)生相位誤差信號E”。
多個實(shí)施例可藉此通過不同的方法而延申說明。舉例來說，該相位誤差信號E”可通過對二元相位檢測器的前多個相位誤差信號E輸出進(jìn)行取樣以及在該脈沖整形電路內(nèi)包含額外的取樣，而變得更為精確。舉例來說，額外的DFF’s在不同的時間可被用于對該相位檢測器314的相位誤差信號E進(jìn)行取樣及儲存，且該DFF’s使用此取樣以產(chǎn)生相位誤差信號E”。
該相位誤差信號E”除了{(lán)+1、+1/2、0、-1/2、-1}可具有其它值。舉例來說，若使用表3的演算法，相位誤差信號E”可具有{+1、+3/4、0、-3/4、-1}。
表3

表3的演算法中由程式語言C來完成，若該相位誤差信號的目前值與前一值相同，則一脈沖整形電路可將脈沖幅值的邏輯值減少25％。此舉有效地避免在有限電路速度下為了一寬脈沖而產(chǎn)生一相對地大的脈沖的傾向。當(dāng)脈沖寬度超過依相位檢測電路速度而定的T時，則該脈沖幅值減少的比例與相位檢測電路的速度相關(guān)。若電路速度相對地較快時，則可選擇相對地較小的減少比例；假使電路速度相對地較慢時，則應(yīng)選擇相對地較大的減少比例。以此方式，該相位誤差信號E的脈沖波形被均衡以減輕有限電路速度所帶來不良的影響。
上述所提及的實(shí)施例中，一相位誤差信號的離散電平(level)數(shù)目已由3(三元)個電平增加至5個電平。然而，此相位誤差信號可具有5個以上不同的電平數(shù)目。舉例來說，一脈沖整形電路可處理一多重電平相位誤差信號以產(chǎn)生多個二元輸出值，每一這些二元輸出值控制具某一強(qiáng)度的一正或一負(fù)脈沖。舉例來說，一相位誤差信號可具有的超過5個的不同離散值。
雖然本發(fā)明實(shí)施例中已公開相位檢測器的技術(shù)內(nèi)容，但本領(lǐng)域技術(shù)人員得以應(yīng)用此原理而實(shí)現(xiàn)于其它類型相位檢測器，例如線性相位檢測器(linearphase detector)。一般來說，為了補(bǔ)償由于有限電路速度所造成相位誤差信號失真(distortion)的情形，可加強(qiáng)高頻成分(適用情況為當(dāng)相位誤差信號快速地改變時)，或抑制低頻成分(適用情況為當(dāng)相位誤差信號沒有改變或慢速地改變)，或兩者兼用的方式來實(shí)現(xiàn)。
多個相位檢測器的實(shí)施例已公開。本發(fā)明亦提供了多實(shí)施例僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范疇，而對其進(jìn)行的等效修改或變更，均應(yīng)包含于后附的權(quán)利要求范圍中。
權(quán)利要求
1.一種用于數(shù)據(jù)通信的接收電路，其包含一相位檢測器，用于接收一輸入數(shù)據(jù)信號及一恢復(fù)時鐘信號，及用于產(chǎn)生一包含多個脈沖的一相位誤差信號，該相位誤差信號代表一該恢復(fù)時鐘信號與嵌入于該輸入數(shù)據(jù)信號內(nèi)的一參考時鐘之間的相位關(guān)系；一脈沖整形電路，耦接該相位檢測器，依據(jù)該相位誤差信號的一脈沖寬度，以調(diào)整該相位誤差信號的脈沖幅值；以及一時鐘電路，耦接該脈沖整形電路，根據(jù)該相位誤差信號以產(chǎn)生該恢復(fù)時鐘信號。
2.如權(quán)利要求1所述的電路，其中該脈沖整形電路根據(jù)該相位誤差信號的脈沖脈沖值與該相位誤差信號的取樣值之間的關(guān)系值，以決定出該相位誤差信號的該脈沖寬度是否大于T，其中T是該輸入數(shù)據(jù)信號的一數(shù)據(jù)率的一倒數(shù)。
3.如權(quán)利要求2所述的電路，當(dāng)該脈沖寬度該超過T之后，則減少該脈沖的該幅值直到該脈沖結(jié)束。
4.如權(quán)利要求3所述的電路，其中該脈沖的該幅值被減至一半。
5.如權(quán)利要求3所述的電路，其中該脈沖的該幅值被減至四分之三。
6.如權(quán)利要求1所述的電路，其中該脈沖整形電路包含一第一電路，根據(jù)該相位誤差信號及該相位誤差信號的取樣，以輸出多個控制信號；以及一第二電路，包含多個電流源及電流吸收器，該多個電流源及電流吸收器通過使用該多個控制信號來控制。
7.如權(quán)利要求6所述的電路，其中該第二電路包括多個開關(guān)，該多個電流源及電流吸收器分別與該多個開關(guān)相耦接，該多個控制信號用以控制該多個開關(guān)。
8.如權(quán)利要求1所述的電路，其中該脈沖整形電路可能增加的相位誤差信號的電平數(shù)目為至少3個電平。
9.如權(quán)利要求1所述的電路，其中該脈沖整形電路還包含一觸發(fā)器，使用該恢復(fù)時鐘信號以產(chǎn)生該相位誤差信號的取樣。
10.一種產(chǎn)生相位誤差信號的方法，該方法包含接收一相位誤差信號，該相位誤差信號為代表一嵌入于一輸入數(shù)據(jù)信號內(nèi)的一參考時鐘及根據(jù)該相位誤差信號所產(chǎn)生的一恢復(fù)時鐘信號之間的一相位關(guān)系；以及根據(jù)該相位誤差信號的一脈沖寬度，對該相位誤差信號的一脈沖的一幅值進(jìn)行調(diào)整。
11.如權(quán)利要求10所述的方法，當(dāng)該脈沖寬度該超過T之后，則減少該脈沖的該幅值，其中T是該輸入數(shù)據(jù)信號的一數(shù)據(jù)率的一倒數(shù)。
12.如權(quán)利要求11所述的方法，其中該脈沖的該幅值被減至一半或是四分之三。
13.如權(quán)利要求10所述的方法，其中該恢復(fù)時鐘信號由一使用該相位誤差信號來控制的可控制振蕩器所產(chǎn)生。
14.如權(quán)利要求10所述的方法，其中調(diào)整該相位誤差信號的該脈沖的該幅值的步驟還包括對該相位誤差信號進(jìn)行取樣，以產(chǎn)生一已取樣誤差信號；以及依據(jù)該已取樣誤差信號以及該相位誤差信號，對該相位誤差信號的該脈沖的該幅值進(jìn)行調(diào)整。
15.如權(quán)利要求10所述的方法，其中調(diào)整該相位誤差信號的脈沖的該幅值通過加強(qiáng)該相位誤差信號的高頻成分或抑制該相位誤差信號的低頻成分或兩者來實(shí)現(xiàn)。
16.一種產(chǎn)生相位誤差信號的方法，該方法包含接收一相位誤差信號，該相位誤差信號為代表嵌入于一輸入數(shù)據(jù)信號內(nèi)的一參考時鐘及根據(jù)該相位誤差信號所產(chǎn)生的一恢復(fù)時鐘信號間的相位關(guān)系；以及通過調(diào)整該相位誤差信號的脈沖的一幅值，對該相位誤差信號進(jìn)行均衡。
17.如權(quán)利要求16所述的方法，其中對該相位誤差信號進(jìn)行均衡的步驟包含抑制該相位誤差信號的低頻成分。
18.如權(quán)利要求16所述的方法，其中對該相位誤差信號進(jìn)行均衡的步驟包含儲存該相位誤差信號的一第一取樣值；比較該第一取樣值及該相位誤差信號的一目前值，其中該目前值出現(xiàn)于該第一取樣值之后的時間點(diǎn)；以及若該第一取樣值與該目前值相同，則減低該相位誤差信號的一幅值。
全文摘要
本發(fā)明通過一相位檢測器所產(chǎn)生的一相位誤差信號經(jīng)均衡后，以對有限電路速度所造成的相位誤差信號內(nèi)的失真情形進(jìn)行補(bǔ)償。其中，該均衡可基于抑制該相位誤差信號的低頻成分。
文檔編號H04L25/03GK1996977SQ20061017013
公開日2007年7月11日 申請日期2006年12月22日 優(yōu)先權(quán)日2005年12月22日
發(fā)明者林嘉亮 申請人:瑞昱半導(dǎo)體股份有限公司