專利名稱：Td-scdma功率放大器的自動電平控制裝置的制作方法
技術領域：
本實用新型涉及一種用于時分同步碼分多址(TD-SCDMA)功率放大器中自動電平控制的裝置。

背景技術：
自動電平控制是指當放大器工作于最大增益且輸出為最大功率時，增加輸入信號電平，放大器對輸出信號電平的控制能力。傳統(tǒng)的頻分多址直放站(如GSM直放站)均采用自動電平控制來保證設備的輸出為一定值，使設備不出現超負荷運行情況，但這在TD-SCDMA制式的通信系統(tǒng)中已經不能使用，這是因為TD-SCDMA制式是時分雙工模式，上行鏈路信號和下行鏈路信號處于同一頻率，通過時分復用的方式區(qū)分上行和下行。如附圖1所示，每一子幀又分成長度為675us的7個常規(guī)時隙和3個特殊時隙。這三個特殊時隙分別為DwPTS(下行導頻時隙)、G(保護時隙)和UpPTS(上行導頻時隙)。在7個常規(guī)時隙中，Ts0總是分配給下行鏈路，而Ts1總是分配給上行鏈路。上行時隙和下行時隙之間由轉換點分開。因此在TD-SCDMA制式中，TDSCDMA信號為脈沖突發(fā)信號，而并非連續(xù)信號，這就對普通放大器的自動電平控制帶來一定的困難，普通放大器是通過功率放大器后級電路的功率檢波反饋給前級電路的壓控衰減器實現自動電平控制，對于連續(xù)信號，自動電平控制受時間影響較小，即使響應速度慢也不會影響整體信號質量，因此普通放大器可以完成自動電平控制。但是對于突發(fā)信號，當信號出現的時候由于自動電平控制不能立即做出響應，而自動電平控制開始響應后造成突發(fā)信號已經失真，沒有真正起到自動電平控制的作用。

發(fā)明內容
本實用新型的目的是針對普通自動電平控制裝置的弊端和TD-SCDMA信號的特殊性，提供一種TD-SCDMA功率放大器的自動電平控制裝置，該裝置能根據實際情況對功率進行控制，避免放大器工作于過功率等非正常狀態(tài)影響信號質量，同時保護放大器不受損壞，減小維護成本，提高放大器運行中的可靠性，為移動通信運營商提供性價比更高可靠性更強的具有自動電平控制性能的功率放大器。
本實用新型的技術方案為一種TD-SCDMA功率放大器的自動電平控制裝置，其特征在于所述的裝置依次由能量檢測單元101、高速模數轉換AD單元102、現場可編程門陣列FPGA單元103和增益調節(jié)單元104電連接而成。
帶有本裝置的TD-SCDMA功率放大器工作步驟如下 (1)開啟放大單元； (2)能量檢測單元101對放大單元進行輸出功率檢測； (3)高速模數轉換AD單元102通過高速地AD采樣分別得到TD-SCDMA各個時隙的功率值并上報現場可編程門陣列FPGA單元103； (4)現場可編程門陣列FPGA單元103通過各個時隙功率值大小與設定控制功率值比較并計算下一幀需要調節(jié)增益的值； (5)判斷是否需要關閉放大單元關閉則返回步驟(1)，否則進入下一步； (6)增益調節(jié)單元104統(tǒng)一按照現場可編程門陣列FPGA單元103設定值進行增益調節(jié)，返回步驟(2)。
對于現有技術的問題“對于突發(fā)信號，當信號出現的時候由于自動電平控制不能立即做出響應，而自動電平控制開始響應后造成突發(fā)信號已經失真，沒有真正起到自動電平控制的作用?！北緦嵱眯滦褪沁@樣解決的高速模數轉換AD單元102通過AD采樣分別得到TD-SCDMA各個時隙的功率值并上報給現場可編程門陣列FPGA單元103，現場可編程門陣列FPGA單元103根據各時隙的功率值對增益調節(jié)單元104分別進行控制，哪個時隙的功率值大于設定值就對該時隙進行衰減控制，將各時隙的突發(fā)控制在設定范圍內，從而達到自動功率控制，保護放大器的目的。
本實用新型中各種數據的處理主要通過高速模數轉換AD單元102和現場可編程門陣列FPGA單元103的配合，能夠提供更快的響應速度，使該裝置能成功的實現自動功率控制。
本實用新型具有高可靠性、簡單易行的特點。

圖1為TD-SCDMA幀結構 圖2為本實用新型實施例的自動電平控制裝置的結構示意圖 圖3為圖2裝置在TD-SCDMA中的自動電平控制過程的原理框圖 圖4為圖2中的能量檢測101電路原理圖。
圖5為圖2中的高速采樣102電路原理圖。
圖6為圖2中的現場可編程門陣列FPGA單元103電路原理圖。
圖7為圖2中的增益調節(jié)單元104電路原理圖。
具體實施方式
參見圖2、圖3。本實用新型的TD-SCDMA放大器中的自動電平控制裝置如圖2所示，該自動電平控制裝置中模塊主要包括能量檢測單元101、高速模數轉換AD單元102、現場可編程門陣列FPGA單元103和增益調節(jié)單元104，它們依次電連接。能量檢測單元101的輸入口接TD-SCDMA放大器的功率輸出的耦合端。
帶有本裝置的TD-SCDMA功率放大器工作過程如下 (1)開啟放大單元； (2)能量檢測單元101對放大單元進行輸出功率檢測； (3)高速模數轉換AD單元102通過高速地AD采樣分別得到TD-SCDMA各個時隙的功率值并上報現場可編程門陣列FPGA單元103； (4)現場可編程門陣列FPGA單元103通過各個時隙功率值大小與設定控制功率值比較并計算下一幀需要調節(jié)增益的值； (5)判斷是否需要關閉放大單元，依據是增益調節(jié)范圍已經達到最大范圍，若是則關閉放大單元，返回步驟(1)，若沒有達到最大范圍則進入下一步； (6)增益調節(jié)單元104統(tǒng)一按照現場可編程門陣列FPGA單元103設定值在各時隙分別進行增益調節(jié)，返回步驟(2)重復檢測并處理，實時監(jiān)控放大器的輸出。
本裝置的增益調節(jié)單元104可以直接是TD-SCDMA功率放大器的放大單元，也可以是功率匹配電路加TD-SCDMA功率放大器的放大單元。
本實用新型實施例的具體電路原理圖如圖5-圖7所示。
本裝置主要使用FPGA單元對高速AD采樣，對各個時隙的功率進行監(jiān)測，若發(fā)現有時隙的功率值大于設定值，則對該時隙進行增益調節(jié)，使增益調節(jié)精確到每個時隙，一方面保證放大器的正常輸出，一方面不影響其它時隙的工作。
權利要求1.一種TD-SCDMA功率放大器的自動電平控制裝置，其特征在于所述的裝置依次由能量檢測單元(101)、高速模數轉換AD單元(102)、現場可編程門陣列FPGA單元(103)和增益調節(jié)單元(104)電連接而成。
專利摘要一種TD-SCDMA功率放大器的自動電平控制裝置，其特征在于所述的裝置依次由能量檢測單元101、高速模數轉換AD單元102、現場可編程門陣列FPGA單元103和增益調節(jié)單元104電連接而成。本實用新型中各種數據的處理主要通過高速模數轉換AD單元102和現場可編程門陣列FPGA單元103的配合，能夠提供更快的響應速度，使該裝置能成功的實現自動功率控制。本實用新型具有高可靠性、簡單易行的特點。
文檔編號H04J13/02GK201008156SQ20062015760
公開日2008年1月16日 申請日期2006年11月23日 優(yōu)先權日2006年11月23日
發(fā)明者晟 李, 陳東進, 余曉華, 杜明玉 申請人:武漢虹信通信技術有限責任公司