專利名稱：數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)涉及的是一種完全按照數(shù)字電視國際標(biāo)準(zhǔn)設(shè)計(jì)和生產(chǎn)的數(shù)字電視傳輸系統(tǒng)，可以提供數(shù)字電視課程所需的若干實(shí)驗(yàn)，同時可以作為實(shí)際數(shù)字電視傳輸課程培訓(xùn)時的實(shí)驗(yàn)裝置。
背景技術(shù)：
從數(shù)字電視MPEG2技術(shù)標(biāo)準(zhǔn)出臺以來，基于MPEG2技術(shù)的電視臺業(yè)務(wù)解決方案和新設(shè)備不斷推出，吸引了廣播電視行業(yè)的眾多目光，也吸引了眾多高校相關(guān)專業(yè)的注意。當(dāng)前在中國的許多城市，應(yīng)用MPEG2技術(shù)實(shí)現(xiàn)的數(shù)字電視已走進(jìn)千家萬戶。正因如此MPEG技術(shù)已贏得了普遍的關(guān)注。眾多院校也相繼開始了數(shù)字電視課程，而與此標(biāo)準(zhǔn)完全相應(yīng)的實(shí)驗(yàn)設(shè)備還不具備，至今還沒有一種設(shè)備能夠完整地把國際標(biāo)準(zhǔn)反映出來供學(xué)生實(shí)驗(yàn)或培訓(xùn)之用，而電視臺等部門專用的MPEG編解碼模塊又不能全面地展現(xiàn)當(dāng)今編碼壓縮技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的目的是針對上述不足之處提供一種數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)，該系統(tǒng)完全按照數(shù)字電視國際標(biāo)準(zhǔn)設(shè)計(jì)和生產(chǎn)的數(shù)字電視傳輸系統(tǒng)，可以提供數(shù)字電視課程所需的若干實(shí)驗(yàn)，同時可以作為實(shí)際數(shù)字電視傳輸課程培訓(xùn)時的實(shí)驗(yàn)裝置。
數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)是采取以下方案實(shí)現(xiàn)數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)包括DVD信號源、視音頻AD/DA模塊、視音頻信源編碼模塊、視音頻解碼模塊、數(shù)字電視監(jiān)視器、視頻攝像頭。
視音頻信源編碼模塊由編碼模塊的主芯片、外圍芯片構(gòu)成，編碼模塊的主芯片采用富士通公司的MB86391A芯片，外圍芯片包括可編程主程序存儲器MBM29LV800、兩片視頻數(shù)據(jù)緩沖器SDRAM HV57V643220DTP-6，用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，其中音頻A/D接口電路PCM1800的音頻數(shù)據(jù)直接與編碼模塊的主芯片的音頻數(shù)據(jù)接口相連，編碼模塊主芯片的視頻數(shù)據(jù)端口接收來自PHLIPS的視頻A/D芯片SAA7114的標(biāo)準(zhǔn)視頻輸出數(shù)據(jù)；音頻A/D接口電路PCM1800和視頻A/D芯片SAA7114都與HO-12B的晶振相連(頻率為24.576MHz)，二者的量化時鐘均由其提供；兩片視頻數(shù)據(jù)緩沖器SDRAM HV57V643220DTP-6用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，也與編碼模塊的主芯片MB86391A相連；型號HO-12B16.384MHZ的晶振也與編碼模塊的主芯片MB86391A相連，為其編碼提供時鐘；此外，編碼模塊的主芯片還提供外部串行控制接口，并通過芯片EPM7128接口(其作用是時序調(diào)整和數(shù)據(jù)緩沖)適當(dāng)?shù)鼐彌_與單片機(jī)89lv52進(jìn)行編碼參數(shù)的設(shè)置與調(diào)整，該編碼模塊的主芯片對輸入的視音頻數(shù)據(jù)經(jīng)過單片機(jī)初始化期間設(shè)定的壓縮編碼方式進(jìn)行編碼，然后再將編碼后的數(shù)據(jù)傳給與其相連的2塊整流芯片74HC245D8E380進(jìn)行整流，進(jìn)而將信號送給3塊TS流數(shù)據(jù)發(fā)生器AM26LV31C芯片形成標(biāo)準(zhǔn)TS流通過專用碼流輸出端口送出系統(tǒng)流。
該系統(tǒng)流經(jīng)過數(shù)據(jù)緩沖處理單元的處理形成標(biāo)準(zhǔn)的TS傳輸流，送入并行DVB接口，該接口分兩路輸出，一路直接送至MPEG解碼電路模塊進(jìn)行解碼，得到還原的視頻、音頻模擬輸出信號；另一路可供碼流分析儀分析相應(yīng)的編碼參數(shù)。其中的碼流分析測試模塊(對應(yīng)于圖中的測試模塊)對應(yīng)的測試點(diǎn)有碼流數(shù)據(jù)高位測試點(diǎn)，碼流時鐘信號測試點(diǎn)，碼流有效信號測試點(diǎn)，碼流同步信號測試點(diǎn)，碼流字錯誤指示測試點(diǎn)，視頻采樣時鐘測試點(diǎn)，視頻行同步脈沖測試點(diǎn)，視頻場同步脈沖測試點(diǎn)，音頻左右聲道時鐘測試點(diǎn)，音頻編碼時鐘測試點(diǎn)，音頻系統(tǒng)時鐘測試點(diǎn)。
視音頻解碼模塊包括數(shù)模轉(zhuǎn)換的主芯片、數(shù)據(jù)接收器、緩沖芯片。數(shù)模轉(zhuǎn)換的主芯片采用富士通MB86H20芯片，數(shù)據(jù)接收器負(fù)責(zé)接收和緩沖處理TS流，數(shù)據(jù)接收器采用三塊TS流數(shù)據(jù)接收器AM26LV32C接收芯片與完成TS流的解復(fù)用及視音頻信號的數(shù)模轉(zhuǎn)換的主芯片富士通MB86H20相連；同時負(fù)責(zé)碼流緩沖的緩沖芯片HY57V641620HG也與數(shù)模轉(zhuǎn)換的主芯片相連；處理后的信號送到輸出接口，此接口通過解碼板后面的傳輸線將信號送給數(shù)字電視監(jiān)視器(電視機(jī))進(jìn)行顯示。同時27M的晶振也與數(shù)模轉(zhuǎn)換的主芯片MB86H20相連，為其提供視音頻的D/A轉(zhuǎn)換提供時鐘。
數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)特點(diǎn)1、可以提供DVD和彩條信號等多種信號輸入模式；2、支持PAL和NTSC兩種電視制式；3、支持D1，HALF D1，SIF等多種圖像顯示格式；4、系統(tǒng)采用軟件設(shè)置，硬件測試觀測相結(jié)合的方式；
5、可編程設(shè)置多種碼流速率；6、觀測點(diǎn)多，可以對標(biāo)準(zhǔn)中涉及的各種參數(shù)進(jìn)行測量；7、設(shè)計(jì)思路清晰，緊密結(jié)合原理


以下將結(jié)合附圖對本發(fā)明作進(jìn)一步說明。
圖1是數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)的視音頻信源編碼模塊電子原理圖。
圖2是數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)的視音頻解碼模塊電子原理圖。
圖3是數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)示意圖。
具體實(shí)施例方式
參照附圖1、2、3，數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)包括DVD信號源、視音頻AD/DA模塊、視音頻信源編碼模塊、視音頻解碼模塊、數(shù)字電視監(jiān)視器、視頻攝像頭。
視音頻信源編碼模塊由編碼模塊的主芯片、外圍芯片構(gòu)成，編碼模塊的主芯片采用富士通公司的MB86391A芯片，外圍芯片包括可編程主程序存儲器MBM29LV800、兩片視頻數(shù)據(jù)緩沖器SDRAM HV57V643220DTP-6，用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，其中音頻A/D接口電路PCM1800的音頻數(shù)據(jù)直接與主芯片的音頻數(shù)據(jù)接口相連，編碼模塊主芯片的視頻數(shù)據(jù)端口接收來自PHLIPS的視頻A/D芯片SAA7114的標(biāo)準(zhǔn)視頻輸出數(shù)據(jù)；音頻A/D接口電路PCM1800和視頻A/D芯片SAA7114都與HO-12B的晶振相連(頻率為24.576MHz)，二者的量化時鐘均由其提供；兩片兩片視頻數(shù)據(jù)緩沖器SDRAM HV57V643220DTP-6用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，也與編碼模塊的主芯片MB86391A相連；型號HO-12B16.384MHZ的晶振也與編碼模塊的主芯片MB86391A相連，為其編碼提供時鐘；此外，編碼模塊的主芯片還提供外部串行控制接口，并通過芯片EPM7128接口(其作用是時序調(diào)整和數(shù)據(jù)緩沖)適當(dāng)?shù)鼐彌_與單片機(jī)89lv52進(jìn)行編碼參數(shù)的設(shè)置與調(diào)整，該編碼模塊的主芯片對輸入的視音頻數(shù)據(jù)經(jīng)過單片機(jī)初始化期間設(shè)定的壓縮編碼方式進(jìn)行編碼，然后再將編碼后的數(shù)據(jù)傳給與其相連的2塊74HC245D8E380芯片進(jìn)行整流，進(jìn)而將信號送給3塊AM26LV31C芯片形成標(biāo)準(zhǔn)TS流通過專用碼流輸出端口送出系統(tǒng)流。
該系統(tǒng)流經(jīng)過數(shù)據(jù)緩沖處理單元的處理形成標(biāo)準(zhǔn)的TS傳輸流，送入并行DVB接口，該接口分兩路輸出，一路直接送至MPEG解碼電路模塊進(jìn)行解碼，得到還原的視頻、音頻模擬輸出信號；另一路可供碼流分析儀分析相應(yīng)的編碼參數(shù)。其中的碼流分析測試模塊(對應(yīng)于圖中的測試模塊)對應(yīng)的測試點(diǎn)有碼流數(shù)據(jù)高位測試點(diǎn)，碼流時鐘信號測試點(diǎn)，碼流有效信號測試點(diǎn)，碼流同步信號測試點(diǎn)，碼流字錯誤指示測試點(diǎn)，視頻采樣時鐘測試點(diǎn)，視頻行同步脈沖測試點(diǎn)，視頻場同步脈沖測試點(diǎn)，音頻左右聲道時鐘測試點(diǎn)，音頻編碼時鐘測試點(diǎn)，音頻系統(tǒng)時鐘測試點(diǎn)。
視音頻解碼模塊包括數(shù)模轉(zhuǎn)換的主芯片、數(shù)據(jù)接收器、緩沖芯片。數(shù)模轉(zhuǎn)換的主芯片采用富士通MB86H20芯片，數(shù)據(jù)接收器負(fù)責(zé)接收和緩沖處理TS流，數(shù)據(jù)接收器采用三塊AM26LV32C接收芯片與完成TS流的解復(fù)用及視音頻信號的數(shù)模轉(zhuǎn)換的主芯片富士通MB86H20相連；同時負(fù)責(zé)碼流緩沖的緩沖芯片HY57V641620HG也與數(shù)模轉(zhuǎn)換的主芯片相連；處理后的信號送到輸出接口，此接口通過解碼板后面的傳輸線將信號送給數(shù)字電視監(jiān)視器(電視機(jī))進(jìn)行顯示。同時27M的晶振也與數(shù)模轉(zhuǎn)換的主芯片MB86H20相連，為其提供視音頻的D/A轉(zhuǎn)換提供時鐘。
參照附圖3所示數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)(JH8000DTV)主要由DVD信號源，視音頻AD/DA模塊，視音頻信源編碼模塊(內(nèi)部結(jié)構(gòu)如附圖1)，視音頻解碼模塊(內(nèi)部結(jié)構(gòu)如圖2)，數(shù)字電視監(jiān)視器，視頻攝像頭構(gòu)成。數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)還設(shè)置有總開關(guān)(總電源開關(guān))以及模塊開關(guān)分別為開關(guān)1、開關(guān)2、開關(guān)3。DVD信號源采用DVD影碟機(jī)。
參照附圖1，編碼模塊的主芯片采用富士通公司的MB86391A芯片，外圍芯片包括可編程主程序存儲器MBM29LV800、兩片SDRAM HV57V643220DTP-6用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，其中音頻A/D接口電路PCM1800的音頻數(shù)據(jù)直接與主芯片的音頻數(shù)據(jù)接口相連，編碼模塊的主芯片的視頻數(shù)據(jù)端口接收來自PHLIPS的視頻A/D芯片SAA7114的標(biāo)準(zhǔn)視頻輸出數(shù)據(jù)；PCM1800和SAA7114都與HO-12B的晶振相連(頻率為24.576MHz)，二者的量化時鐘均由其提供；兩片SDRAM HV57V643220DTP-6用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，也與編碼模塊的主芯片MB86391A相連；型號HO-12B16.384MHZ的晶振也與編碼模塊的主芯片MB86391A相連，為其編碼提供時鐘；此外，編碼模塊的主芯片還提供外部串行控制接口，并通過芯片EPM7128接口(其作用是時序調(diào)整和數(shù)據(jù)緩沖)適當(dāng)?shù)鼐彌_與單片機(jī)89lv52進(jìn)行編碼參數(shù)的設(shè)置與調(diào)整，該編碼模塊的主芯片對輸入的視音頻數(shù)據(jù)經(jīng)過單片機(jī)初始化期間設(shè)定的壓縮編碼方式進(jìn)行編碼，然后再將編碼后的數(shù)據(jù)傳給與其相連的2塊74HC245D8E380芯片進(jìn)行整流，進(jìn)而將信號送給3塊AM26LV31C芯片形成標(biāo)準(zhǔn)TS流通過專用碼流輸出端口送出系統(tǒng)流。
該系統(tǒng)流經(jīng)過數(shù)據(jù)緩沖處理單元的處理形成標(biāo)準(zhǔn)的TS流，送入并行DVB接口，該接口分兩路輸出，一路直接送至MPEG解碼電路模塊進(jìn)行解碼，得到還原的視頻、音頻模擬輸出信號；另一路可供碼流分析儀分析相應(yīng)的編碼參數(shù)。其中的碼流分析測試模塊(對應(yīng)于圖中的測試模塊)對應(yīng)的測試點(diǎn)有碼流數(shù)據(jù)高位測試點(diǎn)，碼流時鐘信號測試點(diǎn)，碼流有效信號測試點(diǎn)，碼流同步信號測試點(diǎn)，碼流字錯誤指示測試點(diǎn)，視頻采樣時鐘測試點(diǎn)，視頻行同步脈沖測試點(diǎn)，視頻場同步脈沖測試點(diǎn)，音頻左右聲道時鐘測試點(diǎn)，音頻編碼時鐘測試點(diǎn)，音頻系統(tǒng)時鐘測試點(diǎn)。
參照圖2，數(shù)據(jù)接收器負(fù)責(zé)接收和緩沖處理TS流，數(shù)據(jù)接收器中的三塊AM26LV32C接收芯片與完成TS流的解復(fù)用及視音頻信號的數(shù)模轉(zhuǎn)換的主芯片富士通MB86H20相連；同時負(fù)責(zé)碼流緩沖的HY57V641620HG也與數(shù)模轉(zhuǎn)換的主芯片相連；處理后的信號送到輸出接口，此接口通過解碼板后面的傳輸線將信號送給監(jiān)視器(電視機(jī))進(jìn)行顯示。同時27M的晶振也與數(shù)模轉(zhuǎn)換的主芯片MB86H20相連，為其提供視音頻的D/A轉(zhuǎn)換提供時鐘。
結(jié)合附圖1，附圖2，附圖3信號的流程論述如下信號有DVD信號源產(chǎn)生(對應(yīng)于圖1的視音頻模擬信號輸入)，通過DVD后面的接口通過信號線(1根視頻連接線，1根左聲道信號線，1根右聲道信號線)傳給MPEG編碼模塊實(shí)驗(yàn)板(內(nèi)部結(jié)構(gòu)與信號流程如圖1)，此時信號分為兩路，一路是模擬視頻信號，一路是模擬音頻信號，其中視頻信號送如SAA7114進(jìn)行視頻信號的抽樣量化，音頻信號送入PCM1800進(jìn)行量化，二者的量化時鐘HO-12B的晶振提供的24.576MHz時鐘分頻后得到的，量化后的數(shù)字信號送入主芯片進(jìn)行壓縮編碼和復(fù)用，主芯片在處理視頻信號時會用到兩塊型號為SDRAMHV57V643220DTP-6(緩存芯片)，同時在芯片MBM29LV800中存有主芯片所需的程序，主芯片在對視音頻信號處理完畢后將信號送給74HC245D8E380和AM26LV31C進(jìn)行調(diào)整處理形成標(biāo)準(zhǔn)的TS流，送入并行DVB接口，該接口分兩路輸出，一路直接送至MPEG解碼電路模塊進(jìn)行解碼，得到還原的視頻、音頻模擬輸出信號；另一路可供碼流分析儀分析相應(yīng)的編碼參數(shù)。
在電腦界面上可以對數(shù)字電視中有關(guān)的參數(shù)進(jìn)行改變進(jìn)行實(shí)驗(yàn)，電腦232接口線一端接電腦的232接口，另一端接實(shí)驗(yàn)系統(tǒng)的串口(即圖1中的串口)，此串口通過單片機(jī)和芯片EPM7128與主芯片相連。接收端MPEG解碼模塊實(shí)驗(yàn)板(如圖2)通過并口連接線接收來自編碼模塊碼的標(biāo)準(zhǔn)復(fù)合碼流信號，然后將其送給接收TS流的三塊芯片AM26LV32C，芯片在接收到的信號送給解碼模塊主芯片富士通MB86H20進(jìn)行信號的解復(fù)用解碼和反量化(時鐘由27MHZ晶振提供)，最后將恢復(fù)的模擬信號送到電視機(jī)進(jìn)行觀測。
以上的信號流程概括起來是這樣的DVD信號源→MPEG編碼模塊實(shí)驗(yàn)板→MPEG編碼模塊實(shí)驗(yàn)板→監(jiān)視器(打開總開關(guān)和開關(guān)2，開關(guān)3即可)；另外此系統(tǒng)也可以構(gòu)成如下的系統(tǒng)DVD信號源→視音頻AD/DA模塊實(shí)驗(yàn)板→監(jiān)視器(打開總開關(guān)和開關(guān)1即可)本發(fā)明的實(shí)驗(yàn)和操作(1)附圖3中對應(yīng)的視音頻的AD/DA模塊對應(yīng)的實(shí)驗(yàn)有軟件(此軟件與系統(tǒng)對應(yīng)，基于VB.net環(huán)境)上可以進(jìn)行色度設(shè)置，對比度設(shè)置，輸入信號源選擇設(shè)置，信號源制式設(shè)置，場信號標(biāo)識行設(shè)置，行有效像素數(shù)設(shè)置，亮色延遲設(shè)置，彩色關(guān)閉設(shè)置，音頻采樣頻率設(shè)置，音頻量化比特數(shù)設(shè)置，靜音模式設(shè)置硬件上可以進(jìn)行的測試模擬電視的行同步信號測試，模擬電視的場同步信號測試，奇偶場信號FID測試點(diǎn)參考時鐘信號RTC測試，數(shù)據(jù)時鐘DATACLK測試，10bit輸出數(shù)據(jù)測試，左右時鐘ALRCK測試，音頻數(shù)據(jù)ADATA測試，音頻比特時鐘BCK測試，音頻比特時鐘ASCLK測試(2)視音頻編碼參數(shù)設(shè)置模塊(對應(yīng)圖1)可以進(jìn)行的實(shí)驗(yàn)和操作有軟件(此軟件與系統(tǒng)對應(yīng)，用VB.net開發(fā))上可以進(jìn)行系統(tǒng)模式設(shè)置，可以設(shè)置MPEG-1或MPEG-2編碼方式，系統(tǒng)編碼碼流模式設(shè)置，可以設(shè)置編碼碼流輸出格式節(jié)目碼流(PS)或傳輸碼流(TS)，可編程設(shè)置GOP結(jié)構(gòu)I、B、P幀的組合，包括I、IP、IBP、IBBP等，可編程設(shè)置編碼速率512K---15M(NX256K，N＝2-57)，可編程設(shè)置數(shù)字視頻標(biāo)識碼VPID，可編程設(shè)置數(shù)字音頻標(biāo)識碼APID，可編程設(shè)置數(shù)字參考時鐘標(biāo)識碼PCRPID，可編程設(shè)置僅視頻編碼，音頻不編碼工作方式，可設(shè)置音頻工作層layer1和layer2，設(shè)置音頻采樣速率，設(shè)置音頻編碼輸出速率，設(shè)置音頻預(yù)加重模式，設(shè)置音頻聲道處理模式，設(shè)置音頻PES標(biāo)志，可編程設(shè)置編碼模式，可編程設(shè)置編碼速率512K-15M(NX256K，N＝2-57)，設(shè)置圖像采樣模式，可編程設(shè)置GOP模式，可編程設(shè)置GOP長度，可編程設(shè)置圖像編碼D1、4/3D1、2/3 D1、1/2 D1、SIF、QSIF、SliceScreen，可編程設(shè)置圖像預(yù)處理濾波模式。
硬件上可以進(jìn)行的測試碼流數(shù)據(jù)高位測試，碼流時鐘信號測試，碼流有效信號測試，碼流同步信號測試，碼流字錯誤指示測試，視頻采樣時鐘測試，視頻行同步脈沖測試，視頻場同步脈沖測試，音頻左右聲道時鐘測試，音頻編碼時鐘測試，音頻系統(tǒng)時鐘測試。
(3)視音頻解碼碼模塊(對應(yīng)附圖2)可以進(jìn)行的實(shí)驗(yàn)和操作有可測TS流數(shù)據(jù)(LSB)，TS流有效數(shù)據(jù)，編碼時鐘測試點(diǎn)，TS流數(shù)據(jù)同步，左右聲道輸出，圖象輸出，也可以通過小按鈕對節(jié)目進(jìn)行音量設(shè)置和節(jié)目搜索及視音頻標(biāo)識PID查看等。
權(quán)利要求
1.一種數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)，其特征在于實(shí)驗(yàn)系統(tǒng)包括DVD信號源、視音頻AD/DA模塊、視音頻信源編碼模塊、視音頻解碼模塊、數(shù)字電視監(jiān)視器、視頻攝像頭；視音頻信源編碼模塊由編碼模塊的主芯片、外圍芯片構(gòu)成，外圍芯片包括可編程主程序存儲器(MBM29LV800)、兩片視頻數(shù)據(jù)緩沖器(SDRAMHV57V643220DTP-6)，用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，其中音頻A/D接口電路(PCM1800)的音頻數(shù)據(jù)直接與主芯片的音頻數(shù)據(jù)接口相連，編碼模塊主芯片的視頻數(shù)據(jù)端口接收視頻A/D芯片(SAA7114)的標(biāo)準(zhǔn)視頻輸出數(shù)據(jù)；音頻A/D接口電路(PCM1800)和視頻A/D芯片(SAA7114)都與晶振(H0-12B)相連，二者的量化時鐘均由其提供；兩片視頻數(shù)據(jù)緩沖器(SDRAMHV57V643220DTP-6)用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，也與編碼模塊的主芯片(MB86391A)相連；晶振(H0-12B)也與編碼模塊的主芯片(MB86391A)相連，為其編碼提供時鐘；此外，編碼模塊的主芯片還提供外部串行控制接口，并通過芯片(EPM7128)接口，其作用是時序調(diào)整和數(shù)據(jù)緩沖，地緩沖與單片機(jī)(891v52)進(jìn)行編碼參數(shù)的設(shè)置與調(diào)整，該編碼模塊的主芯片對輸入的視音頻數(shù)據(jù)經(jīng)過單片機(jī)初始化期間設(shè)定的壓縮編碼方式進(jìn)行編碼，然后再將編碼后的數(shù)據(jù)傳給與其相連的2塊整流芯片(74HC245D8E380)進(jìn)行整流，進(jìn)而將信號送給3塊TS流數(shù)據(jù)發(fā)生器(AM26LV31C)芯片形成標(biāo)準(zhǔn)TS流通過專用碼流輸出端口送出系統(tǒng)流；視音頻解碼模塊包括數(shù)模轉(zhuǎn)換的主芯片、數(shù)據(jù)接收器、緩沖芯片；數(shù)據(jù)接收器負(fù)責(zé)接收和緩沖處理TS流，數(shù)據(jù)接收器采用三塊TS流數(shù)據(jù)接收器(AM26LV32C)接收芯片與完成TS流的解復(fù)用及視音頻信號的數(shù)模轉(zhuǎn)換的主芯片相連；同時負(fù)責(zé)碼流緩沖的緩沖芯片(HY57V641620HG)也與數(shù)模轉(zhuǎn)換的主芯片相連；處理后的信號送到輸出接口，此接口通過解碼板后面的傳輸線將信號送給數(shù)字電視監(jiān)視器進(jìn)行顯示，同時晶振也與數(shù)模轉(zhuǎn)換的主芯片相連，為其提供視音頻的D/A轉(zhuǎn)換提供時鐘。
2.根據(jù)權(quán)利要求1所述的數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)，其特征在于編碼模塊的主芯片采用富士通公司的MB86391A芯片。
3.根據(jù)權(quán)利要求1所述的數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)，其特征在于該系統(tǒng)流經(jīng)過數(shù)據(jù)緩沖處理單元的處理形成標(biāo)準(zhǔn)的TS傳輸流，送入并行DVB接口，該接口分兩路輸出，一路直接送至MPEG解碼電路模塊進(jìn)行解碼，得到還原的視頻、音頻模擬輸出信號；另一路可供碼流分析儀分析相應(yīng)的編碼參數(shù)；其中的碼流分析測試模塊對應(yīng)的測試點(diǎn)有碼流數(shù)據(jù)高位測試點(diǎn)，碼流時鐘信號測試點(diǎn)，碼流有效信號測試點(diǎn)，碼流同步信號測試點(diǎn)，碼流字錯誤指示測試點(diǎn)，視頻采樣時鐘測試點(diǎn)，視頻行同步脈沖測試點(diǎn)，視頻場同步脈沖測試點(diǎn)，音頻左右聲道時鐘測試點(diǎn)，音頻編碼時鐘測試點(diǎn)，音頻系統(tǒng)時鐘測試點(diǎn)。
4.根據(jù)權(quán)利要求1所述的數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)，其特征在于數(shù)模轉(zhuǎn)換的主芯片采用富士通MB86H20主芯片。
全文摘要
本發(fā)明數(shù)字電視課程實(shí)驗(yàn)系統(tǒng)涉及的是一種完全按照數(shù)字電視國際標(biāo)準(zhǔn)設(shè)計(jì)和生產(chǎn)的數(shù)字電視傳輸系統(tǒng)，可以提供數(shù)字電視課程所需的若干實(shí)驗(yàn)，同時可以作為實(shí)際數(shù)字電視傳輸課程培訓(xùn)時的實(shí)驗(yàn)裝置。實(shí)驗(yàn)系統(tǒng)包括DVD信號源、視音頻AD/DA模塊、視音頻信源編碼模塊、視音頻解碼模塊、數(shù)字電視監(jiān)視器、視頻攝像頭；視音頻信源編碼模塊由編碼模塊的主芯片、外圍芯片構(gòu)成，外圍芯片包括可編程主程序存儲器(MBM29LV800)、兩片視頻數(shù)據(jù)緩沖器(SDRAMHV57V643220DTP－6)，用作編碼模塊的主芯片處理視頻數(shù)據(jù)的緩沖器，其中音頻A/D接口電路(PCM1800)的音頻數(shù)據(jù)直接與主芯片的音頻數(shù)據(jù)接口相連；視音頻解碼模塊包括數(shù)模轉(zhuǎn)換的主芯片、數(shù)據(jù)接收器、緩沖芯片。
文檔編號H04N7/52GK101068354SQ20071002188
公開日2007年11月7日 申請日期2007年5月9日 優(yōu)先權(quán)日2007年5月9日
發(fā)明者李曉飛, 瞿建輝 申請人:南京捷輝科技有限公司