專利名稱：基于嵌入式以太網(wǎng)技術(shù)的led顯示屏數(shù)據(jù)通信設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及多媒體技術(shù)領(lǐng)域，特別是光電顯示技術(shù)領(lǐng)域。
背景技術(shù)：
目前，大屏幕LED顯示屏的應(yīng)用已經(jīng)十分廣泛，其發(fā)展的關(guān)鍵技術(shù)問(wèn)題在于以下兩個(gè)方面，第一，如何進(jìn)一步改觀其顯示效果，使其在各種應(yīng)用場(chǎng)合中都能表現(xiàn)出最佳的色彩效果。第二，如何提高其抗干擾能力，增強(qiáng)其工作穩(wěn)定性。大屏幕LED顯示屏抗干擾能力差，故障率高，其原因是多方面的。數(shù)據(jù)傳輸?shù)牟环€(wěn)定是其中一個(gè)主要原因，LED顯示屏一般屏幕面積較大，受到制板和加工工藝的限制，通常都采用模塊化方式進(jìn)行設(shè)計(jì)，即首先設(shè)計(jì)出各顯示模塊，然后使用時(shí)根據(jù)實(shí)際情況將各個(gè)顯示模塊進(jìn)行組合。模塊與模塊之間的連接線往往采用普通排線進(jìn)行連接，由于整個(gè)LED顯示屏顯示模塊越多，模塊之間的連線也會(huì)越多，線路連接也會(huì)越復(fù)雜，這樣，整個(gè)顯示屏工作時(shí)出故障的幾率也會(huì)越大，運(yùn)行穩(wěn)定性也越差，越易受干擾。
而目前，十兆、百兆、甚至千兆以太網(wǎng)絡(luò)的快速發(fā)展，使得以太網(wǎng)絡(luò)的通信速度越來(lái)越快，而它所具有的布線簡(jiǎn)單、誤碼率低、組網(wǎng)協(xié)議成熟等優(yōu)點(diǎn)，完全能夠滿足LED顯示屏數(shù)據(jù)通信的需要。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種LED顯示屏數(shù)據(jù)通信方法。
本發(fā)明是將嵌入式以太網(wǎng)技術(shù)應(yīng)用于LED顯示屏的高速數(shù)據(jù)傳輸，將計(jì)算機(jī)獲取的視頻數(shù)據(jù)通過(guò)網(wǎng)卡發(fā)送到顯示屏的Hub模塊，然后由Hub將數(shù)據(jù)分發(fā)到各顯示屏控制模塊，顯示屏控制模塊控制從以太網(wǎng)接口讀取數(shù)據(jù)，并按TCP/IP協(xié)議進(jìn)行解析，同時(shí)，將提取出的數(shù)據(jù)實(shí)時(shí)顯示在LED屏幕上，完成了LED顯示屏的數(shù)據(jù)傳輸過(guò)程。
本發(fā)明主要包括控制主機(jī)、顯示屏Hub模塊、顯示屏顯示控制模塊和顯示模塊?？刂浦鳈C(jī)可以是一臺(tái)計(jì)算機(jī)或一個(gè)其它的網(wǎng)絡(luò)終端設(shè)備，它直接與顯示屏Hub模塊相連，主要負(fù)責(zé)為顯示屏顯示提供所需要的數(shù)據(jù)。控制主機(jī)必須帶有符合IEEE802.3標(biāo)準(zhǔn)的以太網(wǎng)接口，控制主機(jī)通過(guò)該接口數(shù)據(jù)發(fā)給顯示屏Hub模塊。顯示屏Hub模塊與控制主機(jī)和顯示控制模塊相連，主要負(fù)責(zé)接收控制主機(jī)傳來(lái)的以太網(wǎng)數(shù)據(jù)，并將數(shù)據(jù)分發(fā)往各顯示控制模塊?？刂浦鳈C(jī)與顯示屏Hub模塊，顯示屏Hub模塊與各顯示屏控制模塊之間均采用普通雙絞線連接，通信協(xié)議均采TCP/IP協(xié)議。顯示屏顯示控制模塊是本發(fā)明的核心內(nèi)容，它直接與顯示模塊相連，主要包括一塊FPGA和一個(gè)以太網(wǎng)接口，除實(shí)現(xiàn)控制顯示模塊正常顯示外，F(xiàn)PGA還完成對(duì)以太網(wǎng)接口的初始化設(shè)置、控制以太網(wǎng)接口檢測(cè)接收數(shù)據(jù)、按標(biāo)準(zhǔn)協(xié)議對(duì)數(shù)據(jù)進(jìn)行解析、更新顯示模塊顯示內(nèi)容等功能。
本發(fā)明控制主機(jī)、顯示控制模塊之間采用星形拓?fù)浣Y(jié)構(gòu)通過(guò)顯示屏Hub模塊進(jìn)行組網(wǎng)，從而實(shí)現(xiàn)數(shù)據(jù)的高速、穩(wěn)定傳輸。
本發(fā)明顯示控制模塊主要包括FPGA、網(wǎng)卡芯片、阻抗變換器和RJ45接口，如附圖1所示。FPGA完成對(duì)網(wǎng)卡芯片的初始化后，則進(jìn)入循環(huán)檢測(cè)狀態(tài)，不斷循環(huán)檢測(cè)網(wǎng)卡芯片是否有數(shù)據(jù)包收到。具體是通過(guò)對(duì)FPGA進(jìn)行編程，在FPGA內(nèi)部實(shí)現(xiàn)一個(gè)狀態(tài)機(jī)來(lái)實(shí)現(xiàn)的。
本發(fā)明FPGA內(nèi)部狀態(tài)機(jī)主要分5個(gè)狀態(tài)，分別為復(fù)位狀態(tài)、延時(shí)狀態(tài)、初始化狀態(tài)、數(shù)據(jù)接收狀態(tài)和數(shù)據(jù)處理狀態(tài)。各狀態(tài)轉(zhuǎn)移情況如附圖2所示。具體內(nèi)容為a.復(fù)位狀態(tài)，此狀態(tài)就是將網(wǎng)卡芯片復(fù)位引腳RSTDRV拉為高電平，使網(wǎng)卡芯片復(fù)位。b.延時(shí)狀態(tài)，由于網(wǎng)卡復(fù)位操作需要至少幾毫秒的時(shí)間，因而，在網(wǎng)卡復(fù)位信號(hào)發(fā)出以后，需要等待一段時(shí)間，確保網(wǎng)卡完成復(fù)位。具體延時(shí)采用觸發(fā)器的方式進(jìn)行，延時(shí)時(shí)間長(zhǎng)短可通過(guò)設(shè)定計(jì)數(shù)器最大值來(lái)進(jìn)行調(diào)節(jié)。c.初始化狀態(tài)，此狀態(tài)完成對(duì)網(wǎng)卡芯片的初始化操作，具體為定義兩個(gè)初始化常量表，其中一個(gè)為初始化寄存器地址列表，另一個(gè)為所對(duì)應(yīng)的初始化數(shù)據(jù)列表，這兩個(gè)表中地址和數(shù)據(jù)為一一對(duì)應(yīng)關(guān)系，整個(gè)初始化過(guò)程實(shí)際上就是依次讀取兩個(gè)表中的初始化地址和數(shù)據(jù)，將它們逐個(gè)寫入網(wǎng)卡芯片的過(guò)程。d.循環(huán)檢測(cè)狀態(tài)，初始化完成后，網(wǎng)卡芯片的當(dāng)前頁(yè)面寄存器CURR和邊界寄存器BNRY被置為相等的值，當(dāng)網(wǎng)卡芯片收到數(shù)據(jù)時(shí)，當(dāng)前頁(yè)面寄存器CURR便會(huì)自動(dòng)增加，因此，只需FPGA循環(huán)讀取BNRY寄存器和CURR寄存器的值，當(dāng)檢測(cè)到BNRY寄存器的值不等于CURR時(shí)，F(xiàn)PGA便可以從網(wǎng)卡芯片中讀取相應(yīng)的數(shù)據(jù)，并同時(shí)使BNRY寄存器加1，直到其再次等于CURR寄存器。e.數(shù)據(jù)處理狀態(tài)，當(dāng)檢測(cè)到收到新的數(shù)據(jù)包后，F(xiàn)PGA從網(wǎng)卡芯片中讀取該數(shù)據(jù)包，并根據(jù)IP協(xié)議分析本數(shù)據(jù)包的源、目的IP地址，確認(rèn)是否為本機(jī)所需數(shù)據(jù)包，如果是，則繼續(xù)進(jìn)行應(yīng)用層解析，否則，丟棄該包。
本發(fā)明可顯著增強(qiáng)LED顯示屏抗干擾能力，提高LED顯示屏的工作性能。


圖1LED顯示屏網(wǎng)絡(luò)接口硬件結(jié)構(gòu)示意圖；圖2為FPGA控制網(wǎng)卡軟件設(shè)計(jì)狀態(tài)圖；圖3為L(zhǎng)ED顯示屏整體結(jié)構(gòu)示意圖；圖4為顯示控制系統(tǒng)軟件設(shè)計(jì)流程圖。
下面對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。
具體實(shí)施例方式
本發(fā)明即LED顯示屏數(shù)據(jù)通信方法通過(guò)附圖3所示結(jié)構(gòu)進(jìn)行具體實(shí)施將Hub模塊設(shè)計(jì)于LED顯示屏大屏幕后面，LED顯示屏各顯示控制模塊通過(guò)普通雙絞線直接連入Hub，整個(gè)顯示屏只通過(guò)從Hub模塊引出的一根雙絞線與外部控制主機(jī)相連。
控制主機(jī)采集視頻數(shù)據(jù)后，將數(shù)據(jù)封裝后通過(guò)網(wǎng)卡發(fā)給以太網(wǎng)，具體實(shí)現(xiàn)是對(duì)Windwos操作系統(tǒng)的套接字進(jìn)行編程。由于IP協(xié)議規(guī)定每個(gè)IP數(shù)據(jù)包大小不能超過(guò)1514字節(jié)，因此，可以采取將待發(fā)送數(shù)據(jù)封裝成數(shù)據(jù)包的形式分批發(fā)送，每個(gè)數(shù)據(jù)包封裝1024字節(jié)數(shù)據(jù)，即可滿足要求。數(shù)據(jù)包在封裝過(guò)程中，需要添加IP頭部，其中最核心的是數(shù)據(jù)包的目的IP地址和目的MAC地址。具體確定方法為目的IP地址的前三位必須與本機(jī)IP地址的前三位相同，目的IP地址和MAC地址均根據(jù)本數(shù)據(jù)將要發(fā)往的顯示模塊來(lái)確定，而各顯示模塊的IP地址和MAC地址在設(shè)計(jì)時(shí)已經(jīng)唯一確定，并且，各顯示模塊IP地址和MAC地址的對(duì)應(yīng)關(guān)系添加在控制主機(jī)的IP地址映射緩存中，這樣，控制主機(jī)就根據(jù)IP地址映射緩存中的映射關(guān)系自動(dòng)添加IP頭部，將數(shù)據(jù)封裝。
顯示屏的顯示控制模塊主要完成數(shù)據(jù)接收掃描控制，數(shù)據(jù)接收采用RTL8019作為接口芯片，RTL8019是Realtek公司生產(chǎn)的一顆外圍接口簡(jiǎn)單、集快速以太網(wǎng)MAC層、物理層和收發(fā)器于一體、價(jià)格低廉的網(wǎng)絡(luò)接口芯片。在本設(shè)計(jì)中，省掉了RTL8019外部的ROM和EEPROM，上電時(shí)所需的寄存器初始化參數(shù)由FPGA進(jìn)行配置。
RTL8019的收發(fā)線路是一對(duì)差分線，經(jīng)過(guò)變比為1∶1的以太網(wǎng)變壓器后與網(wǎng)線相連，以太網(wǎng)變壓器的主要作用是阻抗匹配，信號(hào)整形，隔離網(wǎng)絡(luò)，濾除網(wǎng)絡(luò)和設(shè)備的噪音。
用FPGA對(duì)RTL8019AS的RESDRV來(lái)進(jìn)行復(fù)位操作。RSTDRV為高電平有效，為了使復(fù)位可靠，給該引腳施加一個(gè)1ms左右的高電平就可以復(fù)位。復(fù)位過(guò)程還會(huì)執(zhí)行一些其它操作，也需要一定的時(shí)間，因此為了使它完全復(fù)位，在程序中延時(shí)了900毫秒。
FPGA對(duì)RTL8019復(fù)位完成后，接下來(lái)便進(jìn)行初始化操作，初始化主要是設(shè)置物理地址、工作模式和相應(yīng)的寄存器初值，每個(gè)以太網(wǎng)接口均設(shè)計(jì)唯一的IP地址和物理地址。然后進(jìn)行網(wǎng)絡(luò)監(jiān)聽(tīng)狀態(tài)，檢查是否收到新的數(shù)據(jù)。如果沒(méi)有收到，F(xiàn)PGA則不斷循環(huán)檢測(cè)，如果有新的數(shù)據(jù)到來(lái)，則將這些數(shù)據(jù)讀入緩沖區(qū)，并對(duì)收到的數(shù)據(jù)按圖4所示流程圖進(jìn)行處理FPGA對(duì)數(shù)據(jù)包進(jìn)行分析，判斷是ARP包還是IP包，如果是ARP包，則直接回復(fù)，如果是IP包，則繼續(xù)判斷是否為UDP包，如果是則對(duì)該數(shù)據(jù)包進(jìn)行相應(yīng)的解接收處理，完成后繼續(xù)進(jìn)入循環(huán)檢測(cè)狀態(tài)。
權(quán)利要求
1.一種LED顯示屏數(shù)據(jù)通信設(shè)備，其特征在于包括控制主機(jī)、顯示屏Hub模塊、顯示屏顯示控制模塊和顯示模塊，LED顯示屏的控制模塊各設(shè)計(jì)有一個(gè)以太網(wǎng)接口，由FPGA對(duì)顯示屏進(jìn)行控制，包括對(duì)以太網(wǎng)接口的初始化設(shè)置、控制以太網(wǎng)接口檢測(cè)接收數(shù)據(jù)、按標(biāo)準(zhǔn)協(xié)議對(duì)數(shù)據(jù)進(jìn)行解析、更新顯示模塊顯示內(nèi)容，顯示屏各顯示模塊直接通過(guò)一個(gè)集線器后接入以太網(wǎng)絡(luò)，實(shí)現(xiàn)數(shù)據(jù)在主機(jī)與顯示屏之間的實(shí)時(shí)傳輸。
2.根據(jù)權(quán)利要求1所述的LED顯示屏數(shù)據(jù)通信設(shè)備，其特征在于所述的以太網(wǎng)接口相互獨(dú)立且分別對(duì)應(yīng)一個(gè)唯一確定的物理地址。
3.一種利用權(quán)利要求1所述的LED顯示屏數(shù)據(jù)通信設(shè)備進(jìn)行通訊的方法，其特征在于先通過(guò)主機(jī)獲取所需要顯示的視頻數(shù)據(jù)，再通過(guò)網(wǎng)卡將數(shù)據(jù)發(fā)往顯示屏的Hub模塊，然后由Hub將數(shù)據(jù)分發(fā)給顯示屏各控制模塊，由FPGA對(duì)顯示屏進(jìn)行控制，顯示屏控制模塊將所接收數(shù)據(jù)進(jìn)行提取、解析，數(shù)據(jù)在以太網(wǎng)線路上以IP包的形式進(jìn)行傳輸，由顯示模塊顯示。
全文摘要
一種基于嵌入式以太網(wǎng)技術(shù)的LED顯示屏數(shù)據(jù)通信設(shè)備和方法，LED顯示屏屏體由若干個(gè)獨(dú)立的顯示模塊組成，各顯示模塊由對(duì)應(yīng)的控制模塊控制，在每個(gè)顯示控制模塊均設(shè)計(jì)一個(gè)以太網(wǎng)接口，按照星形拓?fù)浣Y(jié)構(gòu)將各顯示控制模塊通過(guò)中心集線器接入普通以太網(wǎng)絡(luò)，而計(jì)算機(jī)從以太網(wǎng)的另一個(gè)終端接入，按TCP/IP協(xié)議實(shí)現(xiàn)計(jì)算機(jī)與顯示屏之間數(shù)據(jù)傳輸。本發(fā)明具有接入方便、通信穩(wěn)定、可實(shí)現(xiàn)遠(yuǎn)程控制等特點(diǎn)。采用此方法可顯著增強(qiáng)LED顯示屏抗干擾能力，提高LED顯示屏的工作性能。
文檔編號(hào)H04L12/44GK101090353SQ20071003537
公開(kāi)日2007年12月19日 申請(qǐng)日期2007年7月17日 優(yōu)先權(quán)日2007年7月17日
發(fā)明者鄧宏貴, 李志堅(jiān), 吳讓亮, 方遠(yuǎn)孟 申請(qǐng)人:中南大學(xué)