專利名稱：無線通信模塊及可具有所述模塊的終端設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于無線通信模塊設(shè)計(jì)技術(shù)領(lǐng)域，具體地說，是涉及一種將雙總線連接模式的單芯片設(shè)計(jì)成單總線連接方式的無線通信模塊設(shè)計(jì)，以及采用所述無線通信模塊的終端設(shè)備。

背景技術(shù)：
在移動(dòng)通信終端設(shè)計(jì)行業(yè)中，手機(jī)針對通信部分至少需要四塊芯片一個(gè)基帶芯片、兩塊射頻芯片，另有一塊是電源管理芯片。單芯片就是把四塊芯片集成到一塊芯片，可以同時(shí)提供以前四塊芯片的功能，面積節(jié)省了50％，因此，在無線通信模塊的設(shè)計(jì)中被廣泛采用。
對于目前的CDMA手機(jī)來說，其無線通信模塊一般采用高通公司研發(fā)的QSC系列單芯片平臺(tái)組建電路，最為常用的三種QSC系列單芯片平臺(tái)為QSC6010、QSC6020和QSC6030。三種單芯片QSC6010、QSC6020和QSC6030的管腳位置及定義基本相同，QSC6010芯片主要針對語音短信需求設(shè)計(jì)；QSC6020芯片在滿足QSC6010所有功能的基礎(chǔ)上，還包含了數(shù)據(jù)業(yè)務(wù)設(shè)計(jì)；而QSC6030芯片在滿足QSC6020所有功能的基礎(chǔ)上，還包含了攝像頭功能。高通公司對三種芯片推薦的使用方式大不一樣要求QSC6010芯片使用單總線方式，配合異步模式存儲(chǔ)器；QSC6020和QSC6030芯片使用雙總線方式，配合BURST模式存儲(chǔ)器，即突發(fā)式模式存儲(chǔ)器。三種芯片的總線連接方式如圖1、圖2所示。
圖1為QSC6010芯片的總線連接方式，其中，在QSC6010芯片中EBI1和EBI2合起來作為一路總線使用，EBI2連接異步模式的NOR FLASH存儲(chǔ)器和PSRAM存儲(chǔ)器(虛擬靜態(tài)隨機(jī)存儲(chǔ)器)，以傳輸16位數(shù)據(jù)，EBI1用作地址線，我們將這種方式稱為單總線方式。圖2為QSC6020和QSC6030芯片的總線連接方式，其中，QSC6020和QSC6030芯片的EBI1和EBI2總線分別有各自的寄存器和控制信號，都可以使用，所以稱其為雙總線；在雙總線模式中，主要使用總線EBI1，連接Burst NOR FLASH存儲(chǔ)器和Burst PSRAM存儲(chǔ)器，其速度是只使用EBI2總線時(shí)的兩倍；總線EBI2連接NAND FLASH存儲(chǔ)器和LCD顯示屏，也用于傳輸16位數(shù)據(jù)。
由于QSC6020和QSC6030芯片采用雙總線模式進(jìn)行數(shù)據(jù)傳輸，且BURST模式存儲(chǔ)器的速度較異步模式存儲(chǔ)器要快，因此，其數(shù)據(jù)傳輸速度遠(yuǎn)高于由QSC6010芯片組建的通信模塊，但是，BURST模式存儲(chǔ)器的成本較異步模式存儲(chǔ)器要高。
由于三種單芯片QSC6010、QSC6020和QSC6030所采用的總線連接模式不同，因此，需要各自設(shè)計(jì)獨(dú)立電路和PCB板，設(shè)計(jì)成本高、電路板通用性差。


發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有無線通信模塊需要根據(jù)所選用的單芯片類型不同單獨(dú)設(shè)計(jì)相應(yīng)的電路結(jié)構(gòu)所導(dǎo)致的電路板不具有通用性且成本高的問題，提供了一種新型的無線通信模塊結(jié)構(gòu)，將推薦使用雙總線連接模式的單芯片設(shè)計(jì)成單總線連接模式，這樣可以使兩種類型的單芯片能夠同時(shí)使用一套電路板，從而可以進(jìn)一步達(dá)到增強(qiáng)PCB板通用性、降低成本的目的。
為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn) 一種無線通信模塊，包括可使用雙總線連接模式的單芯片和存儲(chǔ)器，其中，所述單芯片采用單總線連接模式連接所述的存儲(chǔ)器，其第一路總線用作地址線連接存儲(chǔ)器的地址管腳；第二路總線連接所述存儲(chǔ)器的相應(yīng)總線管腳。
在所述第二路總線中包括數(shù)據(jù)信號線和控制信號線，分別與所述存儲(chǔ)器的數(shù)據(jù)管腳和相應(yīng)的控制管腳對應(yīng)連接；其中，所述數(shù)據(jù)信號線為16位雙向數(shù)據(jù)線，控制信號線包括片選信號線、存取使能信號線、輸出使能信號線、寫使能信號線和復(fù)位信號線，分別與所述存儲(chǔ)器的數(shù)據(jù)管腳和相應(yīng)的控制管腳對應(yīng)連接。
為了提高所述單芯片使用單總線模式時(shí)的速度，使其與原雙總線連接模式時(shí)的速度差不多，本發(fā)明將所述單芯片的第二路總線的信號傳輸速度提高，具體可提高至48MHz，同時(shí)，所述第二路總線的接入方式修改為Cache高速緩存接入方式，利用所述單芯片內(nèi)部的高速緩存存儲(chǔ)器存儲(chǔ)該芯片讀取的數(shù)據(jù)以及其產(chǎn)生的中間數(shù)據(jù)。
進(jìn)一步的，所述存儲(chǔ)器為異步模式存儲(chǔ)器，可以包括異步模式的NOR FLASH存儲(chǔ)器和PSRAM存儲(chǔ)器等。
再進(jìn)一步的，所述單芯片為QSC系列單芯片，具體可采用QSC6020或QSC6030單芯片。
基于上述無線通信模塊的設(shè)計(jì)思想，本發(fā)明又提出了一種終端設(shè)備，其內(nèi)部設(shè)置有以高通單芯片QSC60X0為主設(shè)計(jì)平臺(tái)的CDMA無線通信模塊；在所述無線通信模塊中包括推薦使用雙總線連接模式的單芯片和存儲(chǔ)器，比如QSC6020或QSC6030單芯片等。通過對QSC6020/QSC6030單芯片采用相同于QSC6010單芯片的單總線連接模式，進(jìn)而連接造價(jià)較低的異步存儲(chǔ)器，以期降低成本并使得三個(gè)平臺(tái)的設(shè)計(jì)方式一致。其中，所述QSC6020/QSC6030單芯片的第一路總線用作地址線連接存儲(chǔ)器的地址管腳；第二路總線連接所述存儲(chǔ)器的相應(yīng)總線管腳。當(dāng)采用QSC6020/QSC6030單芯片時(shí)，通過軟件配置，將第二路總線的速度提高至48MHz，同時(shí)將第二路總線的接入方式修改為同QSC6010單芯片總線相同的Cache接入方式，這樣就可以達(dá)到與雙總線連接模式相近的傳輸速度。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和積極效果是本發(fā)明的無線通信模塊通過將推薦使用雙總線連接模式的單芯片設(shè)計(jì)成單總線連接模式，并在其外圍配置異步模式存儲(chǔ)器，從而使其與外圍電路的連接結(jié)構(gòu)與推薦使用單總線連接模式的單芯片的連接結(jié)構(gòu)相同，這樣可以使兩種類型的單芯片能夠同時(shí)使用一套電路和PCB板，從而可以達(dá)到增強(qiáng)PCB板通用性、降低成本的目的。
結(jié)合附圖閱讀本發(fā)明實(shí)施方式的詳細(xì)描述后，本發(fā)明的其他特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚。



圖1是現(xiàn)有QSC6010單芯片的單總線連接模式的原理框圖； 圖2是現(xiàn)有QSC6020/QSC6030單芯片的雙總線連接模式的原理框圖； 圖3是QSC6020/QSC6030單芯片采用雙總線連接模式與BURST存儲(chǔ)器之間的電路連接原理圖； 圖4是本發(fā)明所提出的QSC6020/QSC6030單芯片采用單總線連接模式組成的無線通信模塊的電路原理框圖； 圖5是圖4中QSC6020/QSC6030單芯片與異步模式存儲(chǔ)器之間的電路連接原理圖； 圖6是可兼容QSC6010、QSC6020、QSC6030三種單芯片的PCB板的電路原理框圖。

具體實(shí)施例方式 下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
進(jìn)行詳細(xì)地說明。
本發(fā)明為了增強(qiáng)通信終端設(shè)備中無線通信模塊電路板的通用性，需要將推薦使用雙總線連接模式的單芯片設(shè)計(jì)成單總線連接模式，使其管腳連接關(guān)系和外圍電路與推薦使用單總線連接模式的單芯片的管腳連接關(guān)系和外圍電路相一致，從而達(dá)到使用同一塊電路板可以同時(shí)兼容兩種類型單芯片的設(shè)計(jì)目的，以進(jìn)一步達(dá)到降低生產(chǎn)及開發(fā)成本的設(shè)計(jì)目的。
考慮到目前CDMA手機(jī)中無線通信模塊電路普遍采用高通公司的QSC系列單芯片組建電路，因此，本發(fā)明具體以現(xiàn)在常用的QSC6010單芯片、QSC6020單芯片和QSC6030單芯片為例對上述兼容性電路板的設(shè)計(jì)方法進(jìn)行詳細(xì)地描述。
首先介紹一種由QSC6020/QSC6030單芯片與異步模式存儲(chǔ)器組成的無線通信模塊電路結(jié)構(gòu)。
實(shí)施例一，對于QSC6020/QSC6030單芯片來說，高通公司推薦使用雙總線連接模式，并配合BURST存儲(chǔ)器組建無線通信模塊電路，由于QSC6020/QSC6030芯片中EBI1總線的數(shù)據(jù)傳輸速度是EBI2總線的兩倍，因此，在采用雙總線連接模式時(shí)，使用EBI1總線連接BURST模式存儲(chǔ)器，EBI2總線連接NAND FLASH存儲(chǔ)器和LCD液晶顯示屏，其與BURST模式存儲(chǔ)器之間的總線連接關(guān)系參見圖3所示。
圖3中，QSC6020/QSC6030單芯片的EBI1總線的管腳功能描述參見表1所示。由于QSC6020/QSC6030單芯片的EBI1總線速度較EBI2總線速度要快，且配合使用的BURST模式存儲(chǔ)器速度本身又比異步模式存儲(chǔ)器速度要高，因此，采用QSC6020/QSC6030單芯片雙總線連接模式的無線通信模塊電路的運(yùn)行速度遠(yuǎn)高于采用QSC6010單芯片配合異步模式存儲(chǔ)器組建的無線通信模塊電路，但是，其成本較高，且需要單獨(dú)設(shè)計(jì)電路，致使PCB板的通用性較差。
表1 為了使單芯片QSC6010、QSC6020和QSC6030可以使用同一套電路，本實(shí)施例的無線通信模塊將QSC6020/QSC6030單芯片改為單總線連接模式，讓其與QSC6010單芯片一樣，使用EBI2部分作為總線，EBI1部分只用作它的地址線，然后對軟件做相應(yīng)修改，提高QSC6020/QSC6030單總線的速度，最后與原雙總線模式的速度相差不多。由于總線連接方式一樣，也就實(shí)現(xiàn)了QSC6010、QSC6020、QSC6030三種單芯片管腳連接的兼容。
改進(jìn)后的無線通信模塊電路的原理框圖及QSC6020/QSC6030單芯片與異步模式存儲(chǔ)器之間的管腳連接關(guān)系參見圖4、圖5所示。
圖4中，QSC6020/QSC6030單芯片利用其EBI1總線中的22位地址數(shù)據(jù)復(fù)用線EBI1_AD
作為地址線連接異步模式存儲(chǔ)器Async/page NOR FLASH、Async/page PSRAM和LCD顯示屏的地址管腳；利用其EBI2總線中的16位雙向數(shù)據(jù)線EBI2_D
連接異步模式存儲(chǔ)器Async/page NOR FLASH、Async/pagePSRAM和LCD顯示屏的數(shù)據(jù)管腳，實(shí)現(xiàn)雙向數(shù)據(jù)傳輸；利用EBI2總線中的控制信號線與異步模式存儲(chǔ)器Async/page NOR FLASH、Async/page PSRAM和LCD顯示屏的相應(yīng)控制管腳對應(yīng)連接，實(shí)現(xiàn)單芯片QSC6020/QSC6030與異步模式存儲(chǔ)器和LCD顯示屏之間控制指令的交互。其中，所述的控制信號線包括片選信號線EBI1_CS2_N、存取使能信號線EBI2_LB_N/EBI2_UB_N、輸出使能信號線EBI2_OE_N、寫使能信號線EBI2_WE_N和復(fù)位信號線EBI2_RESOUT_N。
圖5是單芯片QSC6020/QSC6030與異步模式存儲(chǔ)器之間的具體管腳連接圖，表2是對單芯片QSC6020/QSC6030管腳的功能描述。
通過圖4、圖5可以看出單芯片QSC6020/QSC6030通過改用單總線連接模式，其管腳連接關(guān)系及外圍電路可以采用如同單芯片QSC6010一樣的結(jié)構(gòu)，因此，只需設(shè)計(jì)一套電路即可滿足三種類型單芯片的配置要求。
表2 實(shí)施例二，基于實(shí)施例一所示的無線通信模塊的設(shè)計(jì)思想，本實(shí)施例提出了一種可兼容QSC6010、QSC6020、QSC6030三種單芯片的電路板設(shè)計(jì)方法?？紤]到QSC6010、QSC6020、QSC6030三種單芯片的管腳位置及定義相同，均是351pin MSP封裝的特點(diǎn)，因此，在本實(shí)施例的兼容性電路板上設(shè)置包含有351個(gè)焊點(diǎn)且對稱分布的單芯片焊接部，且在其外圍按照單芯片QSC6010的配置要求以單總線模式連接外圍電路(即外圍電路的結(jié)構(gòu)如同現(xiàn)有采用QSC6010單芯片設(shè)計(jì)的無線通信模塊電路板的結(jié)構(gòu))，與所述單芯片焊接部相連接的存儲(chǔ)器焊接部按照異步模式存儲(chǔ)器的管腳分布要求具體布置，具體連接關(guān)系可參見圖5所示。在所述兼容性電路板中，單芯片焊接部與異步模式存儲(chǔ)器焊接部(Async/page NOR FLASH、Async/page PSRAM)和LCD顯示屏的連接關(guān)系示意圖參見圖6所示。
以上描述的是單芯片模塊內(nèi)部的設(shè)計(jì)關(guān)系，從外部看模塊的整體，整個(gè)模塊的四周對稱分布60pin焊接部，整個(gè)模塊通過這60pin管腳與外界的音頻、按鍵、LCD、電池等應(yīng)用電路連接。
當(dāng)然，對于一些控制信號，也可以使用單芯片的其他備用GPIO口提供，例如，片選信號也可以采用其他幾個(gè)備用GPIO口提供，用其他的GPIO也可實(shí)現(xiàn)對ROM、RAM的片選等等。60pin的管腳定義，根據(jù)走線的不同也可以改變其排列順序。PCB板的走線及器件排列可以是不唯一的，改變各別器件的位置或走線仍能實(shí)現(xiàn)本方案。另外，電路板中射頻器件的選擇可以是不唯一的，改變各別器件的值或位置仍能實(shí)現(xiàn)本方案。
采用本實(shí)施例所述的兼容性電路，當(dāng)在單芯片焊接部上焊接QSC6010單芯片時(shí)，由于其管腳連接及外圍電路的配置與現(xiàn)有的QSC6010單芯片電路板相同，因此，可以完全滿足QSC6010單芯片的工作要求。此時(shí)，存儲(chǔ)器焊接部需要根據(jù)QSC6010單芯片的要求選擇相應(yīng)容量的異步模式存儲(chǔ)器焊接在其上，在本實(shí)施例中具體選擇32M異步模式NOR FLASH和8M異步模式PSRAM存儲(chǔ)器焊接到相應(yīng)的存儲(chǔ)器焊接部上。當(dāng)在單芯片焊接部上焊接QSC6020/QSC6030單芯片時(shí)，選擇64M異步模式NOR FLASH和32M異步模式PSRAM存儲(chǔ)器焊接在相應(yīng)的存儲(chǔ)器焊接部上。這里需要指出的是所選用的32M異步模式NOR FLASH和64M異步模式NOR FLASH之間，以及8M異步模式PSRAM存儲(chǔ)器和32M異步模式PSRAM存儲(chǔ)器之間應(yīng)該是pin對pin兼容的，這樣才能確保PCB板的兼容性設(shè)計(jì)要求。
當(dāng)在所述單芯片焊接部上焊接QSC6020/QSC6030單芯片時(shí)，為了提高QSC6020/QSC6030單芯片使用單總線模式時(shí)的速度，使其與原雙總線連接模式時(shí)的速度差不多，本實(shí)施例采用了以下兩點(diǎn)解決措施 1)提高EBI2總線的信號傳輸速度，即時(shí)鐘頻率，具體可提高至48MHz； 2)使用高速緩存的方式，將EBI2的接入方式修改為同QSC6010單芯片EBI2相同的Cache接入方式，即利用存儲(chǔ)器內(nèi)部的高速緩存存儲(chǔ)器存儲(chǔ)該芯片讀取的數(shù)據(jù)以及其產(chǎn)生的中間數(shù)據(jù)，以提高單總線模式QSC6020/QSC6030單芯片讀取存儲(chǔ)器數(shù)據(jù)的速度。
經(jīng)過這兩個(gè)措施，QSC6020/QSC6030單總線的速度有了很大提高，和原雙總線模式相差不多，功能及速度都可以實(shí)現(xiàn)。
與高通公司推薦的現(xiàn)有技術(shù)相比，本發(fā)明在保證滿足原技術(shù)特性的情況下，通過采用成本較低的異步模式存儲(chǔ)器代替原技術(shù)需要使用的成本較高的BURST模式存儲(chǔ)器，從而降低了成本。而且，通過將QSC6020/QSC6030單芯片設(shè)計(jì)成單總線連接模式，從而使三種類型的單芯片QSC6010、QSC6020、QSC6030可以使用同一套電路和PCB板，有效增加了PCB板的通用性。
需要指出的是上述兼容性設(shè)計(jì)方案不僅適用于QSC6010、QSC6020、QSC6030三種類型的單芯片，對于其他具有類似特性的單芯片同樣適用。
當(dāng)然，以上所述僅是本發(fā)明的一種優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種無線通信模塊，包括可使用雙總線連接模式的單芯片和存儲(chǔ)器，其特征在于所述單芯片采用單總線連接模式連接所述的存儲(chǔ)器，其中，第一路總線用作地址線連接存儲(chǔ)器的地址管腳；第二路總線連接所述存儲(chǔ)器的相應(yīng)總線管腳。
2.根據(jù)權(quán)利要求1所述的無線通信模塊，其特征在于在所述第二路總線中包括數(shù)據(jù)信號線和控制信號線，分別與所述存儲(chǔ)器的數(shù)據(jù)管腳和相應(yīng)的控制管腳對應(yīng)連接；其中，所述的控制信號線包括片選信號線、存取使能信號線、輸出使能信號線、寫使能信號線和復(fù)位信號線。
3.根據(jù)權(quán)利要求2所述的無線通信模塊，其特征在于所述第二路總線的信號傳輸速度提高至48MHz。
4.根據(jù)權(quán)利要求3所述的無線通信模塊，其特征在于所述第二路總線的接入方式為Cache高速緩存接入方式。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的無線通信模塊，其特征在于所述存儲(chǔ)器為異步模式存儲(chǔ)器。
6.根據(jù)權(quán)利要求5所述的無線通信模塊，其特征在于所述單芯片為QSC6020或QSC6030單芯片。
7.一種終端設(shè)備，其內(nèi)部設(shè)置有無線通信模塊，在所述無線通信模塊中包括可使用雙總線連接模式的單芯片和存儲(chǔ)器，其特征在于所述單芯片采用單總線連接模式連接所述的存儲(chǔ)器，其中，第一路總線用作地址線連接存儲(chǔ)器的地址管腳；第二路總線連接所述存儲(chǔ)器的相應(yīng)總線管腳。
8.根據(jù)權(quán)利要求7所述的終端設(shè)備，其特征在于在所述第二路總線中包括數(shù)據(jù)信號線和控制信號線，分別與所述存儲(chǔ)器的數(shù)據(jù)管腳和相應(yīng)的控制管腳對應(yīng)連接；其中，所述的控制信號線包括片選信號線、存取使能信號線、輸出使能信號線、寫使能信號線和復(fù)位信號線。
9.根據(jù)權(quán)利要求8所述的終端設(shè)備，其特征在于所述第二路總線的信號傳輸速度提高至48MHz；其接入方式為Cache高速緩存接入方式。
10.根據(jù)權(quán)利要求7至9中任一項(xiàng)所述的終端設(shè)備，其特征在于所述存儲(chǔ)器為異步模式存儲(chǔ)器；所述單芯片為QSC6020或QSC6030單芯片。
全文摘要
本發(fā)明公開了一種無線通信模塊及可具有所述模塊的終端設(shè)備，包括可使用雙總線連接模式的單芯片和存儲(chǔ)器，所述單芯片采用單總線連接模式連接所述存儲(chǔ)器，其第一路總線用作地址線連接存儲(chǔ)器的地址管腳；第二路總線連接存儲(chǔ)器的相應(yīng)總線管腳。為提高所述單芯片使用單總線模式時(shí)的速度，將所述單芯片的第二路總線的信號傳輸速度提高至48MHz，并將所述第二路總線的接入方式修改為Cache高速緩存接入方式，以達(dá)到與雙總線連接模式相近的傳輸速度。本發(fā)明又提出了一種終端設(shè)備，通過對QSC6020/QSC6030單芯片采用相同于QSC6010單芯片的單總線連接模式，進(jìn)而連接造價(jià)較低的異步存儲(chǔ)器，實(shí)現(xiàn)了電路板的兼容，降低了成本。
文檔編號H04B1/40GK101202557SQ20071011462
公開日2008年6月18日 申請日期2007年11月14日 優(yōu)先權(quán)日2007年11月14日
發(fā)明者劉祥勛, 趙士青, 萬初旭, 鄭鳳霞, 劉曉紅 申請人:青島海信移動(dòng)通信技術(shù)股份有限公司