專利名稱：差分對(duì)作為單端數(shù)據(jù)路徑以傳輸?shù)退贁?shù)據(jù)之運(yùn)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及高速及低速串行數(shù)據(jù)信號(hào)兩者的傳輸及接收。本發(fā)明 的實(shí)施例還涉及差分及單端信號(hào)兩者的傳輸及接收。
背景技術(shù)：
今日，諸如視頻信號(hào)之類的高速信號(hào)通常是利用數(shù)個(gè)單端信號(hào)路徑連同時(shí) 鐘源從源(如主機(jī)處理器)發(fā)送至接收器(如顯示器驅(qū)動(dòng)器)。然而，隨著數(shù)據(jù)速 率提高，傳統(tǒng)的互補(bǔ)對(duì)稱金屬氧化物半導(dǎo)體/晶體管晶體管邏輯(CMOS/TTL)信 令易于產(chǎn)生電磁干擾(EMI)相關(guān)問(wèn)題。此外，當(dāng)從源至接收器的數(shù)據(jù)量增加時(shí) (如隨著顯示器的分辨率提高)，從源至接收器的信號(hào)數(shù)量也增多，其導(dǎo)致將更 快速且更寬廣的信號(hào)從源發(fā)送至接收器而增加功率消耗。這并非所樂(lè)見，特別 是在便攜設(shè)備中。因此，需要減少因?qū)⒏咚傩盘?hào)從源發(fā)送至接收器而所導(dǎo)致功 率消耗。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及用以跨接線對(duì)發(fā)送信號(hào)的系統(tǒng)及方法。根據(jù)特定實(shí)施 例，在一時(shí)段期間中跨該接線對(duì)發(fā)送差分信號(hào)，并且在另一時(shí)段期間中跨相同 接線對(duì)發(fā)送兩個(gè)單端信號(hào)?？衫玫碗妷翰罘中帕?LVDS)以跨該接線對(duì)發(fā)送該 差分信號(hào)。相反，可利用非差分信令以跨該相同接線對(duì)發(fā)送這兩個(gè)單端信號(hào)。 該接線對(duì)可為如雙絞線或?qū)щ娵E線對(duì)，但不限于此。
本發(fā)明的實(shí)施例可用以如降低具有主動(dòng)模式以及睡眠模式或待機(jī)模式的 移動(dòng)設(shè)備內(nèi)的功率消耗。根據(jù)特定實(shí)施例，當(dāng)設(shè)備在主動(dòng)模式時(shí)執(zhí)行該LVDS， 并且當(dāng)該設(shè)備在睡眠或待機(jī)模式時(shí)使用非差分信令。換言之，當(dāng)該設(shè)備在第一 模式(如主動(dòng)模式)時(shí)，可利用該接線對(duì)作為單一差分對(duì)，并且當(dāng)該設(shè)備在第二模式(如睡眠或待機(jī)模式)時(shí)，可利用該相同接線對(duì)作為兩條單獨(dú)的串行線路(如
I2C類型SDA及SCL線路)。
根據(jù)本發(fā)明之特定實(shí)施例，系統(tǒng)包含發(fā)送器，其具有輸出對(duì)；以及接收器， 其具有輸入對(duì)。該發(fā)送器的輸出對(duì)被配置成通過(guò)接線對(duì)而連接至該接收器的輸 入對(duì)。當(dāng)在第一模式(如主動(dòng)模式)時(shí)，該發(fā)送器在兩個(gè)輸出處輸出差分信號(hào)， 以跨該兩條接線發(fā)送至該接收器的兩個(gè)輸入。相反，當(dāng)該發(fā)送器在第二模式(如 睡眠或待機(jī)模式)時(shí)，該發(fā)送器輸出兩個(gè)單端信號(hào)，兩個(gè)輸出處各一，以跨相 同的兩條接線發(fā)送至該接收器的兩個(gè)輸入。
根據(jù)特定實(shí)施例，該接收器也可處于第一模式及第二模式。當(dāng)該接收器在 該第一模式時(shí)，該接收器可將其兩個(gè)輸入處所收到的信號(hào)當(dāng)作差分信號(hào)；而當(dāng) 該接收器在第二模式時(shí)，接收器可將其兩個(gè)輸入處所收到的信號(hào)當(dāng)作單端信
號(hào)
根據(jù)特定實(shí)施例，發(fā)送器及接收器各自包含開關(guān)對(duì)，其用以指定I2C信號(hào) 跨該接線對(duì)作為差分信號(hào)的嵌入部分發(fā)送還是跨相同接線對(duì)作為兩個(gè)單獨(dú)單 端信號(hào)發(fā)送。
以下闡述的詳細(xì)說(shuō)明、附圖及權(quán)利要求將使本發(fā)明的進(jìn)一步實(shí)施例、特征、 方面與優(yōu)勢(shì)變得顯而易見。
附圖簡(jiǎn)述


圖1是高級(jí)框圖，其可用于解釋用以在發(fā)送器與接收器之間發(fā)送高速及低 速信號(hào)的一個(gè)方案。
圖2是高級(jí)框圖，其可用于解釋用以在發(fā)送器與接收器之間發(fā)送高速及低 速信號(hào)的替代性方案。圖2方案相較于圖1方案提供較低功率消耗，但在發(fā)送 器與接收器之間需要較多的接線。
圖3是高級(jí)框圖，其可用于解釋本發(fā)明實(shí)施例，其可用以減少功耗而無(wú)須 增加發(fā)送器與接收器之間的接線數(shù)量。
圖4及5是可用于概括本發(fā)明的特定實(shí)施例的高級(jí)流程圖。
圖6是高級(jí)框圖，其說(shuō)明圖3的發(fā)送器及接收器可如何地成為收發(fā)器的部分。實(shí)施方式
各種信號(hào)需從源發(fā)送至接收器，如在當(dāng)源是主機(jī)處理器而接收器是顯示器
驅(qū)動(dòng)器時(shí)。此等信號(hào)可包含RGB信號(hào)、水平及垂直同步信號(hào)(HSYNC及 VSYNC)、處理器時(shí)鐘信號(hào)(PCLKIN)、數(shù)據(jù)啟動(dòng)信號(hào)(DATAEN)及重置/斷電信 號(hào)(RESET/PWRDN)。同時(shí)，還可需要發(fā)送額外的低速控制信號(hào)，像是集成電 路間電路(I2C)信號(hào)。此者之范例顯示于圖l，如后所述。
國(guó)1示出發(fā)送器112及接收器132，其用以將視頻信號(hào)自主機(jī)處理器102 (又簡(jiǎn)稱為主機(jī))發(fā)送至顯示器驅(qū)動(dòng)器152。該顯示器驅(qū)動(dòng)器152可包含行及列 驅(qū)動(dòng)器，其驅(qū)動(dòng)顯示器(未圖示)，諸如移動(dòng)電話、相機(jī)或其他移動(dòng)設(shè)備的液晶 顯示器(LCD)。
該發(fā)送器112被顯示為包含輸入閂114、串行器116、輸出級(jí)118以及時(shí) 序、控制與鎖相回路(PLL)塊120。該接收器132被顯示為包含輸入級(jí)138、解 串行器136、輸出閂134以及時(shí)鐘與數(shù)據(jù)復(fù)原(CDR)及控制塊140。
該主機(jī)被顯示為將RGB、 RESET/PWRDN、 HSYNC、 VSYNC、 DATAEN 及PCLKIN信號(hào)提供至該發(fā)送器112，因此該發(fā)送器112可將此等信號(hào)或是其 他表示該等信號(hào)的信號(hào)發(fā)送至該接收器132。此外，較低速度的I2C信號(hào)，包 含串行時(shí)鐘(SCL)及串行數(shù)據(jù)(SDA)信號(hào)被提供至該發(fā)送器112，用于發(fā)送至該 接收器132。該SCL及SDA信號(hào)被顯示為由微控制器104所產(chǎn)生，其與該主 機(jī)102通訊，但可由該主機(jī)102或一些其他的元件所產(chǎn)生作為替代。進(jìn)一步的 微控制器154被顯示為接收SCL及SDA信號(hào)，可將此等信號(hào)提供至該顯示器 驅(qū)動(dòng)器152或一些其他的元件作為替代。
接線對(duì)130將發(fā)送器112的輸出級(jí)118連接至該接收器132的輸入級(jí)138。 該串行器116及該輸出級(jí)118，連同該輸入級(jí)138及該解串行器136，使得運(yùn) 用以低電壓差分信令(LVDS)為基礎(chǔ)的串行化及解串行化(SERDES)方案能夠以 避免EMI問(wèn)題的快速且高功率效率的方式跨該接線對(duì)130上發(fā)送數(shù)據(jù)。此外， CDR電路140用以消除在個(gè)別接線上發(fā)送個(gè)別時(shí)鐘信號(hào)的需要。
該串行器116將經(jīng)由該輸入閂114所收到的平行RGB位轉(zhuǎn)換成串行信號(hào)。 此外，該串行器116將RESET/PWRDN、 HSYNC 、 VSYNC 、 DATAEN及PCLKIN信號(hào)，或代表該等的信號(hào)，嵌入至該串行信號(hào)。同樣地，在圖l所示的實(shí)施例
里，該串行器U6亦將SCL及SDA信號(hào)，或代表該等之信號(hào)，嵌入至該串行 信號(hào)。該串行器利用時(shí)間復(fù)用方案將各種信號(hào)嵌入至該串行信號(hào)。
為提供低功率及高速通訊，利用低電壓差分信令(LVDS)將串行數(shù)據(jù)信號(hào) 從發(fā)送器112發(fā)送至該接收器132。為達(dá)此，該輸出級(jí)118可按眾知方式，將 由該串行器116所輸出的單端串行數(shù)據(jù)信號(hào)轉(zhuǎn)換成具有低電壓擺動(dòng)的差分信 號(hào)。除提供低功率及高速通信以外，此傳輸方案提供良好的共模抑制及抗 尤度。 由于其操作，該輸出級(jí)118亦可稱為L(zhǎng)VDS發(fā)送器118。 LVDS提供按GHz范 圍，或至少為MHz范圍的傳輸。相對(duì)地，12C提供按100-400 KHz之范圍的 傳輸。
高速差分信號(hào)跨該接線對(duì)130從該發(fā)送器112發(fā)送至該接收器132。此等 接線130可為雙絞線，然非必要。此外，由于在此所使用的術(shù)語(yǔ)"接線"指的 是導(dǎo)電信號(hào)路徑，該接線對(duì)130可為導(dǎo)電跡線對(duì)。
該輸入級(jí)138將跨該接線對(duì)130所接收的LVDS差分信號(hào)轉(zhuǎn)換成單端串行 數(shù)字信號(hào)。由于其操作，輸入級(jí)138又可稱為L(zhǎng)VDS接收器。該解串行器136 自該輸入級(jí)138的輸出接收該單端串行信號(hào)，并且將平行RGB位提供至該輸 出閂134。該解串行器136又將RESET/PWRDN、 HSYNC、 VSYNC、 DATAEN 及PCLKIN信號(hào)，或代表該等之信號(hào)，提供至CDR與控制塊140。該CDR與 控制塊140復(fù)原該(等)時(shí)鐘信號(hào)，并且將RESET/PWRDN、 HSYNC、 VSYNC、 DATAEN及PCLKIN信號(hào)提供至該顯示器驅(qū)動(dòng)器152。此外，在本實(shí)施例里， 該解串行器136解嵌入SCL及SDA信號(hào)，或代表該等的信號(hào)，且CDR與控 制塊140將該等信號(hào)提供至該微控制器154，或是提供至該顯示器驅(qū)動(dòng)器152 或一些其他的元件。該解串行器136利用時(shí)間分用以區(qū)分出由該串行器116合 并成串行信號(hào)的所有各種信號(hào)。
假設(shè)圖1所示之元件在諸如移動(dòng)電話或相機(jī)之類的移動(dòng)設(shè)備內(nèi)，該設(shè)備可 能在大部分(如80%)的時(shí)間是在睡眠模式或待機(jī)模式，以保留該設(shè)備的電池壽 命。當(dāng)于睡眠或待機(jī)模式時(shí)，最好是有盡可能多的元件是非主動(dòng)，因此其不汲 取功率。例如，當(dāng)該發(fā)送器112在睡眠或待機(jī)模式時(shí)，可希望所有牽涉到高速 通信的元件為非主動(dòng)，包含輸入閂114、串行器116、 LVDS發(fā)送器118以及時(shí)序、控制與PLL塊120(在圖式中皆按粗線所示)。然而，即使是在睡眠模式 期間，亦經(jīng)常有需要將諸如I2C信號(hào)(SCL及SDA)的低速數(shù)據(jù)信號(hào)如從微控制 器104發(fā)送至該微控制器154。為此理由，圖1之實(shí)施例并非高功率效率，因 為至少仍需對(duì)該發(fā)送器的時(shí)序、控制與PLL塊120、串行器116、輸出級(jí)118、 以及接收器的輸入級(jí)138、解串行器136和CDR與控制塊140供電，讓低速(如 SCL及SDA)線路能夠被發(fā)送。這可導(dǎo)致按25 MHz運(yùn)行電路來(lái)發(fā)送lOO KHz
控制信號(hào)，其非有效率方案。
如圖2所示， 一種避免前述功率無(wú)效率問(wèn)題的方式為在發(fā)送器112與接收 器132之間提供兩條額外接線230，而額外接線230專屬于發(fā)送低速(如I2C) 信號(hào)。然而，此非優(yōu)選，因?yàn)橄Ｍ辉黾釉g之接線的數(shù)量。如后文中關(guān)于 圖3所述，本發(fā)明之實(shí)施例提供不增加該發(fā)送器112與該接收器132間之接線 的數(shù)量的較有說(shuō)服力的解決方式。
參照?qǐng)D3，開關(guān)對(duì)326添加于該發(fā)送器112內(nèi)，并且開關(guān)對(duì)346添加于該 接收器132內(nèi)，后文中將說(shuō)明原因。替代地而非較佳地，此開關(guān)326及346可 位在發(fā)送器112及接收器132的外部。根據(jù)實(shí)施例，該等開關(guān)326及346為利
用晶體管所實(shí)現(xiàn)的模擬開關(guān)。
根據(jù)實(shí)施例，當(dāng)有需要在該發(fā)送器112與該接收器132間發(fā)送高速信號(hào)時(shí)， 如當(dāng)主機(jī)正將如嵌入LVDS信號(hào)的高速RGB、 RESET/PWRDN、 HSYNC、 VSYNC、 DATAEN及PCLKIN信號(hào)提供至該發(fā)送器112時(shí)，該等開關(guān)326及 346為打開(即斷)。當(dāng)該等開關(guān)326及346為打開(即斷)時(shí)，低速控制信號(hào)(如 SCL及SDA)亦由該發(fā)送器112嵌入至跨該接線對(duì)130上所發(fā)送的LVDS信號(hào)， 并且該接收器132可按前文關(guān)于圖1所述相同的方式將此等低速控制信號(hào)解嵌 入。然而，當(dāng)不需要在該發(fā)送器112與該接收器132之間發(fā)送高速信號(hào)時(shí)，如 當(dāng)該主機(jī)并未將RGB、 RESET/PWRDN、 HSYNC、 VSYNC、 DATAEN及 PCLKIN信號(hào)提供至發(fā)送器112時(shí)，該等開關(guān)326及346為關(guān)閉(即通)。此夕卜， 當(dāng)不需要在該發(fā)送器112與該接收器132之間發(fā)送高速信號(hào)時(shí)，可將該發(fā)送器 112及該接收器132設(shè)置在睡眠或待機(jī)模式，允許所有(或至少一些)牽涉到高 速通訊的元件(按粗線所繪)為非主動(dòng)。在該發(fā)送器112里，可在睡眠或待機(jī)模 式期間為非主動(dòng)(并因此通常僅耗用晶體管漏泄功率)的元件包含該輸入閂114、該串行器116、該輸出級(jí)118及該時(shí)序、控制與PLL區(qū)塊120。該主機(jī)亦可為 非主動(dòng)，或至少在較低功率模式。在該接收器132里，可在睡眠或待機(jī)模式期 間為非主動(dòng)的元件包含輸入級(jí)138、解串行器136、輸出閂134及該CDR與控 制塊140。
可利用在該發(fā)送器112內(nèi)的模式控制器322以及在該接收器132內(nèi)之模式 控制器342檢測(cè)何時(shí)該發(fā)送器112及該接收器132在睡眠或待機(jī)模式為適當(dāng)， 如相反于主動(dòng)模式。由于通常在此所使用的術(shù)語(yǔ)"睡眠"及"待機(jī)"用以識(shí)別 省電模式，其中某些元件系完全或至少部份地為非主動(dòng)。然而，應(yīng)注意到亦有 可能有一個(gè)以上的可選擇省電模式，如其中一模式較另一者節(jié)省更多的功率。
有多種方式讓該模式控制器322及342可決定何時(shí)令該發(fā)送器112及該接 收器132進(jìn)入睡眠或待機(jī)模式，或更廣義地說(shuō)，進(jìn)入降低功率模式。例如，模 式控制器322可監(jiān)視該P(yáng)CLKIN信號(hào)，并且該模式控制器342可監(jiān)視該 PCLKOUT信號(hào)，如圖3所示。按此方式，當(dāng)該模式控制器322并未檢測(cè)到該 PCLKIN信號(hào)時(shí)(如對(duì)于至少指定時(shí)段)，該模式控制器322可令該發(fā)送器112 進(jìn)入睡眠或待機(jī)模式。同樣地，當(dāng)該模式控制器342并未檢測(cè)到該P(yáng)CLKOUT 信號(hào)時(shí)(如對(duì)于至少一指定時(shí)段)，該模式控制器342可令該接收器132進(jìn)入睡 眠或待機(jī)模式。也可能是監(jiān)視替代信號(hào)——諸如DATAEN信號(hào)，以決定何時(shí) 在睡眠或待機(jī)模式與主動(dòng)模式之間切換。換言之，該等模式控制器322及342 可監(jiān)視出現(xiàn)或沒(méi)有信號(hào)，以知曉何時(shí)該發(fā)送器112及該接收器132應(yīng)在睡眠/ 待機(jī)模式或主動(dòng)模式。
如圖3所示，該模式控制器322亦可用以控制該開關(guān)326，并且該模式控 制器342亦可用以控制該開關(guān)346。更詳細(xì)地說(shuō)，根據(jù)本發(fā)明之實(shí)施例，該模 式控制器322在當(dāng)模式控制器322令該發(fā)送器112進(jìn)入睡眠或待機(jī)模式時(shí)關(guān)閉 (即通)該開關(guān)對(duì)326，并且在當(dāng)模式控制器322令該發(fā)送器112返回到主動(dòng)模 式時(shí)開啟(亦斷)該開關(guān)對(duì)326。同樣地，模式控制器342在當(dāng)模式控制器342 令該接收器132進(jìn)入睡眠或待機(jī)模式時(shí)關(guān)閉(即通)該開關(guān)對(duì)346，并且在當(dāng)該 模式控制器342令該接收器132返回到主動(dòng)模式時(shí)打開(即斷)該開關(guān)對(duì)346。 該模式控制器322及342可為簡(jiǎn)單狀態(tài)機(jī)或類似者，如本領(lǐng)域的一般技術(shù)人員 將察知。當(dāng)該等開關(guān)326及346為關(guān)閉(即通)時(shí)，當(dāng)該發(fā)送器112及該接收器132 在主動(dòng)模式時(shí)經(jīng)由用于高速低電壓差分信令(LVDS)的相同接線對(duì)130，將低速 信號(hào)(如SCL及SDA)自該發(fā)送器112發(fā)送至該接收器132。然而，當(dāng)該接線對(duì) 130用于高速LVDS (并且該等開關(guān)326及346為打開)時(shí)，利用該接線對(duì)作為 差分對(duì)。相反，當(dāng)開關(guān)326及346為關(guān)閉(即通)時(shí)，該接線對(duì)130用以發(fā)送低 速信號(hào)，而該接線對(duì)用作兩個(gè)單獨(dú)單端串行線路，如一者發(fā)送SCL信號(hào)，而 另一者發(fā)送SDA信號(hào)。
如圖3所示，提供緩沖器124及144以啟動(dòng)低速數(shù)據(jù)的雙向性、阻抗匹配 及電路隔離。
圖4高級(jí)流程圖可用于概括本發(fā)明的特定實(shí)施例，其可用以如降低具有第 一模式(如主動(dòng)模式)及第二模式(如睡眠或待機(jī)模式)的移動(dòng)設(shè)備的功率消耗。 參照?qǐng)D4，在步驟402，當(dāng)該設(shè)備在該第一模式(如主動(dòng)模式)時(shí)，利用低電壓差 分信令(LVDS)跨接線對(duì)(如130)發(fā)送第一類型信息(如高速數(shù)據(jù)及時(shí)鐘)及第二 類型信息(如低速I2C數(shù)據(jù)及時(shí)鐘)兩者。相反，如步驟404所示，當(dāng)該設(shè)備在 第二模式(如睡眠或待機(jī)模式)時(shí)，利用非差分信令跨相同接線對(duì)(如130)發(fā)送該 第二類型信息(如低速I2C數(shù)據(jù)及時(shí)鐘)，而非第一類型信息(如高速數(shù)據(jù)及時(shí) 鐘)。
根據(jù)該特定實(shí)施例，在步驟402，當(dāng)該設(shè)備在該第一模式(如主動(dòng)模式)時(shí)， 利用該接線對(duì)(如130)作為單一差分對(duì)。而相對(duì)地，在步驟404，當(dāng)該設(shè)備在該 第二模式(如睡眠或待機(jī)模式)時(shí)，該接線對(duì)(如130)是用來(lái)作為兩個(gè)單獨(dú)的單端 串行線路。
圖5是高級(jí)流程圖，其亦概括本發(fā)明之特定實(shí)施例。如圖5所示，在步驟 502，在時(shí)段期間跨接線對(duì)發(fā)送差分信號(hào)；并且在步驟504，在另一時(shí)段期間跨 相同接線對(duì)發(fā)送兩單端信號(hào)。如前述，可利用低電壓差分信令(LVDS)跨該接線 對(duì)發(fā)送該差分信號(hào)；并且可跨相同接線對(duì)利用非差分信令發(fā)送該兩單端信號(hào)。 如前述，該接線對(duì)可為雙絞線或?qū)щ娵E線對(duì)，然不限于此。在特定實(shí)施例里， 可在當(dāng)設(shè)備在主動(dòng)模式時(shí)執(zhí)行步驟502;并且可在當(dāng)設(shè)備在睡眠或待機(jī)模式時(shí) 執(zhí)行步驟504。
在圖3里，該發(fā)送器U2被顯示為與將視頻及控制信號(hào)發(fā)送至接收器132的主機(jī)處理器102相關(guān)聯(lián)，而此接收器被顯示為與顯示器驅(qū)動(dòng)器152相關(guān)聯(lián)。
然此環(huán)境僅為可運(yùn)用本發(fā)明之實(shí)施例的一示范性環(huán)境。本領(lǐng)中普通的技術(shù)人員 將自前述說(shuō)明而了解本發(fā)明實(shí)施例可運(yùn)用于其他希望將接線對(duì)運(yùn)用于高速差 分信令及低速單端信令兩者的環(huán)境。而在兩種類型之信令間切換的原因可如前 述般降低功率消耗。然可有其他可希望的理由。
在圖3里，該發(fā)送器112被顯示為與該接收器132通訊。雖未在圖3特定 繪示，然該發(fā)送器112可為收發(fā)器的部份。同樣地，該接收器132可為另一收 發(fā)器的部份。其范例如圖6中所示。雖未繪示，然該收發(fā)器612將可能亦包含 類似于塊140的CDR與控制塊-;而該收發(fā)器632將可能亦包含類似于塊120 的發(fā)送時(shí)序、控制與PLL塊。并且，雖未在圖6中特定繪示，然該等許多信號(hào) 可為雙向性，其中使用到收發(fā)器。在所示實(shí)施例里，該等收發(fā)器提供SCL及 SDA信號(hào)的半雙工通訊。
各生發(fā)器包含能夠進(jìn)行全雙工操作的串行器/解串行器(SerDes)也是可能 的，意思是可同時(shí)地在兩個(gè)方向上進(jìn)行數(shù)據(jù)轉(zhuǎn)換。在此實(shí)施例里，各收發(fā)器不 需要包含單獨(dú)的串行器及解串行器。
上述說(shuō)明為本發(fā)明之較佳實(shí)施例。該等實(shí)施例已提供說(shuō)明及描述之目的， 然非意圖為徹底的或?qū)⒈景l(fā)明限制于所揭示的精確形式。熟諳本領(lǐng)域的技術(shù)人 員將顯知眾多修改及變化。該等實(shí)施例經(jīng)選定且描述以最佳地說(shuō)明本發(fā)明原理 及其實(shí)際應(yīng)用，藉此讓其他熟諳本領(lǐng)域的技術(shù)人員能夠了解本發(fā)明。本發(fā)明范
疇欲由所附權(quán)利要求及其等價(jià)物定義。
權(quán)利要求
1.一種用以跨接線對(duì)發(fā)送信號(hào)的方法，其中包含(a)在時(shí)段期間跨所述接線對(duì)發(fā)送差分信號(hào)；以及(b)在另一時(shí)段期間跨相同接線對(duì)發(fā)送兩單端信號(hào)。
2. 如權(quán)利要求1所述的方法，其特征在于步驟(a)包含利用低電壓差分信令(LVDS)以跨所述接線對(duì)發(fā)送所述差分信 號(hào)；以及步驟(b)包含利用非差分信令以跨所述相同接線對(duì)發(fā)送所述兩單端信號(hào)。
3. 如權(quán)利要求1所述的方法，其特征在于，所述接線對(duì)包含雙絞線。
4. 如權(quán)利要求1所述的方法，其特征在于，所述接線對(duì)包含導(dǎo)電跡線對(duì)。
5. 如權(quán)利要求1所述的方法，其特征在于 步驟(a)在設(shè)備在第一模式時(shí)執(zhí)行；以及 步驟(b)在設(shè)備在第二模式時(shí)執(zhí)行。
6. 如權(quán)利要求5所述的方法，其特征在于 所述第一模式是主動(dòng)模式；以及 所述第二模式是睡眠或待機(jī)模式。
7. 如權(quán)利要求5所述的方法，其特征在于，所述第二模式相較于所述第一 模式是降低功率模式。
8. —種用以降低具第一模式以及第二模式的電池供電移動(dòng)設(shè)備的功率消 耗的方法，所述方法包含(a) 當(dāng)所述設(shè)備在所述第一模式時(shí)，利用低電壓差分信令(LVDS)跨接線對(duì) 發(fā)送第一類型信息及第二類型信息兩者；以及(b) 當(dāng)所述設(shè)備在所述第二模式時(shí)，利用非差分信令跨所述相同接線對(duì)發(fā) 送所述第二類型信息，而非所述第一類型信息。
9. 如權(quán)利要求8所述的方法，其特征在于步驟(a)包含當(dāng)所述設(shè)備在所述第一模式時(shí)，利用所述接線對(duì)作為單一差分 對(duì)；以及步驟(b)包含當(dāng)所述設(shè)備在所述第二模式時(shí)，利用所述接線對(duì)作為兩單獨(dú)串行線路。
10. 如權(quán)利要求8所述的方法，其特征在于-所述第一模式是主動(dòng)模式；以及 所述第二模式是睡眠或待機(jī)模式。
11. 如權(quán)利要求8所述的方法，其特征在于，所述第二模式相較于所述第 一模式是降低功率模式。
12. 如權(quán)利要求8所述的方法，其特征在于所述第一類型信息包含按第一速度發(fā)送的數(shù)據(jù)；以及 所述第二類型信息包含按低于所述第一速度的速度發(fā)送的數(shù)據(jù)。
13. 如權(quán)利要求8所述的方法，其特征在于所述第一類型信息包含視頻信號(hào)、至少一對(duì)應(yīng)的控制信號(hào)及對(duì)應(yīng)的第一時(shí) 鐘信號(hào)；以及所述第二類型信息包含低速度控制數(shù)據(jù)信號(hào)及對(duì)應(yīng)的第二時(shí)鐘信號(hào)，所述 第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)緩慢。
14.—種系統(tǒng)，包含 發(fā)送器，其包含輸出對(duì)；以及 接收器，其包含輸入對(duì)；其中所述發(fā)送器的輸出對(duì)被配置成通過(guò)接線對(duì)連接至所述接收器的兩輸入；其中當(dāng)在第一模式時(shí)，所述發(fā)送器在兩輸出處輸出差分信號(hào)，以跨所述兩 接線發(fā)送至所述接收器的兩輸入；以及其中當(dāng)在第二模式時(shí)，所述發(fā)送器輸出兩單端信號(hào)，兩輸出各一，以跨相 同的兩接線發(fā)送至所述接收器的兩輸入。
15.如權(quán)利要求14所述的系統(tǒng)，其特征在于所述接收器亦可處于所述第一模式及所述第二模式；當(dāng)所述接收器在所述第一模式時(shí)，所述接收器將在其兩個(gè)輸入處所收到的 信號(hào)當(dāng)作差分信號(hào)；以及當(dāng)所述接收器在所述第二模式時(shí)，所述接收器將在其兩個(gè)輸入處所收到的 信號(hào)當(dāng)作兩單端信號(hào)。
16. 如權(quán)利要求14所述的系統(tǒng)，其特征在于 所述第一模式是主動(dòng)模式；以及所述第二模式是睡眠或待機(jī)模式。
17. 如權(quán)利要求14所述的系統(tǒng)，其特征在于，所述第二模式相較于所述第 一模式是降低功率模式。
18. 如權(quán)利要求14所述的系統(tǒng)，其特征在于，所述發(fā)送器包含開關(guān)對(duì)，其 使I2C數(shù)據(jù)及時(shí)鐘信號(hào)跨所述接線對(duì)發(fā)送為差分信號(hào)的嵌入部分，或者是跨相 同接線對(duì)發(fā)送為兩個(gè)單獨(dú)的單端信號(hào)。
19. 如權(quán)利要求14所述的系統(tǒng)，其中所述發(fā)送器包含串行器及輸出級(jí)，其根據(jù)所述串行器之輸出產(chǎn)生差分信 號(hào)；以及所述接收器包含輸入級(jí)，其根據(jù)在所述接收器之兩輸入處所收到的差分信 號(hào)以產(chǎn)生單端信號(hào)，以及解串行器，其接收所述輸入級(jí)之輸出。
20. —種用以跨接線對(duì)發(fā)送信號(hào)的系統(tǒng)，其中包含 在時(shí)段期間跨所述接線對(duì)發(fā)送差分信號(hào)的裝置；以及 在另一時(shí)段期間跨所述相同接線對(duì)發(fā)送兩單端信號(hào)的裝置。
全文摘要
本文提供用以跨接線對(duì)發(fā)送信號(hào)的系統(tǒng)及方法。根據(jù)特定實(shí)施例，在一時(shí)段期間跨該接線對(duì)發(fā)送差分信號(hào)，并且在另一時(shí)段期間跨相同接線對(duì)發(fā)送兩單端信號(hào)?？衫玫碗妷翰罘中帕?LVDS)跨該接線對(duì)發(fā)送該差分信號(hào)。相對(duì)地，可利用非差分信令跨該相同接線對(duì)發(fā)送該等兩單端信號(hào)。
文檔編號(hào)H04B7/005GK101595701SQ200780047580
公開日2009年12月2日 申請(qǐng)日期2007年9月27日 優(yōu)先權(quán)日2006年11月17日
發(fā)明者納瑞許·B·雪堤 申請(qǐng)人:英特賽爾美國(guó)股份有限公司