專利名稱：一種新型誤碼率測(cè)量裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子測(cè)量技術(shù)領(lǐng)域，特別涉及一種通信設(shè)備的誤碼率測(cè)量裝置。
技術(shù)背景誤碼率是衡量數(shù)據(jù)在規(guī)定時(shí)間內(nèi)數(shù)據(jù)傳輸準(zhǔn)確性的指標(biāo)，也是反映數(shù)據(jù)傳輸 設(shè)備(收、發(fā)信機(jī))及信道工作質(zhì)量的一個(gè)重要指標(biāo)，其大小由通路的系統(tǒng)特性 和信道質(zhì)量決定。要定量的了解系統(tǒng)的運(yùn)行質(zhì)量，就需要對(duì)其誤碼率進(jìn)行測(cè)量。 誤碼率的測(cè)量是通過一種稱之為誤碼率測(cè)量?jī)x完成的。誤碼率測(cè)量方法通常有兩種測(cè)試場(chǎng)景， 一種是在實(shí)際信道測(cè)量，另一種是在 模擬信道中測(cè)量。實(shí)際信道測(cè)量方法雖然真實(shí)可靠，但往往需要花費(fèi)大量人力、 物力，耗資巨大，全部采用此方法往往使研究開發(fā)單位難以承受。因此，在實(shí)際 信道測(cè)試之前往往采用模擬信道進(jìn)行測(cè)量。模擬信道通常就是一個(gè)信道模擬器。市面上以及公開發(fā)表的文章或?qū)＠蟹謩e出現(xiàn)或報(bào)道了誤碼率測(cè)量?jī)x和信 道模擬器。傳統(tǒng)的誤碼率測(cè)量?jī)x一般由測(cè)試碼產(chǎn)生器、接收電路、輸出電路、同步電路 以及顯示屏、誤碼檢測(cè)電路、計(jì)數(shù)器等模塊組成，每個(gè)部分都是通過硬件設(shè)計(jì)完 成，并且沒有信道^莫擬功能。用傳統(tǒng)誤碼儀在模擬信道場(chǎng)景中對(duì)通信設(shè)備進(jìn)行誤 碼測(cè)量時(shí)，還需要增加信道模擬器。可見，4吏用傳統(tǒng)誤碼率測(cè)量?jī)x進(jìn)行誤碼測(cè)量存在以下缺點(diǎn)1、由于傳統(tǒng)測(cè) 量?jī)x的內(nèi)部各部分都是用硬件電路去實(shí)現(xiàn)的，其擴(kuò)展性不強(qiáng)，適用性也受到限制； 2、在信道模擬場(chǎng)景中對(duì)通信設(shè)備進(jìn)行測(cè)量時(shí)，必須增加信道4莫擬器，也就是說 此時(shí)信道的模擬功能和誤碼率的測(cè)量功能是用分開的兩個(gè)設(shè)備實(shí)現(xiàn)的，這會(huì)造成 硬件資源的浪費(fèi)，同時(shí)也造成使用時(shí)連接的繁瑣。傳統(tǒng)的信道模擬器一般又沒有誤碼測(cè)量功能，可見，僅用信道模擬器也是不 能完成誤碼測(cè)量的。另夕卜，在有關(guān)信道模擬器的專利中，例如2005年11月30號(hào)公開的專利《基 帶多徑衰落信道模擬器》，信道參數(shù)通過軟件界面輸入計(jì)算機(jī)后，通過串口或其 他遒信接口傳到信道模擬器的參數(shù)變換單元，由參數(shù)變換單元將收到的數(shù)據(jù)轉(zhuǎn)換 為控制參數(shù)信號(hào)，然后下載到FPGA內(nèi)，其參數(shù)配置處理過程如圖4所示。整個(gè) 信道參數(shù)的配置比較復(fù)雜，無法快速的實(shí)現(xiàn)對(duì)信道參數(shù)的實(shí)時(shí)修改。發(fā)明內(nèi)容針對(duì)傳統(tǒng)誤碼率測(cè)量方法是利用誤碼率測(cè)量?jī)x和信道模擬器組合測(cè)試，造成操作繁瑣、硬件資源浪費(fèi)的問題，本發(fā)明提供了一種具有信道模擬功能和誤碼率 測(cè)量功能組合在一起的誤碼率測(cè)量?jī)x，本誤碼率測(cè)量?jī)x利用可編程硬件平臺(tái)進(jìn)行 設(shè)計(jì)實(shí)現(xiàn)，使信道模擬功能和誤碼率測(cè)量功能在硬件實(shí)現(xiàn)上融為一體。同時(shí)本發(fā) 明還針對(duì)傳統(tǒng)的通過計(jì)算機(jī)串口的信道配置方法速度慢的問題提供一種通過 PCI (Peripheral Component Interconnection,外設(shè)組件互連標(biāo)準(zhǔn))總線對(duì)信道才莫擬 單元的信道參數(shù)的快速實(shí)時(shí)配置方法。為了實(shí)現(xiàn)上述目的，本發(fā)明具體是這樣實(shí)現(xiàn)的本發(fā)明主要由可編程處理設(shè) 備I、用戶控制軟件和信號(hào)處理硬件平臺(tái)3組成，如圖1所示，其中所述的可編程處理設(shè)備1是一種由操作系統(tǒng)(其中也包括各種嵌入式操作系 統(tǒng))和硬件平臺(tái)、存儲(chǔ)器、可與外部連接的輸入輸出接口以及部分應(yīng)用軟件組成 的設(shè)備，特別地，還帶有PCI總線，因此所述的可編程處理設(shè)備既可以是計(jì)算機(jī)， 也可以是利用可編程處理器等元件設(shè)計(jì)的具有人機(jī)接口的專用控制設(shè)備；所述的用戶控制軟件安裝在可編程處理設(shè)備中，用于配置信道^f莫擬單元的信 道參數(shù)以及誤碼測(cè)量處理(包括產(chǎn)生誤碼測(cè)試數(shù)據(jù)，控制信號(hào)處理硬件平臺(tái)3工 作，接收通過信道傳輸后的數(shù)據(jù)，誤碼計(jì)算)，其功能如圖6所示；所述的信號(hào)處理硬件平臺(tái)3包括射頻接收轉(zhuǎn)換單元4、模數(shù)轉(zhuǎn)換模塊5、信 道模擬單元6、控制模塊7、 PCI總線控制芯片8、數(shù)模轉(zhuǎn)換模塊9和射頻發(fā)射轉(zhuǎn) 換單元IO,其中射頻接收轉(zhuǎn)換單元4、模數(shù)轉(zhuǎn)換模塊5、控制模塊7、數(shù)模轉(zhuǎn)換 模塊9、射頻發(fā)射轉(zhuǎn)換單元10都分別有一個(gè)輸入端口和一個(gè)輸出端口；信道模 擬單元6有四個(gè)與外部相連的連接口，分別是A/D數(shù)據(jù)傳輸連接口、本地?cái)?shù)據(jù) 連接口、配置控制接口、 D/A數(shù)據(jù)傳輸連接口； PCI總線控制芯片8有三個(gè)與外 部相連的連接口，分別是數(shù)據(jù)連接口、地址及控制連接口、總線接口連接口；所述的信號(hào)處理硬件平臺(tái)3各部分之間的連接關(guān)系為射頻接收轉(zhuǎn)換單元4 的輸出端口與模數(shù)轉(zhuǎn)換模塊5的輸入端口相連，模數(shù)轉(zhuǎn)換模塊5的輸出端口與信 道模擬單元6的A/D數(shù)據(jù)傳輸連接口相連，信道模擬單元6的本地?cái)?shù)據(jù)連接口 與PCI總線控制芯片8的數(shù)據(jù)連接口相連，PCI總線控制芯片8的總線接口連接 口通過PCI總線與可編程處理設(shè)備1的PCI總線接口相連，PCI總線控制芯片8 的地址及控制連接口與控制模塊7的輸入端口相接，控制模塊7的輸出端口與信 道模擬單元6的配置控制接口相連，信道模擬單元6的D/A數(shù)據(jù)傳輸連接口與 數(shù)模轉(zhuǎn)換模塊9的輸入端口相連，數(shù)模轉(zhuǎn)換模塊9的輸出端口再與射頻發(fā)射轉(zhuǎn)換 單元10的輸入端口相連；所述的信號(hào)處理硬件平臺(tái)3的信號(hào)處理過程為射頻接收轉(zhuǎn)換單元4將收到 的射頻信號(hào)變換為基帶模擬信號(hào)，上述基帶模擬信號(hào)經(jīng)模數(shù)轉(zhuǎn)換模塊5轉(zhuǎn)換為基帶數(shù)字信號(hào)，上述基帶數(shù)字信號(hào)在信道模擬單元6進(jìn)行位數(shù)轉(zhuǎn)換后，由控制模塊 7和PCI總線控制芯片8控制對(duì)上述位數(shù)轉(zhuǎn)換后的基帶數(shù)字信號(hào)進(jìn)行采集，采集 的信號(hào)先由PCI總線送到可編程處理設(shè)備1內(nèi)存儲(chǔ)和分析，然后在控制模塊7 和PCI總線控制芯片8的控制下，上述采集信號(hào)又由PCI總線回^t送至信道沖莫擬 單元6,上述被回放到信道模擬單元6的采集信號(hào)經(jīng)過信道模擬單元6的位數(shù)轉(zhuǎn) 換和信道模擬處理后由數(shù)模轉(zhuǎn)換模塊9轉(zhuǎn)換為基帶模擬信號(hào)，最后，射頻發(fā)射轉(zhuǎn) 換單元IO將上迷基帶模擬信號(hào)轉(zhuǎn)換為與原信號(hào)同帶寬的射頻信號(hào)；所述的射頻接收轉(zhuǎn)換單元4將接收到的射頻信號(hào)通過變頻和濾波轉(zhuǎn)換成基 帶模擬信號(hào)，它可以由模擬帶通濾波器、混頻器、模擬低通濾波器、可變?cè)鲆娣?大器等器件順序連接實(shí)現(xiàn)，也可以選用參數(shù)適當(dāng)?shù)默F(xiàn)有的器件產(chǎn)品，總之它是一 種設(shè)計(jì)方法都比較成熟的單元或器件；所述的信道;f莫擬單元6可以用可編程器件實(shí)現(xiàn)，如FPGA、 DSP等，通過實(shí) 現(xiàn)各種信道模型算法來實(shí)現(xiàn)對(duì)實(shí)際信道的模擬，信道模型算法是可以在現(xiàn)有文獻(xiàn) 里查閱到的；所述的控制模塊7主要用于本地總線仲裁、地址譯碼和時(shí)序控制，并協(xié)助 PCI總線控制芯片8完成可編程處理設(shè)備1與信道模擬單元6之間的通信；所述的射頻發(fā)射轉(zhuǎn)換單元IO是將基帶模擬信號(hào)轉(zhuǎn)變?yōu)樯漕l信號(hào)，既可以由 模擬低通濾波器、混頻器、模擬帶通濾波器順序連接而成，也可以選用參數(shù)適當(dāng) 的現(xiàn)有的器件產(chǎn)品，總之它是一種設(shè)計(jì)方法都比較成熟的單元或器件。本發(fā)明的信道模擬單元由用戶根據(jù)需求通過對(duì)可編程處理器選擇或輸入?yún)?數(shù)，將模擬信道配置成各種類型或參數(shù)可變的虛擬信道環(huán)境。當(dāng)模擬信道采用 FPGA實(shí)現(xiàn)時(shí)，安裝在可編程處理器中的用戶控制軟件將用戶輸入的參數(shù)通過一 個(gè)處理過程生成FPGA配置文件，然后由PCI總線傳到信道模擬單元，實(shí)現(xiàn)對(duì)信 道模擬單元FPGA的重新配置，該過程如圖5所示，包括以下步驟步驟l:用戶控制軟件控制可編程處理設(shè)備讀取界面上用戶輸入的參數(shù)，由 控制軟件動(dòng)態(tài)生成名為data2mem的可執(zhí)行程序所要求的格式的一個(gè)后綴名為 mem的二進(jìn)制數(shù)據(jù)文件和一個(gè)后綴名為bmm的地址文件。步驟2:可編程處理設(shè)備運(yùn)行名為data2mem的可執(zhí)行程序，通過所述后綴 名為mem的二進(jìn)制數(shù)據(jù)文件提供的數(shù)據(jù)和所述的后綴名為bmm的地址文件提 供的地址以及存放在可編程處理設(shè)備的FPGA初始比特配置文件生成一個(gè)新的 FPGA比特配置文件。所述的data2mem的可執(zhí)行程序是由Xilinx ISE編譯環(huán)境提供的，但可將此 程序單獨(dú)存儲(chǔ)在可編程處理設(shè)備內(nèi)，無需安裝Xilinx ISE編譯環(huán)境。7所述的FPGA初始比特配置文件在Xilinx ISE編譯環(huán)境里生成，然后復(fù)制到 可編程處理設(shè)備內(nèi)，用于初始化FPGA、生成邏輯單元以及完成內(nèi)部信號(hào)的布局 布線。步驟3:用戶控制軟件程序?qū)⑺龅男碌腇PGA比特配置文件通過PCI總線 傳到FPGA中，完成對(duì)FPGA重新配置，從而產(chǎn)生新的信道。本發(fā)明的有益效果和實(shí)質(zhì)由于本發(fā)明將誤碼率測(cè)量功能和信道模擬功能合為一體，只需一臺(tái)本發(fā)明所 構(gòu)成的設(shè)備就可對(duì)待測(cè)設(shè)備進(jìn)行誤碼率的測(cè)量，避免了使用的繁瑣。又由于本誤碼率測(cè)量?jī)x利用可編程硬件平臺(tái)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，使信道模擬功能 和誤碼率測(cè)量功能在石更件實(shí)現(xiàn)上融為一體，同時(shí)許多功能通過^^件實(shí)現(xiàn)，因此大 大節(jié)省了硬件成本，且具有更好的擴(kuò)展性和靈活性。本發(fā)明還涉及一種通過PCI總線對(duì)信道參數(shù)進(jìn)行配置的方法，與 一般信道模 擬器采用串口傳輸輸入?yún)?shù)然后進(jìn)行配置的方法相比，能夠更方便、更快速、更 靈活地完成對(duì)信道才莫型的更換。


圖1為本發(fā)明提出的信號(hào)處理硬件平臺(tái)組成結(jié)構(gòu)或原理圖； 圖2為本發(fā)明的一個(gè)實(shí)施例；圖3是實(shí)施例中用FPGA實(shí)現(xiàn)的信道模塊中的軟件功能結(jié)構(gòu)；圖4為傳統(tǒng)信道4莫擬器信道參數(shù)配置處理方法；圖5為本發(fā)明提出的信道模擬單元信道參數(shù)配置處理方法；圖6為用戶控制軟件的主流程圖；圖7為實(shí)施例中用戶控制軟件的信道參數(shù)配置處理流程；圖8為待測(cè)設(shè)備為接收信道與發(fā)送信道不是同一信道時(shí)，用戶控制軟件的誤 碼測(cè)量處理流程；圖9為待測(cè)設(shè)備是接收信道與發(fā)送信道為同一個(gè)信道時(shí)，用戶控制軟件的誤 碼測(cè)量處理流程。其中，l是可編程處理設(shè)備；3是信號(hào)處理硬件平臺(tái)；4是射頻接收轉(zhuǎn)換單元；5 是模數(shù)轉(zhuǎn)換模塊；6是信道模擬單元；7是控制模塊；8是PCI總線控制芯片；9 是數(shù)模轉(zhuǎn)換模塊；IO是射頻發(fā)射轉(zhuǎn)換單元；11是輸入模擬帶通濾波器；12是輸 入混頻器；13是輸入模擬低通濾波器；14是可變?cè)鲆孢\(yùn)算放大器；15是模數(shù)轉(zhuǎn) 換器AD9254; 16是信道模擬FPGA芯片；17是CPLD控制模塊；18是計(jì)算機(jī)； 19是PCI9054接口芯片；20是數(shù)模轉(zhuǎn)換器AD9744; 21是輸出模擬低通濾波器；22是輸出混頻器；23是輸出模擬帶通濾波器；24是數(shù)字頻率合成器AD9858; 26是A/D傳輸數(shù)據(jù)線；27是控制信號(hào)線；28是命令編碼信號(hào)；29是狀態(tài)編碼 信號(hào)；30是本地地址總線；31是本地控制總線；32是PCI總線；33是本地?cái)?shù)據(jù) 總線；34是D/A傳輸數(shù)據(jù)線；35是正弦波產(chǎn)生器；36是大尺度衰落單元；37 是多徑延時(shí)及增益處理單元；38是復(fù)高斯信號(hào)產(chǎn)生器；39是多普勒頻擴(kuò)及萊斯 衰落處理單元；40是多徑疊加單元；41是噪聲產(chǎn)生器。
具體實(shí)施方式
圖2所示的實(shí)施利中，可編程處理設(shè)備采用 一臺(tái)計(jì)算才幾18來實(shí)現(xiàn)；用戶控 制軟件(圖6所示其流程)安裝在計(jì)算機(jī)18中，該軟件含有配置信道模擬單元 的信道參數(shù)，誤碼計(jì)算處理(包括產(chǎn)生誤碼測(cè)試數(shù)據(jù)，接收通過信道傳輸后的數(shù) 據(jù)，誤碼計(jì)算)，以及其它相關(guān)的控制處理等功能；同時(shí)，在計(jì)算機(jī)18中還配置 了 ，個(gè)名為data2mem的可執(zhí)行程序和FPGA的初始比特配置文件。信號(hào)處理硬件平臺(tái)由輸入模擬帶通濾波器11、輸入混頻器12、輸入模擬低 通濾波器13、可變?cè)鲆孢\(yùn)算放大器14、 AD9254模數(shù)轉(zhuǎn)換器15、信道模擬FPGA 芯片16、 CPLD控制模塊17、計(jì)算機(jī)18、 PCI9054接口芯片19、 AD9744數(shù)模 轉(zhuǎn)換器20、輸出模擬低通濾波器21、輸出混頻器22、輸出帶通濾波器23、 AD9858 數(shù)字頻率合成器24和一些外圍控制電路組成。其中，輸入模擬帶通濾波器11、 輸入混頻器12、模擬低通濾波器13和可變?cè)鲆孢\(yùn)算放大器14構(gòu)成了圖1中的 射頻接收轉(zhuǎn)換單元4;輸出模擬低通濾波器21、輸出混頻器22和輸出模擬帶通 濾波器23共同構(gòu)成了圖1中的射頻發(fā)射轉(zhuǎn)換單元10; AD9858數(shù)字頻率合成器 24用于產(chǎn)生輸入混頻器12和輸出混頻器22所需的正弦混頻信號(hào)。本信號(hào)處理硬件平臺(tái)首先將收到的由待測(cè)設(shè)備送出的射頻信號(hào)通過輸入模 擬#通濾波器11、輸入混頻器12、模擬低通濾波器13和可變?cè)鲆孢\(yùn)算放大器 14構(gòu)成的射頻接收轉(zhuǎn)換單元4變換為基帶信號(hào)，接著AD9254模數(shù)轉(zhuǎn)換器15將 上述基帶信號(hào)轉(zhuǎn)變成14bit的數(shù)字信號(hào)，通過14位位寬的A/D傳輸數(shù)據(jù)線26傳 到信道模擬FPGA芯片16。信號(hào)采集時(shí)，上述14bit的數(shù)字信號(hào)需要在信道模擬 FPGA芯片16內(nèi)轉(zhuǎn)換成滿足PCI總線32傳輸位寬要求的數(shù)字信號(hào)；信號(hào)回放時(shí)， 由PCI總線32和本地?cái)?shù)據(jù)總線33傳回的數(shù)字信號(hào)也需要先在信道模擬FPGA芯 片16內(nèi)轉(zhuǎn)換成14bit的數(shù)字信號(hào)再進(jìn)行信道模擬。經(jīng)過信道模擬FPGA芯片16 信道模擬處理的數(shù)字信號(hào)通過14位位寬的D/A傳輸數(shù)據(jù)線34傳到AD9744數(shù) 模轉(zhuǎn)換器20,數(shù)沖莫轉(zhuǎn)換后由輸出模擬低通濾波器21、輸出混頻器22和輸出模擬 帶通濾波器23組成的射頻發(fā)射轉(zhuǎn)換單元10將其還原為輸入信號(hào)帶寬的射頻信號(hào)。在圖2所示的實(shí)施利中，PCI卯54接口芯片19通過32位寬的本地?cái)?shù)據(jù)總線33與信道模擬FPGA芯片16的本地?cái)?shù)據(jù)連接口相連，同時(shí)又通過本地控制總線 31和32位寬的本地地址總線30與CPLD控制模塊17的輸入端口相連,PCI9054 接口芯片19用于將復(fù)雜的PCI總線上的時(shí)序轉(zhuǎn)換為相對(duì)簡(jiǎn)單的本地總線時(shí)序， CPLD控制模塊17負(fù)責(zé)仲裁本地總線并對(duì)本地地址進(jìn)行譯碼。本地總線包括本 地?cái)?shù)據(jù)總線33、本地地址總線30和本地控制總線31。在計(jì)算沖/U 18通過PCI總 線32對(duì)信道模擬FPGA芯片16進(jìn)行配置時(shí)，CPLD控制模塊17通過控制信號(hào) 線27實(shí)現(xiàn)對(duì)信道模擬FPGA芯片16的時(shí)序控制和獲得配置過程的狀態(tài)顯示。由 CPLD控制模塊17與信道模擬FPGA芯片16的用戶I/O 口定義的命令編碼信號(hào) 28和狀態(tài)編碼信號(hào)29在數(shù)據(jù)采集和數(shù)據(jù)回放時(shí)使用，其中，命令編碼信號(hào)28 負(fù)責(zé)在數(shù)據(jù)采集或數(shù)據(jù)回放開始時(shí)向信道模擬FPGA芯片16發(fā)出啟動(dòng)命令，結(jié) 束時(shí)發(fā)出結(jié)束命令；狀態(tài)編碼信號(hào)29負(fù)責(zé)在數(shù)據(jù)采集或數(shù)據(jù)回放時(shí)監(jiān)控系統(tǒng)狀 態(tài)，在必要時(shí)給出狀態(tài)指示，并將系統(tǒng)狀態(tài)通知計(jì)算機(jī)18。圖2所示的實(shí)施利中的信道模型是通過FPGA編程實(shí)現(xiàn)的，信道模型算法采 用典型的抽頭延時(shí)模型，并結(jié)合了國(guó)際上最權(quán)威的寬帶短波信道模型ITS模型， 通過改變參數(shù)來模擬各種信道環(huán)境。圖3是圖2所示實(shí)施例中用采用FPGA實(shí)現(xiàn)信道沖莫擬單元的4欠件功能模塊結(jié) 構(gòu)，包括正弦波產(chǎn)生器35、大尺度衰落單元36、多徑延時(shí)及增益處理單元37、 復(fù)高斯信號(hào)產(chǎn)生器38、多普勒頻擴(kuò)及萊斯衰落處理單元39、多徑疊加單元40以 及噪聲產(chǎn)生器41。FPGA對(duì)信號(hào)的處理流程為輸入信號(hào)先在大尺度衰落單元36乘上衰落增 益，然后經(jīng)多徑延時(shí)及增益處理單元37對(duì)各條路徑的信號(hào)進(jìn)行延時(shí)，并乘上路 徑增益，接著多普勒頻擴(kuò)及萊斯衰落處理單元39對(duì)經(jīng)過延時(shí)和增益處理的各路 徑信號(hào)進(jìn)行頻擴(kuò)和萊斯衰落處理，處理后的各路徑信號(hào)經(jīng)多徑疊加單元40疊加 之后，再與噪聲產(chǎn)生器41產(chǎn)生的噪聲相加便得到輸出信號(hào)。圖5給出了一個(gè)具體的信道參數(shù)配置處理方法實(shí)例，該實(shí)施例在圖7所示的 流程圖中得以實(shí)施。圖8給出了待測(cè)設(shè)備為接收信道與發(fā)送信道不是同一信道時(shí)，用戶控制軟件 的誤碼測(cè)量處理方法，該方法的處理過程為一步用戶控制軟件產(chǎn)生誤碼測(cè)試數(shù)據(jù)，將所產(chǎn)生的測(cè)試數(shù)據(jù)存儲(chǔ)在計(jì)算機(jī) 18里，以此數(shù)據(jù)作為誤碼測(cè)試的原始數(shù)據(jù)，同時(shí)通過計(jì)算機(jī)18串口 輸入到待測(cè)設(shè)備；二步用戶控制軟件對(duì)信號(hào)處理硬件平臺(tái)3發(fā)出控制指令，以指示信號(hào)處理 硬件平臺(tái)3接收從發(fā)送信道發(fā)出的信號(hào)；三步計(jì)算機(jī)18串口接收待測(cè)設(shè)備接收信道輸出的數(shù)據(jù)信號(hào)，直至接收完 畢；四步控制軟件讀取第一步存儲(chǔ)在計(jì)算機(jī)18里的原始數(shù)據(jù)，將原始數(shù)據(jù)與 第五步接收到的數(shù)據(jù)進(jìn)行比對(duì)得到誤碼率。圖9給出了待測(cè)設(shè)備是接收信道與發(fā)送信道為同一個(gè)信道時(shí)，用戶控制軟件 的誤碼測(cè)量處理方法，該方法的處理過程為一步用戶控制軟件產(chǎn)生誤碼測(cè)試數(shù)據(jù)，將所產(chǎn)生的測(cè)試數(shù)據(jù)存儲(chǔ)在計(jì)算機(jī) 18里，以此凝:據(jù)作為誤碼測(cè)試的原始數(shù)據(jù)，同時(shí)通過計(jì)算才幾18串口 輸入到待測(cè)設(shè)備；二步用戶控制軟件對(duì)信號(hào)處理硬件平臺(tái)3發(fā)出控制指令，以指示信號(hào)處理硬件平臺(tái)3接收從發(fā)送信道發(fā)出的信號(hào)； 三步用戶控制軟件通過PCI總線32接收經(jīng)過信號(hào)處理硬件平臺(tái)3射頻接收轉(zhuǎn)換、模數(shù)轉(zhuǎn)換和位數(shù)變換等后的信號(hào)，并將所接收的數(shù)據(jù)存儲(chǔ)到計(jì)算機(jī)18里；四步用戶控制軟件將第三步中存儲(chǔ)到的數(shù)據(jù)讀出并通過PCI總線32以及 本地?cái)?shù)據(jù)總線33送到信號(hào)處理硬件平臺(tái)3的信道模擬單元6或16;五步用戶控制軟件從計(jì)算機(jī)18串口接收待測(cè)設(shè)備接收信道輸出的數(shù)據(jù)， 直至接收完畢；六步用戶控制軟件讀取第一步存儲(chǔ)在計(jì)算機(jī)18里的原始數(shù)據(jù)，將原始數(shù) 據(jù)與第五步接收到的數(shù)據(jù)進(jìn)行比對(duì)得到誤碼率。其中三步和四步是為了解決接收信道與發(fā)送信道為同一信道從而造成發(fā)/ 收信號(hào)不能同時(shí)處理，需要等待發(fā)送測(cè)試數(shù)據(jù)發(fā)送完后再接收數(shù)據(jù)的 問題。模擬信道參數(shù)配置可以有三種方式，分別是內(nèi)置場(chǎng)景方式、環(huán)境自定義方式 和完全自定義方式。內(nèi)置場(chǎng)景方式通過選擇典型場(chǎng)景自動(dòng)生成信道參數(shù)，其典型 場(chǎng)景來自于國(guó)內(nèi)外文獻(xiàn)中經(jīng)典的場(chǎng)景實(shí)測(cè)信息。環(huán)境自定義方式是先由用戶先選 擇模擬環(huán)境，包括短波天波、短波地波和超短波；再輸入信道參數(shù)生成，包括通 信頻率，有無萊斯，通信距離，收發(fā)端經(jīng)度、煒度，天線極化方向，地勢(shì)特征， 收發(fā)天線高度等。完全自定義方式完全由用戶輸入各個(gè)信道參數(shù)，包括各條路徑 (最多可設(shè)置六條路徑)的延時(shí)、增益、頻擴(kuò)、頻移、多普勒譜類型，大尺度衰 落增益，噪聲的類型、因子、頻率。盡管上面參照附圖用實(shí)例說明了本發(fā)明，但本發(fā)明不限于上述實(shí)例，在不違 背本發(fā)明的權(quán)利要求書中所公開的發(fā)明思想范圍內(nèi)，相關(guān)領(lǐng)域的技術(shù)人員可以用各種方式修改本發(fā)明。
權(quán)利要求
1、一種新型誤碼率測(cè)量裝置，由可編程處理設(shè)備1、用戶控制軟件2和信號(hào)處理硬件平臺(tái)3組成，其中所述的可編程處理設(shè)備1是一種由操作系統(tǒng)和硬件平臺(tái)、存儲(chǔ)器、可與外部連接的輸入輸出接口以及部分應(yīng)用軟件組成的設(shè)備，特別地還帶有PCI總線，如計(jì)算機(jī)；所述的用戶控制軟件2安裝在可編程處理設(shè)備中，用于配置信道模擬單元的信道參數(shù)，誤碼測(cè)量控制以及誤碼測(cè)量處理；所述的信號(hào)處理硬件平臺(tái)3包括射頻接收轉(zhuǎn)換單元4、模數(shù)轉(zhuǎn)換模塊5、信道模擬單元6、控制模塊7、PCI總線控制芯片8、數(shù)模轉(zhuǎn)換模塊9和射頻發(fā)射轉(zhuǎn)換單元10，其中射頻接收轉(zhuǎn)換單元4、模數(shù)轉(zhuǎn)換模塊5、控制模塊7、數(shù)模轉(zhuǎn)換模塊9、射頻發(fā)射轉(zhuǎn)換單元10都分別有一個(gè)輸入端口和一個(gè)輸出端口；信道模擬單元6有四個(gè)與外部相連的連接口，分別是A/D數(shù)據(jù)傳輸連接口、本地?cái)?shù)據(jù)連接口、配置控制接口、D/A數(shù)據(jù)傳輸連接口；PCI總線控制芯片8有三個(gè)與外部相連的連接口，分別是數(shù)據(jù)連接口、地址及控制連接口、總線接口連接口；所述的信號(hào)處理硬件平臺(tái)3各部分之間的連接關(guān)系為射頻接收轉(zhuǎn)換單元4的輸出端口與模數(shù)轉(zhuǎn)換模塊5的輸入端口相連，模數(shù)轉(zhuǎn)換模塊5的輸出端口與信道模擬單元6的A/D數(shù)據(jù)傳輸連接口相連，信道模擬單元6的本地?cái)?shù)據(jù)連接口與PCI總線控制芯片8的數(shù)據(jù)連接口相連，PCI總線控制芯片8的總線接口連接口通過PCI總線與可編程處理設(shè)備1的PCI總線接口相連，PCI總線控制芯片8的地址及控制連接口與控制模塊7的輸入端口相接，控制模塊7的輸出端口與信道模擬單元6的配置控制接口相連，信道模擬單元6的D/A數(shù)據(jù)傳輸連接口與數(shù)模轉(zhuǎn)換模塊9的輸入端口相連，數(shù)模轉(zhuǎn)換模塊9的輸出端口再與射頻發(fā)射轉(zhuǎn)換單元10的輸入端口相連，所述的信道模擬單元6是用可編程器件通過編程實(shí)現(xiàn)，所述的編程是對(duì)各種信道模型的算法進(jìn)行編程，可編程器件可以是FPGA、DSP等。
2、 根據(jù)權(quán)利要求1所述的一種新型誤碼率測(cè)量裝置，其特征在于所述的可 編程處理設(shè)備既可以是計(jì)算機(jī)，也可以是利用可編程處理器等元件設(shè)計(jì)的具有人 機(jī)接口的專用控制設(shè)備。
3、 根據(jù)權(quán)利要求1所述的一種新型誤碼率測(cè)量裝置，其特征在于所述的射 頻接收轉(zhuǎn)換單元4可以由^)t擬帶通濾波器11、混頻器12、模擬低通濾波器13、 可變?cè)鲆娣糯笃?4等器件順序連接實(shí)現(xiàn)；也可以選用參數(shù)適當(dāng)?shù)默F(xiàn)有的產(chǎn)品。
4、 根據(jù)權(quán)利要求1所述的一種新型誤碼率測(cè)量裝置，其特征在于所述的射 頻發(fā)射轉(zhuǎn)換單元10可以由模擬低通濾波器21、混頻器22、模擬帶通濾波器23順序連接實(shí)現(xiàn)；也可以選用參數(shù)適當(dāng)?shù)默F(xiàn)有產(chǎn)品。
5、 根據(jù)權(quán)利要求1所述的一種新型誤碼率測(cè)量裝置，其特征在于實(shí)現(xiàn)所述 信道模擬單元6的可編程器件里的軟件功能模塊結(jié)構(gòu)由正弦波產(chǎn)生單元26、大 尺度衰落單元27、多徑延時(shí)及增益處理單元28、復(fù)高斯信號(hào)產(chǎn)生器29、多普勒 頻擴(kuò)及萊斯衰落處理單元30、多徑疊加單元31以及噪聲產(chǎn)生器32組成；軟件 流程為輸入信號(hào)先在大尺度衰落單元27乘上衰落增益，然后經(jīng)多徑延時(shí)及增 益處理單元28對(duì)各條路徑的信號(hào)進(jìn)行延時(shí)，并乘上路徑增益，接著多普勒頻擴(kuò) 及萊斯衰落處理單元30對(duì)經(jīng)過延時(shí)和增益處理的各路徑信號(hào)進(jìn)行頻擴(kuò)和萊斯衰 落處理，處理后的各路徑信號(hào)經(jīng)多徑疊加單元31疊加之后，再與噪聲產(chǎn)生器32 產(chǎn)生的噪聲相加便得到輸出信號(hào)。
6、 根據(jù)權(quán)利要求1所述的一種新型誤碼率測(cè)量裝置，其特征在于用戶控制 軟件實(shí)現(xiàn)誤碼測(cè)試方法為一步用戶控制軟件產(chǎn)生誤碼測(cè)試數(shù)據(jù)，將所產(chǎn)生的測(cè)試數(shù)據(jù)存儲(chǔ)在計(jì)算積i 18里，以此數(shù)據(jù)作為誤碼測(cè)試的原始數(shù)據(jù)，同時(shí)通過計(jì)算機(jī)18串口 輸入到待測(cè)設(shè)備；二步用戶控制軟件對(duì)信號(hào)處理硬件平臺(tái)3發(fā)出控制指令，以指示信號(hào)處理 硬件平臺(tái)3接收從發(fā)送信道發(fā)出的信號(hào)；三步計(jì)算機(jī)18串口接收待測(cè)設(shè)備接收信道輸出的數(shù)據(jù)信號(hào)，直至接收完 畢；四步控制軟件讀取第一步存儲(chǔ)在計(jì)算機(jī)18里的原始數(shù)據(jù)，將原始數(shù)據(jù)與 第五步接收到的數(shù)據(jù)進(jìn)行比對(duì)得到誤碼率。
7、 根據(jù)權(quán)利要求1所述的一種新型誤碼率測(cè)量裝置，其特征在于用戶控制 軟件實(shí)現(xiàn)誤碼測(cè)試方法為一步用戶控制軟件產(chǎn)生誤碼測(cè)試數(shù)據(jù)，將所產(chǎn)生的測(cè)試數(shù)據(jù)存儲(chǔ)在計(jì)算機(jī) 18里，以此數(shù)據(jù)作為誤碼測(cè)試的原始數(shù)據(jù)，同時(shí)通過計(jì)算機(jī)18串口 輸入到待測(cè)設(shè)備；二步用戶控制軟件對(duì)信號(hào)處理硬件平臺(tái)3發(fā)出控制指令，以指示信號(hào)處理 硬件平臺(tái)3接收從發(fā)送信道發(fā)出的信號(hào)；三步用戶控制軟件從串口接收經(jīng)過信號(hào)處理硬件平臺(tái)3處理(包括才莫數(shù)轉(zhuǎn) 換、位數(shù)變換)后的信號(hào)，并將所接收的數(shù)據(jù)存儲(chǔ)到計(jì)算機(jī)18里；四步用戶控制軟件將第三步中存儲(chǔ)到的數(shù)據(jù)讀出并通過PCI總線32以及 本地?cái)?shù)據(jù)總線33送到信號(hào)處理硬件平臺(tái)3的信道模擬單元6或16;五步計(jì)算機(jī)18串口接收待測(cè)設(shè)備接收信道輸出的數(shù)據(jù)信號(hào)，直至接收完畢；六步控制軟件讀取第一步存儲(chǔ)在計(jì)算機(jī)18里的原始數(shù)據(jù)，將原始數(shù)據(jù)與 第五步接收到的數(shù)據(jù)進(jìn)行比對(duì)得到誤碼率。
8、 一種用于權(quán)利要求1所述一種新型誤碼率測(cè)量裝置的信道參數(shù)配置方法， 該方法用于由FPGA可編程器件實(shí)現(xiàn)模擬信道時(shí)用戶可以根據(jù)需要改變信道模 型，其特征在于包括以下步驟步驟l:用戶控制軟件控制可編程處理設(shè)備讀取界面上用戶輸入的參數(shù)，由 控制軟件動(dòng)態(tài)生成名為data2mem的可執(zhí)行程序所要求的格式的一個(gè)后綴名為 mem的二進(jìn)制數(shù)據(jù)文件和一個(gè)后綴名為bmm的地址文件；步驟2:可編程處理設(shè)備運(yùn)行名為data2mem的可執(zhí)行程序，通過所述后綴 名為mem的二進(jìn)制數(shù)據(jù)文件提供的數(shù)據(jù)和所述的后綴名為bmm的地址文件提 供的地址以及存放在可編程處理設(shè)備的FPGA初始比特配置文件生成一個(gè)新的 FPGA比特配置文件；所述的data2mem的可執(zhí)行程序是由Xilinx ISE編譯環(huán)境提供的，但可將此 程序單獨(dú)存儲(chǔ)在可編程處理設(shè)備內(nèi)，無需安裝Xilinx ISE編譯環(huán)境；所述的FPGA初始比特配置文件在Xilinx ISE編譯環(huán)境里生成，然后復(fù)制到 可編程處理設(shè)備內(nèi)，用于初始化FPGA、生成邏輯單元以及完成內(nèi)部信號(hào)的布局 布線；步驟3:用戶控制軟件程序?qū)⑺龅男碌腇PGA比特配置文件通過PCI總線 傳到FPGA中，完成對(duì)FPGA重新配置，從而產(chǎn)生新的信道。
全文摘要
本發(fā)明提供一種通信設(shè)備的誤碼率測(cè)量裝置，由可編程處理設(shè)備1、用戶控制軟件和信號(hào)處理硬件平臺(tái)3組成。該裝置將誤碼測(cè)試與信道模擬融為一體，并利用可編程器件和/或可編程設(shè)備，大大簡(jiǎn)化了硬件實(shí)現(xiàn)的復(fù)雜度和生產(chǎn)難度，同時(shí)解決了普通誤碼率測(cè)量裝置由于缺少信道模擬功能，在信道模擬環(huán)境中測(cè)試誤碼時(shí)還需增加信道模擬器從由使操作煩瑣且硬件資源浪費(fèi)的問題。在該發(fā)明中還提供了一種信道參數(shù)的快速配置方法，該方法通過在可編程處理設(shè)備的人機(jī)接口界面上設(shè)置參數(shù)和PCI總線傳輸方法使模擬信道可以根據(jù)用戶的需要快速任意改變。
文檔編號(hào)H04L1/00GK101262303SQ20081004424
公開日2008年9月10日 申請(qǐng)日期2008年4月18日 優(yōu)先權(quán)日2008年4月18日
發(fā)明者吳曉嫣, 唐友喜, 符初生, 馬萬治 申請(qǐng)人:成都途筏達(dá)科技有限公司