專利名稱：一種應(yīng)用于無線多媒體傳感網(wǎng)的并行信道解碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于OFDM (Orthogonal Frequency Division Multiplexing, 正交頻分復(fù)用)體制的無線多媒體傳感網(wǎng)絡(luò)的傳輸節(jié)點，尤其涉及其中的信道解 碼裝置。
背景技術(shù)：
隨著通信技術(shù)、嵌入式計算技術(shù)和傳感器技術(shù)的飛速發(fā)展和日益成熟，具有 感知能力、計算能力和通信能力的無線傳感器節(jié)點開始出現(xiàn)，并且引起了人們的 極大關(guān)注。這種無線傳感器節(jié)點構(gòu)成無線傳感網(wǎng)能夠協(xié)調(diào)地感知、采集和處理網(wǎng) 絡(luò)覆蓋區(qū)域內(nèi)的各種環(huán)境或監(jiān)測對象信息，并發(fā)布給需要這些信息的用戶。無線 傳感網(wǎng)將邏輯上的信息世界與真實的物理世界融合在一起，深刻地改變了人與自 然的交互方式；可以廣泛地應(yīng)用于軍事、工農(nóng)業(yè)控制、生物醫(yī)療、環(huán)境監(jiān)測等諸 多領(lǐng)域。 .
目前,傳感器網(wǎng)絡(luò)研究的一個重要方面是在能量嚴(yán)重受限的微型節(jié)點上如何 實現(xiàn)簡單的環(huán)境數(shù)據(jù)(如溫度、濕度、光強等)采集、傳輸與處理.然而,隨著監(jiān)測 環(huán)境的日趨復(fù)雜多變，由這些傳統(tǒng)傳感器網(wǎng)絡(luò)所獲取的簡單數(shù)據(jù)愈加不能滿足人 們對環(huán)境監(jiān)測的全面需求，迫切需要將信息量豐富的圖像、音頻、視頻等媒體引 入到以傳感器網(wǎng)絡(luò)為基礎(chǔ)的環(huán)境監(jiān)測活動中來，實現(xiàn)細(xì)粒度、精準(zhǔn)信息的環(huán)境監(jiān) 測。由此,多媒體傳感器網(wǎng)絡(luò)應(yīng)運而生。
在大多數(shù)的無線傳感器節(jié)點的布設(shè)環(huán)境中都存在著各種各樣的噪聲、干擾 等，對無線信道中傳輸?shù)男盘栐斐蓳p傷，降低無線通信系統(tǒng)的性能。因此，在無 線通信系統(tǒng)中，都需要加入信道編碼裝置，對信源給出的數(shù)據(jù)按照預(yù)定的格式進 行封裝，并加入一些冗余的信息，配合上接收端的信道譯碼裝置可以有效地對抗 無線信道中的干擾和噪聲等造成的損傷，從畸變的信號中提取出正確的數(shù)據(jù)。
在己有的多媒體傳感器節(jié)點中，信道解碼裝置包括解交織器，插零器和巻積 碼譯碼器。由于巻積編碼得到的碼流是具有很強的相關(guān)性的，譯碼時就是利用這 種相關(guān)性來糾正碼流中一些突發(fā)的誤碼。當(dāng)碼流遭遇到持續(xù)較長時間的干擾和噪 聲時，會導(dǎo)致較長序列的誤碼，以致于譯碼器無法恢復(fù)，因此需要在巻積編碼器 后設(shè)置一個交織器，將巻積編碼的碼流打散，從而分散持續(xù)時間較長的誤碼序列。 相應(yīng)的，在接收端就需要加入一個解交織器，將被編碼端的交織器打散的碼流重 新組織成有序的碼流。解交織器本質(zhì)是大小預(yù)先確定的一個寄存器矩陣，碼流按 列寫入后再按行讀出。在實現(xiàn)時通常用一個RAM來構(gòu)造這個寄存器矩陣，由一 個寫地址產(chǎn)生器來計算碼字寫入的地址，并由一個讀地址產(chǎn)生器來計算碼字讀出 的地址。在信道質(zhì)量相對較好的情況下，可以去掉巻積編碼器編碼的碼流中不必 要的冗余數(shù)據(jù)，改變巻積編碼的碼率，以提高系統(tǒng)的頻譜效率，因此在編碼器中 設(shè)置了一個打孔器。相應(yīng)的在解碼器內(nèi)部就需要一個插零器。插零器與解交織器 相連，根據(jù)預(yù)先確定的碼率，選擇插零的位置，在解交織器的輸出碼流中插入零， 以恢復(fù)原始碼率的碼流。巻積碼譯碼器與插零器相連，通常根據(jù)最大似然準(zhǔn)則進 行譯碼，尋找一組與輸入碼序列距離最小的碼字作為判決結(jié)果。巻積碼譯碼器通 常采用viterbi譯碼器來實現(xiàn)。所述的viterbi譯碼器則是根據(jù)選用的巻積碼編碼 器的結(jié)構(gòu)，計算判決出的序列與所有可能的序列之間的距離度量值，再從中選擇 出一條距離度量值最小的，即與接收到序列最相似的序列，作為譯碼的輸出。
在無線多媒體傳感器網(wǎng)絡(luò)中，為了支持對實時視頻，語音等的傳輸，需要信 道譯碼器能夠具備較高的數(shù)據(jù)吞吐率。在傳統(tǒng)的傳感器節(jié)點中都是通過提高譯碼 器的工作時鐘來實現(xiàn)，這種做法一方面需要譯碼器工作在較高的時鐘上，眾所周 知，在集成電路中能耗與工作時鐘的平方成正比，即這種方式會造成較大的能耗； 另一方面，這種方式在實現(xiàn)時需要嚴(yán)格約束路徑的延時，增加設(shè)計上的困難。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種應(yīng)用于無線多媒體傳感網(wǎng)的并行信道解碼裝置。 本發(fā)明要解決的是現(xiàn)有的多媒體傳感器節(jié)點中的信道編碼器工作時鐘較高的問 題。為了達(dá)到上述的目的，本發(fā)明至少包括并行解交織器，插零器，并行viterbi 譯碼器，并串變換器。 .
所述的并行解交織器包括兩個同樣大小的RAM，寫地址產(chǎn)生器，讀地址產(chǎn) 生器。用RAM來構(gòu)造交織表，將串行的解調(diào)碼流按照特定的地址順序依次寫入
兩個RAM,輸出時由讀地址產(chǎn)生器同時對兩個RAM進行讀操作，得到兩路并 行的碼流。
寫地址產(chǎn)生器根據(jù)輸入碼字的序號和交織表的格式來產(chǎn)生一個寫RAM的地 址和RAM的寫使能信號，寫RAM地址的最高位用于生成兩個RAM的片選信 號。
讀地址產(chǎn)生器根據(jù)要讀取碼字的序號和輸入碼字的序號和插零器給出的讀 使能信號信號來產(chǎn)生讀RAM的地址。
兩個RAM的大小由所選定的交織表的大小確定，每個RAM的大小是交織 表大小的一半。RAM的每個元素的位數(shù)有解調(diào)結(jié)果的位數(shù)決定，它們與寫地址 產(chǎn)生器和讀地址產(chǎn)生器配合實現(xiàn)一個按列輸入按行讀出的操作。
所述的插零器由兩個選擇器和一個讀使能信號發(fā)生器組成。讀使能信號發(fā)生 器根據(jù)預(yù)先設(shè)定的碼率來確定插零的位置，并給出對應(yīng)的讀使能信號。兩個選擇 器分別與并行交織器的兩路輸出碼流和常數(shù)零相連，由讀使能信號控制選擇輸出 碼流或者輸出常數(shù)零。
所述的并行viterbi譯碼器由兩個由同一時鐘驅(qū)動的viterbi譯碼器組成，分別 對兩路碼流進行譯碼處理，輸出兩路并行的判決數(shù)據(jù)序列。這里的viterbi譯碼器 與傳統(tǒng)的信道解碼器中的viterbi譯碼器結(jié)構(gòu)相同，這里就不再詳細(xì)介紹。
所述的并串變換器則將并行viterbi譯碼器輸出的兩路并行的判決數(shù)據(jù)序列 按照第一路數(shù)據(jù)序列中的信息位在前，第二路數(shù)據(jù)序列中的信息位在后的詞序和 為一路。
本發(fā)明的并行信道解碼裝置中在交織器，插零器和巻積碼解碼器部分都采用 兩路并行的方式進行處理，與傳統(tǒng)的信道編碼裝置相比，在相同的工作時鐘條件 下，本發(fā)明的信道解碼裝置通過增加一個viterbi譯碼單元的方式，將數(shù)據(jù)的吞吐 率提高了一倍；在相同的數(shù)據(jù)速率的條件下，本發(fā)明的信道解碼裝置的工作時鐘 可以降低一半，根據(jù)集成電路的能耗計算公式，本發(fā)明的信道解碼裝置的工作能 耗只有傳統(tǒng)的信道解碼裝置的1/4。


圖1為現(xiàn)有的信道解碼裝置結(jié)構(gòu)圖。
圖2是本發(fā)明的應(yīng)用于多媒體傳感網(wǎng)的并行信道解碼裝置。
圖3是本發(fā)明的并行解交織器結(jié)構(gòu)圖。
圖4是本發(fā)明的并行viterbi譯碼器結(jié)構(gòu)圖。
具體實施例方式
下面結(jié)合附圖及實施例對本發(fā)明作進一步說明。
如圖2、圖3和圖4所示，本發(fā)明包括并行解交織器，插零器，并行viterbi 譯碼器和并串變換器。
所述的并行交織器與解調(diào)器相連，兩個同樣大小的RAM,寫地址產(chǎn)生器， 讀地址產(chǎn)生器。
寫地址產(chǎn)生器根據(jù)輸入的碼流的序號和交織表的格式來產(chǎn)生地址，并同時給 出寫使能信號。寫地址產(chǎn)生器產(chǎn)生的地址最高位用于產(chǎn)生兩個RAM的片選信號， 其余位作為兩個RAM的寫地址。以A^M的交織表為例，產(chǎn)生的寫RAM地址為
flJA=/*iV+7'，其中0S/〈M,0S/〈iV，同時每讀取一個碼字，/的值加1，當(dāng)/
記到M時重新清零，同時_/的值加1 。
讀地址產(chǎn)生器受插零器輸出的讀使能信號控制，當(dāng)讀使能信號信號為高電平 時，寫地址產(chǎn)生器將輸出的地址加l;當(dāng)數(shù)據(jù)有效指示信號為低電平時，寫地址 產(chǎn)生器保持輸出的地址不變。
兩個RAM的大小由所選定的交織表的大小確定，每個RAM的大小是交織 表大小的一半，RAM的每個元素的位數(shù)有解調(diào)結(jié)果的位數(shù)決定。另外，兩個RAM 的寫地址端口和寫使能信號端口分別與寫地址產(chǎn)生器輸出的寫地址信號和寫使 能信號相連，篤數(shù)據(jù)端口與輸入的數(shù)據(jù)相連所述的插零器包括兩個選擇器和一個 讀使能信號發(fā)生器，讀使能信號發(fā)生器根據(jù)預(yù)先設(shè)定的碼率來確定插零的位置， 并給出對應(yīng)的讀使能信號，高電平表示讀數(shù)據(jù)，低電平表示插入零；兩個選擇器 的一號輸入端口分別與解交織器輸出的兩路碼流相連，另一個輸入端口輸入零， 兩個選擇器都由讀使能信號控制；
寫地址產(chǎn)生器輸出的地址信號最高位直接與第一個RAM的片選信號輸入端
口相連，同時經(jīng)過非門后與第二個RAM的片選信號輸入端口相連。兩個RAM 的讀地址端口和讀使能信號端口分別與讀地址產(chǎn)生器給出的讀地址信號和插零 器給出的讀使能信號相連。兩個RAM的數(shù)據(jù)輸出端口輸出兩路并行的數(shù)據(jù)流。 在寫地址產(chǎn)生器和讀地址產(chǎn)生器的協(xié)同控制下，兩個RAM實現(xiàn)并行解交織功能， 將經(jīng)過交織的串行碼流恢復(fù)成交織前的兩路并行碼流。
所述的插零器包括兩個選擇器和一個讀使能信號發(fā)生器。讀使能信號發(fā)生器 根據(jù)預(yù)先設(shè)定的碼率來確定插零的位置，并給出對應(yīng)的讀使能信號，高電平表示 讀數(shù)據(jù)，低電平表示插入零，用于控制并行解交織器中數(shù)據(jù)輸出的節(jié)奏和插零器 中的兩個選擇器選通的數(shù)據(jù)。兩個選擇器分別對應(yīng)于并行解交織器的兩路輸出， 第一選擇器的兩個輸入端口分別與并行解交織器的第一路輸出和常數(shù)零相連；相 應(yīng)的第二選擇器的兩個輸入端口分別與并行解交織器的第二路輸出和常數(shù)零相 連。兩個選擇器都由讀使能信號發(fā)生器來控制，當(dāng)讀使能信號為高時，選通第一 個輸入端口輸出，反之則選通第二個輸入端口輸出。
所述的并行viterbi譯碼器由兩個由同一時鐘驅(qū)動的viterbi譯碼器組成，兩個 viterbi譯碼器分別于兩個選擇器的輸出相連，對經(jīng)過插零后的兩路并行的碼流分 別進行viterbi譯碼處理，得到兩路并行的判決數(shù)據(jù)序列。
所述的并串變換器與并行viterbi譯碼器相連，將并行viterbi譯碼器輸出的兩 路并行的判決數(shù)據(jù)序列按照第一路數(shù)據(jù)序列中的信息位在前，第二路數(shù)據(jù)序列中 的信息位在后的次序和為一路判決數(shù)據(jù)序列作為解碼后的輸出。
綜上所述本發(fā)明的并行信道解碼裝置中在交織器，插零器和巻積碼解碼器部 分都采用兩路并行的方式進行處理，與傳統(tǒng)的信道編碼裝置相比，在相同的工作 時鐘條件下，本發(fā)明的信道解碼裝置通過增加一個viterbi譯碼單元的方式，將數(shù) 據(jù)的吞吐率提高了一倍；在相同的數(shù)據(jù)速率的條件下，本發(fā)明的信道解碼裝置的 工作時鐘可以降低一半，根據(jù)集成電路的能耗計算公式，本發(fā)明的信道解碼裝置 的工作能耗只有傳統(tǒng)的信道解碼裝置的1/4，能有效緩解無線多媒體傳感網(wǎng)能量 受限的問題。
權(quán)利要求
1. 一種應(yīng)用于無線多媒體傳感網(wǎng)的并行信道解碼裝置，其特征在于該裝置包括一個并行解交織器，一個插零器，一個并行viterb譯碼器，一個并串變換器；所述的并行解交織器包括一個寫地址產(chǎn)生器，一個讀地址產(chǎn)生器和兩個大小相同的RAM；寫地址產(chǎn)生器產(chǎn)生一個RAM寫地址信號和一個RAM寫使能信號；讀地址產(chǎn)生器產(chǎn)生一個RAM讀地址信號；兩個RAM用于構(gòu)建交織表；所述的插零器包括兩個選擇器和一個讀使能信號發(fā)生器，在經(jīng)過打孔的碼流中插入零，以恢復(fù)原始碼率的碼流序列；讀使能信號發(fā)生器產(chǎn)生一個讀使能信號；選擇器用于選擇輸出碼字或者常數(shù)零；所述的并行viterbi譯碼器包括兩個viterbi譯碼器，對經(jīng)過插零的兩路并行碼流進行viterbi譯碼；所述的并串變換器將兩個viterbi譯碼器輸出的判決數(shù)據(jù)合為一路，作為解碼結(jié)果輸出。
2、 如權(quán)利要求1所述的一種應(yīng)用于無線多媒體傳感網(wǎng)的并行信道解碼裝 置，其特征在于并行解交織器包括一個寫地址產(chǎn)生器， 一個讀地址產(chǎn)生器和兩 個大小相同的RAM;寫地址產(chǎn)生器產(chǎn)生一個RAM寫地址信號和一個RAM寫 使能信號；讀地址產(chǎn)生器產(chǎn)生的一個RAM讀地址信號和讀使能信號同時控制 兩個RAM,兩個RAM輸出的數(shù)據(jù)作為并行解交織器的兩路并行輸出數(shù)據(jù)流； 兩個RAM用于構(gòu)建交織表。
3、 如權(quán)利要求1所述的一種應(yīng)用于無線多媒體傳感網(wǎng)的并行信道解碼裝 置，其特征在于所述的插零器由兩個選擇器和一個讀使能信號發(fā)生器組成， 讀使能信號根據(jù)選擇的碼率產(chǎn)生讀使能信號控制兩個選擇器選通的數(shù)據(jù)；兩個 選擇器分別對并行解交織器輸出的兩路并行碼流進行處理，根據(jù)讀使能信號的 電平確定選通碼流或者常數(shù)零。
4、 如權(quán)利要求1所述的一種應(yīng)用于無線多媒體傳感網(wǎng)的并行信道解碼裝 置，其特征在于所述的并行viterbi譯碼器由兩個viterbi譯碼器組成，每個譯 碼器單獨對經(jīng)過插零的兩路并行數(shù)據(jù)進行譯碼。
全文摘要
本發(fā)明公開了一種應(yīng)用于無線多媒體傳感網(wǎng)絡(luò)的并行信道解碼裝置，包括并行解交織器，插零器，并行viterbi譯碼器，并串變換器。采用將串行的數(shù)據(jù)拆分成兩路并行數(shù)據(jù)進行信道解碼操作的思想，與傳統(tǒng)的信道解碼裝置相比，在相同的工作時鐘條件下，本發(fā)明的信道解碼裝置通過增加一個viterbi譯碼器的方式，將數(shù)據(jù)的吞吐率提高了一倍；在相同的數(shù)據(jù)速率的條件下，本發(fā)明的信道解碼裝置的工作時鐘可以降低一半，根據(jù)集成電路的能耗計算公式，本發(fā)明的信道解碼裝置的工作能耗只有傳統(tǒng)的信道解碼裝置的1/4，能有效緩解無線多媒體傳感網(wǎng)能量受限的問題。
文檔編號H04L27/26GK101388745SQ20081005996
公開日2009年3月18日 申請日期2008年3月5日 優(yōu)先權(quán)日2008年3月5日
發(fā)明者萬溢萍, 劉海濤, 華 姜, 建 姜, 施玉松, 晨 陳 申請人:中科院嘉興中心微系統(tǒng)所分中心