專利名稱：：一種數(shù)字前端濾波的方法及裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種數(shù)字濾波方法及其實(shí)現(xiàn)，特別涉及用于數(shù)字通信系統(tǒng)接收機(jī)中的數(shù)字前端濾波方法及其實(shí)現(xiàn)裝置。
背景技術(shù)：
：通信系統(tǒng)常常受到各種各樣的噪聲和干擾，如白噪聲、起伏噪聲。在模擬通信系統(tǒng)中人們常常采用模擬濾波器的辦法，濾除信號(hào)的大部分帶外噪聲，以提高接收系統(tǒng)的信噪比，便于接收機(jī)的接收。在現(xiàn)有技術(shù)IEEE802.15.4-2006標(biāo)準(zhǔn)接收系統(tǒng)中，進(jìn)入系統(tǒng)的射頻信號(hào)經(jīng)過(guò)解調(diào)下變頻后成為模擬基頻信號(hào)。該模擬基頻信號(hào)經(jīng)過(guò)模擬低通濾波后再進(jìn)行模數(shù)轉(zhuǎn)換才能成為基帶數(shù)字接收機(jī)能夠處理的數(shù)字信號(hào)；在實(shí)現(xiàn)裝置上對(duì)應(yīng)模擬低通濾波器和模數(shù)轉(zhuǎn)換器件，即AD器件。上述現(xiàn)有技術(shù)濾波器的數(shù)據(jù)路徑如圖7所示。然而，由于模擬濾波器濾波精度有限，且不便于調(diào)節(jié)，濾波的效果往往受到局限。
發(fā)明內(nèi)容本發(fā)明的目的是提出了一種用于數(shù)字通信系統(tǒng)接收機(jī)中的去除帶外噪聲、提高信號(hào)信噪比、采用硬件實(shí)現(xiàn)的數(shù)字前端濾波方法及裝置。由于本發(fā)明的數(shù)字前端濾波方法是在基帶接收機(jī)之前對(duì)信號(hào)進(jìn)行數(shù)字濾波，用于數(shù)字通信系統(tǒng)的接收機(jī)中，可達(dá)到比模擬濾波器更好的濾波效果，可以完全取代無(wú)線接收機(jī)中的基頻低通模擬濾波器。本發(fā)明的一種用于數(shù)字通信系統(tǒng)接收機(jī)的數(shù)字前端濾波方法，該方法包括以下步驟1)模擬基頻信號(hào)通過(guò)輸入引腳進(jìn)入模擬數(shù)字轉(zhuǎn)換器件；2)模擬數(shù)字轉(zhuǎn)換器根據(jù)采樣控制信號(hào)對(duì)上述模擬基頻信號(hào)進(jìn)行上采樣，將模擬基頻信號(hào)轉(zhuǎn)換為采樣信號(hào)I&Q輸出；3)上述采樣信號(hào)I&Q通過(guò)數(shù)據(jù)線進(jìn)入控制單元，控制單元將該信號(hào)區(qū)分為II和Ql兩路，分別輸出給數(shù)字濾波器I和數(shù)字濾波器Q;4)數(shù)字濾波器I和數(shù)字濾波器Q分別對(duì)進(jìn)入的數(shù)字信號(hào)II、Ql進(jìn)行數(shù)字濾波，得到濾波后的數(shù)字信號(hào)I2、Q2，所述數(shù)字濾波器I和數(shù)字濾波器Q濾波效果相同，都實(shí)現(xiàn)倍頻程60db的低通濾波，經(jīng)過(guò)所述低通濾波后，在數(shù)字信號(hào)I2、Q2中只保留低頻通頻帶內(nèi)的成分，抑制了高頻成；5)對(duì)上述濾波后的數(shù)字信號(hào)12、Q2進(jìn)行一次下采樣，采樣得到的數(shù)據(jù)在新的采樣時(shí)鐘配合下，按照新的數(shù)據(jù)率輸出。本發(fā)明的上述方法中，其特征在于控制所述模擬數(shù)字轉(zhuǎn)換器件對(duì)模擬基頻信號(hào)進(jìn)行上采樣的所述采樣控制信號(hào)包括上采樣時(shí)鐘、模擬數(shù)字轉(zhuǎn)換器讀寫信號(hào)、模擬數(shù)字轉(zhuǎn)換信道選擇信號(hào)、模擬數(shù)字轉(zhuǎn)換復(fù)位信號(hào)，上采樣控制信號(hào)由所述的可編程邏輯器件內(nèi)部的控制單元產(chǎn)生；所述模擬數(shù)字轉(zhuǎn)換器件的上采樣率F叩—sample高于數(shù)字前端輸出的數(shù)據(jù)率Fdata數(shù)倍，如公式所示Fup—sample二10*Fdata;所述上采樣是模擬域到數(shù)字域的采樣，具體歩驟為在時(shí)鐘上升沿來(lái)臨時(shí)，模擬數(shù)字轉(zhuǎn)換器件獲取模擬基頻信號(hào)的電壓值，并將該時(shí)刻電壓值轉(zhuǎn)換為二進(jìn)制編碼序列輸出。本發(fā)明所述的方法，其特征在于所述下采樣由可編程邏輯器件內(nèi)部的下采樣單元執(zhí)行；下采樣的時(shí)鐘速率Fdown_SamPle等于數(shù)字通信系統(tǒng)基帶數(shù)據(jù)傳輸速率Fdata，該速率低于所述的上采樣時(shí)鐘速率。所述下采樣是數(shù)字域到數(shù)字域的采樣，下采樣的輸入信號(hào)和輸出信號(hào)都是數(shù)字信號(hào)，下采樣單元的作用就是在時(shí)鐘上升沿來(lái)臨的時(shí)候，將時(shí)鐘上升沿對(duì)應(yīng)的數(shù)字信號(hào)存儲(chǔ)并作為采樣結(jié)果輸出。本發(fā)明提供一種用于數(shù)字通信系統(tǒng)接收機(jī)的數(shù)字前端濾波裝置，該裝置包括模擬數(shù)字轉(zhuǎn)換器件，用于對(duì)接收機(jī)內(nèi)的基頻模擬信號(hào)進(jìn)行采樣，形成數(shù)字序列，并將上述數(shù)字序列轉(zhuǎn)化為二進(jìn)制編碼序列，成為上采樣信號(hào)I&Q;可編程邏輯器件FPGA，內(nèi)部包含控制單元、兩數(shù)字濾波器I和Q、兩下采樣單元I和Q，其中控制單元對(duì)模擬數(shù)字轉(zhuǎn)換器件提供采樣控制信號(hào)，控制單元將上采樣信號(hào)I&Q分為I路和Q路的數(shù)字信號(hào)II、Ql分別傳輸給兩數(shù)字濾波器I和Q，控制單元并產(chǎn)生下采樣控制信號(hào)給兩下采樣單元I和Q，數(shù)字濾波器I和Q分別對(duì)數(shù)字信號(hào)II和Ql進(jìn)行數(shù)字濾波，然后將濾波后的數(shù)字信號(hào)I2和Q2分別傳輸給兩下采樣單元I和Q，兩下采樣單元I和Q分別對(duì)數(shù)字信號(hào)12和Q2進(jìn)行下采樣，分別產(chǎn)生數(shù)字信號(hào)13和Q3通過(guò)數(shù)據(jù)線輸出到FPGA外的基帶接收機(jī)。本發(fā)明所述的裝置，其特征在于數(shù)字濾波器的濾波系數(shù)采用CanonicSigned-Digit系數(shù)共同消去法量化，使得數(shù)字濾波器只使用加法器和移位器，而不需要使用乘法器，由此可以降低FPGA器件的資源占用。本發(fā)明由于在無(wú)線數(shù)據(jù)通信系統(tǒng)接收機(jī)中采用先進(jìn)行上采樣、再進(jìn)行數(shù)字濾波然后進(jìn)行下采樣，從而濾除信號(hào)噪聲的數(shù)字濾波方法以及實(shí)現(xiàn)該方法的數(shù)字濾波裝置。通過(guò)采用數(shù)字前端濾波方法及裝置，可達(dá)到改善進(jìn)入基帶的數(shù)字信號(hào)的信噪比，提高接收機(jī)接收性能的效果。本發(fā)明提出的在可編程邏輯器件中實(shí)現(xiàn)的數(shù)字前端濾波的方法和裝置，具有以下優(yōu)點(diǎn)第一，對(duì)基頻模擬信號(hào)進(jìn)行上采樣，盡可能的減少了量化損失，使得到的波形更加接近模擬值，頻譜特性更接近真實(shí)信號(hào)。第二，采用先進(jìn)行上采樣和數(shù)字濾波，然后進(jìn)行下采樣恢復(fù)原始數(shù)據(jù)率的方法對(duì)信號(hào)進(jìn)行處理的方法，比只進(jìn)行數(shù)字濾波的方法有更好的信號(hào)處理優(yōu)勢(shì)。進(jìn)行上采樣，使數(shù)字前端獲得更多的信號(hào)信息，避免了頻譜的混疊和失真。在此基礎(chǔ)上進(jìn)行數(shù)字濾波，使信號(hào)的帶寬被限制在數(shù)字濾波器的通頻帶內(nèi)，達(dá)到了去除帶外噪聲的方法。最后進(jìn)行下采樣，保證了信號(hào)的處理速率。第三，采用一個(gè)可編程器件實(shí)現(xiàn)數(shù)字前端濾波方法，使設(shè)計(jì)靈活。由可編程邏輯電路產(chǎn)生的時(shí)鐘和讀寫控制信號(hào)的速率以及時(shí)序特征可以隨著應(yīng)用需要的不同而改變，調(diào)試方便。由可編程邏輯電路生成的數(shù)字濾波器指標(biāo)相比于模擬濾波器，可以達(dá)到更高的濾波性能，而且更加易于配置。第四，由于數(shù)字濾波器采用了CSD系數(shù)表示方法，以及采用了優(yōu)化的結(jié)構(gòu)，導(dǎo)致數(shù)字濾波器計(jì)算時(shí)占用乘法器資源為0，而只使用加發(fā)器和移位寄存器，從而大大提高了整個(gè)數(shù)字前端的效率，降低了系統(tǒng)的成本。圖1為采用本發(fā)明的數(shù)字前端濾波裝置的通信系統(tǒng)接收機(jī)信號(hào)流方向示意圖;圖2為本發(fā)明的數(shù)字前端濾波裝置結(jié)構(gòu)示意圖3為本發(fā)明的數(shù)字前端濾波裝置中第一種數(shù)字濾波器實(shí)現(xiàn)算法的示意圖4為本發(fā)明的數(shù)字前端濾波裝置中第二種數(shù)字濾波器實(shí)現(xiàn)算法的示意圖5為采用CSD系數(shù)共同消去法量化的原理圖6為利用集成器件實(shí)現(xiàn)本發(fā)明的數(shù)字前端濾波裝置的示意圖7為現(xiàn)有技術(shù)的濾波方式的通信系統(tǒng)接收機(jī)信號(hào)流方向示意圖。具體實(shí)施方法6下面結(jié)合附圖詳細(xì)解釋本發(fā)明的數(shù)字前端濾波方法和裝置。如圖l所示，接收機(jī)所接收射頻信號(hào)，經(jīng)過(guò)解調(diào)下變頻形成數(shù)字基頻信號(hào)，進(jìn)入本發(fā)明的數(shù)字前端濾波裝置。如圖2所示，數(shù)字前端濾波裝置，該裝置包括模擬數(shù)字轉(zhuǎn)換器件，用于對(duì)接收機(jī)內(nèi)的基頻模擬信號(hào)進(jìn)行采樣，形成數(shù)字序列，并將上述數(shù)字序列轉(zhuǎn)化為二進(jìn)制編碼序列，成為上采樣信號(hào)I&Q;可編程邏輯器件FPGA，圖2中以虛線框表示，內(nèi)部包含控制單元、兩數(shù)字濾波器I和Q、兩下采樣單元I和Q，其中控制單元對(duì)模擬數(shù)字轉(zhuǎn)換器件提供采樣控制信號(hào)，控制單元將上采樣信號(hào)I&Q分為I路和Q路的數(shù)字信號(hào)II、Ql分別傳輸給兩數(shù)字濾波器I和Q，控制單元并產(chǎn)生下采樣控制信號(hào)給兩下采樣單元I和Q，數(shù)字濾波器I和Q分別對(duì)數(shù)字信號(hào)II和Ql進(jìn)行數(shù)字濾波，然后將濾波后的數(shù)字信號(hào)12和Q2分別傳輸給兩下采樣單元I和Q，兩下采樣單元I和Q分別對(duì)數(shù)字信號(hào)12和Q2進(jìn)行下采樣，分別產(chǎn)生數(shù)字信號(hào)13和Q3通過(guò)數(shù)據(jù)線輸出到FPGA外的基帶接收機(jī)。本發(fā)明的的數(shù)字前端濾波方法，該方法包括以下歩驟模擬基頻信號(hào)通過(guò)輸入引腳進(jìn)入模擬數(shù)字轉(zhuǎn)換器件，也稱AD器件；AD器件根據(jù)采樣控制信號(hào)對(duì)上述模擬基頻信號(hào)進(jìn)行上采樣，將模擬基頻信號(hào)轉(zhuǎn)換為采樣信號(hào)I&Q輸出；上述采樣信號(hào)I&Q通過(guò)數(shù)據(jù)線進(jìn)入控制單元，控制單元將該信號(hào)區(qū)分為I、Q兩路，記為II、Ql;數(shù)字濾波器I和數(shù)字濾波器Q分別對(duì)進(jìn)入的數(shù)字信號(hào)II、Ql進(jìn)行數(shù)字濾波，得到濾波后的數(shù)字信號(hào)12、Q2;數(shù)字濾波器I和數(shù)字濾波器Q濾波效果相同，都實(shí)現(xiàn)了倍頻程60db的低通濾波功能；II、Ql經(jīng)過(guò)濾波后，數(shù)字信號(hào)12、Q2只保留了低頻通頻帶內(nèi)的成分，高頻成分得到極大的抑制；對(duì)上述濾波后的數(shù)字信號(hào)12、Q2進(jìn)行一次下采樣。采樣得到的數(shù)據(jù)在新的采樣時(shí)鐘配合下，按照新的數(shù)據(jù)率輸出。本發(fā)明的可編程邏輯器件使用現(xiàn)場(chǎng)可編程門陣列FPGA實(shí)現(xiàn)，通過(guò)對(duì)FPGA硬件編程的方法，使其內(nèi)部電路可實(shí)現(xiàn)給AD器件提供采樣控制信號(hào)和實(shí)現(xiàn)數(shù)字濾波器、下采樣單元、控制單元的邏輯功能?？刂茊卧饕菂f(xié)調(diào)將上采樣信號(hào)I&Q分為I路和Q路，以及產(chǎn)生下采樣控制信號(hào)?？删幊踢壿嬈骷娐返妮敵鍪墙?jīng)過(guò)數(shù)字濾波和下采樣的數(shù)字信號(hào)，通過(guò)數(shù)據(jù)線與基帶接收機(jī)相連接。在本發(fā)明采用的FPGA器件所包含的母片slice總量不能低于1000。在圖2所示的實(shí)施例中，AD器件在上采樣控制信號(hào)的控制下對(duì)來(lái)自射頻的接收信號(hào)進(jìn)行上采樣。上采樣控制信號(hào)和上采樣的特點(diǎn)是上采樣控制信號(hào)的特點(diǎn)是上采樣控制信號(hào)包括上采樣時(shí)鐘、AD讀寫信號(hào)、AD信道選擇信號(hào)、AD復(fù)位信號(hào)，上采樣控制信號(hào)由2所述的可編程邏輯器件電路的控制單元產(chǎn)生；AD器件的采樣率Fup一sample高于數(shù)字前端輸出的數(shù)據(jù)率Fdata,具體說(shuō)來(lái)，有如下關(guān)系Fup—sample=10*Fdata;上采樣是模擬域到數(shù)字域的采樣，上采樣的特點(diǎn)是在時(shí)鐘上升沿來(lái)臨的時(shí)候，AD器件獲取信號(hào)的電壓值，并將該時(shí)刻電壓值轉(zhuǎn)換為數(shù)字值作為采樣結(jié)果輸出；所述數(shù)字前端對(duì)濾波后的數(shù)字信號(hào)進(jìn)行一次下采樣，下采樣特點(diǎn)是下采樣功能由可編程邏輯器件電路的下采樣單元實(shí)現(xiàn)；進(jìn)行下采樣的時(shí)鐘速率Fdown—sample等于數(shù)字通信系統(tǒng)基帶數(shù)據(jù)傳輸速率Fdata，該速率低于所述的上采樣時(shí)鐘速率；下采樣區(qū)別于上采樣的模擬域到數(shù)字域的采樣，下采樣是數(shù)字域到數(shù)字域的采樣，其特點(diǎn)是采樣的輸入信號(hào)和輸出信號(hào)都是數(shù)字信號(hào)，下采樣單元的作用就是在時(shí)鐘上升沿來(lái)臨的時(shí)候，將時(shí)鐘上升沿對(duì)應(yīng)的數(shù)字信號(hào)存儲(chǔ)并作為采樣結(jié)果輸出。圖2中的所述數(shù)字濾波器I、Q，是通過(guò)在所述可編程邏輯器件中進(jìn)行硬件編程來(lái)實(shí)現(xiàn)的。采用硬件編程的方法，實(shí)現(xiàn)了一個(gè)57階的有限脈沖響應(yīng)FIR低通濾波器，作為本發(fā)明的數(shù)字濾波器I和Q。該數(shù)字濾波器特點(diǎn)如下數(shù)字濾波器實(shí)現(xiàn)了對(duì)進(jìn)入的數(shù)據(jù)X(n)進(jìn)行濾波的功能，濾波輸出為Y(n),n表示第n個(gè)進(jìn)入數(shù)字濾波器的信號(hào)采樣點(diǎn)。Y(n)和X(n)有如下關(guān)系N-lY(n)=Zx(i)*H(n-i)，其中N二57;H(i)為濾波器的第i個(gè)系數(shù)。硬件實(shí)現(xiàn)時(shí)，采用相乘與延時(shí)累加的方法進(jìn)行，其算法如圖3所示。圖3所示算法原理為，在直接實(shí)現(xiàn)濾波器時(shí)，可以先將當(dāng)前輸入與所有系數(shù)相乘，然后對(duì)與不同系數(shù)相乘的結(jié)果進(jìn)行不同的時(shí)延，最后將不同時(shí)延的結(jié)果進(jìn)行逐級(jí)累加，得出最后的計(jì)算結(jié)果Y(n)。根據(jù)FIR濾波器的相乘與延時(shí)的可交換性以及系數(shù)對(duì)稱特點(diǎn)，采用了一種先進(jìn)行系數(shù)相乘，再延時(shí)移位的結(jié)構(gòu)設(shè)計(jì)濾波器，該算法如附圖4所示。具體原理為，利用FIR濾波器的系數(shù)對(duì)稱，表現(xiàn)在H(i)=H(56-i)，i=0，……，28。由該特征可以得出X(n)州(56)=X(n)*H(0)。因此，與57個(gè)濾波器系數(shù)相乘只需要用到29次乘法，資源消耗率降低了50%。圖4為本發(fā)明的經(jīng)過(guò)優(yōu)化的數(shù)字濾波器算法示意圖。本發(fā)明在實(shí)現(xiàn)圖4所示數(shù)字濾波器算法時(shí)，還對(duì)濾波器系數(shù)采用CanonicSigned-Digit即CSD系數(shù)共同消去法量化，這種量化方法可以使與系數(shù)相乘時(shí)只用到加法器和移位器，無(wú)須使用乘法器，有利于進(jìn)一步節(jié)省數(shù)字濾波器占用的可編程邏輯器件資源。CSD系數(shù)共同消去法量化原理如下。二進(jìn)制數(shù)在實(shí)現(xiàn)乘法或加法時(shí)，數(shù)值為0的位是不參與運(yùn)算的。因此，對(duì)輸入信號(hào)進(jìn)行編碼時(shí)，如果能使0位的數(shù)量最多，則完成相應(yīng)的運(yùn)算所需要的硬件將會(huì)大大減少，運(yùn)算的速度也會(huì)相應(yīng)地提高很多。正則有符號(hào)數(shù)字量(Canonicsigneddigit),簡(jiǎn)稱CSD，正是基于此思想而提出來(lái)的一種新型編碼方法，它是具有最少非0元素的表示法。CSD碼的特性是采用3進(jìn)制來(lái)表示數(shù)據(jù)，即l個(gè)位上有3種數(shù)值表示，分別為{+1,0,-1}。CSD編碼通過(guò)Reitwiesner算法[l]，在數(shù)據(jù)的2進(jìn)制表示基礎(chǔ)上來(lái)實(shí)現(xiàn)，具體原理是從最低位向高位，根據(jù)進(jìn)位位Ci，當(dāng)前位Ai和高一位Ai+l計(jì)算出當(dāng)前的CSD值Bi以及進(jìn)位值Ci+l，Ai，Ai+l與Bi，Ci+1的關(guān)系如表1所示。<table>tableseeoriginaldocumentpage9</column></row><table>表l其中，最低位的進(jìn)位值C0設(shè)為0，最高位的進(jìn)位值Ci+l為CSD表示的最高位。通過(guò)這種表示方法，數(shù)值為l的數(shù)位大大減少，為乘法的實(shí)現(xiàn)大大的提供了方便，如A二3038，通過(guò)上述方法產(chǎn)生它的CSD表示B則有A=(0101111011110)=(10-10000100010)=B。A中有9個(gè)非0比特，而B(niǎo)中只有4個(gè)非0比特。計(jì)算時(shí)可以大大減少計(jì)算量。為了進(jìn)一步減少計(jì)算量，對(duì)CSD編碼后的系數(shù)進(jìn)行進(jìn)一步的優(yōu)化。由于CSD編碼后的系數(shù)只有U，0，-1}三種數(shù)值，而且Reitwiesner算法保證了系數(shù)相鄰的任意3位的中間位必然是0，所以CSD系數(shù)可以用1，-1，101，10-1以及其移位來(lái)表示，比如上例中的B就可以用(10-1)*2.~9+1*2.'5+1*2來(lái)表示。而2.'n就等價(jià)于將其左移n位。由于CSD系數(shù)的這種特性，在實(shí)現(xiàn)濾波器的乘法時(shí)，將待濾波的數(shù)據(jù)Xi作為基本單元，只需要計(jì)算Xi*(10-1)，Xi*(101)，將Xi，Xi*(10-1)，Xi*(101)作為基本操作單元進(jìn)行處理即可。以濾波器系數(shù)為3038為例，數(shù)據(jù)X與3038的乘法，采用加法器和移位器就可以完全實(shí)現(xiàn)。實(shí)現(xiàn)的框架如圖5所示。對(duì)于濾波器的全部濾波運(yùn)算，都可以采用這種辦法來(lái)實(shí)現(xiàn)。對(duì)于圖3和圖4的兩種輸入Xn樸i，先對(duì)系數(shù)hi進(jìn)行CSD編碼，然后用如圖5所示的加法和移位過(guò)程實(shí)現(xiàn)Xn和hi的乘法，從而實(shí)現(xiàn)真?zhèn)€濾波過(guò)程。在實(shí)現(xiàn)圖2所示數(shù)字前端濾波裝置時(shí)，還需要提供復(fù)位信號(hào)與時(shí)鐘信號(hào)，用于產(chǎn)生現(xiàn)場(chǎng)可編程門陣列運(yùn)行所需的復(fù)位信號(hào)與時(shí)鐘信號(hào)，復(fù)位信號(hào)與時(shí)鐘信號(hào)與現(xiàn)場(chǎng)可編程門陣列相連。圖6所示為利用集成電路實(shí)現(xiàn)本發(fā)明的數(shù)字前端濾波裝置一個(gè)實(shí)施例。該實(shí)施例中，圖6中以虛線框表示的本發(fā)明的數(shù)字前端濾波裝置由1個(gè)AD器件，1個(gè)基本編程邏輯單元slice總量不低于1000的FPGA組成。其中，每個(gè)基本編程邏輯單元Slice內(nèi)含一個(gè)4輸入的查找表，一個(gè)進(jìn)位邏輯和一個(gè)觸發(fā)器。此外，數(shù)字前端濾波裝置需要外部提供復(fù)位信號(hào)和時(shí)鐘信號(hào)，以及電源。本實(shí)施例采用的一個(gè)AD器件是由ADI公司生產(chǎn)型號(hào)為AD9201的集成芯片，采用的FPGA器件是XUimc生產(chǎn)的型號(hào)為Spartan3400的FPGA芯片。由上述兩器件組成本發(fā)明的一個(gè)數(shù)字前端濾波裝置，其與接收機(jī)其他部分關(guān)系如圖6所示。此數(shù)字前端濾波裝置的內(nèi)部信號(hào)連接方法已經(jīng)在圖2表示，無(wú)線信號(hào)經(jīng)過(guò)解調(diào)下變頻后，形成的模擬基頻信號(hào)通過(guò)信號(hào)線連到AD器件輸入，將AD器件輸出的采樣信號(hào)連給FPGA，將FPGA輸出的上采樣控制信號(hào)通過(guò)信號(hào)線連接到AD器件輸入，將FPGA的輸出13和Q3連接到數(shù)字基帶接收機(jī)即可。具體連接和編程設(shè)置包括第一、將復(fù)位信號(hào)、時(shí)鐘信號(hào)等控制信號(hào)通過(guò)圖2所示的控制信號(hào)接口與數(shù)字前端濾波裝置連接，將時(shí)鐘信號(hào)頻率設(shè)為40Mhz，復(fù)位信號(hào)設(shè)置為高有效；第二、按照附圖2所示的接口將需要濾波的基頻模擬信號(hào)連接到數(shù)字前端濾波裝置基頻信號(hào)口I和Q兩路，并將數(shù)字前端濾波裝置的輸出13、Q3連接到數(shù)字接收機(jī)的I、Q輸入端；第三、從FPGA的下載端口通過(guò)節(jié)點(diǎn)測(cè)試動(dòng)作組JTAG標(biāo)準(zhǔn)的接口線下載實(shí)現(xiàn)數(shù)字前端濾波所需的程序文件林《mcs;第四、關(guān)閉FPGA電源，之后重新打開(kāi)FPGA電源，數(shù)字前端濾波裝置即開(kāi)始工作。在正常工作過(guò)程中，解調(diào)后得到的基頻模擬信號(hào)根據(jù)被進(jìn)行數(shù)字濾波處理。本發(fā)明的數(shù)字前端濾波方法和裝置可以用在各種信號(hào)雙邊帶寬寬度低于1.5Mhz任何需要使用基頻低通濾波的場(chǎng)合，對(duì)于雙邊帶寬寬度大于1.5Mhz的信號(hào)無(wú)法達(dá)到完全的低通濾波效果。但是由于現(xiàn)在的數(shù)字通信系統(tǒng)，信號(hào)雙邊帶寬寬度很難達(dá)到1.5Mhz，因此本發(fā)明適應(yīng)于絕大多數(shù)通信系統(tǒng)。同時(shí)，模擬低通濾波器濾波性能非常有限，而且工作效果容易受到溫度、濕度、噪聲等影響，濾波參數(shù)不能靈活調(diào)節(jié)，因此給其應(yīng)用帶來(lái)了很大的限制。采用FPGA編程產(chǎn)生的數(shù)字濾波器具有濾波階數(shù)高，濾波效果好，而且參數(shù)可以反復(fù)改變的特點(diǎn)，更適宜于基頻低通濾波的應(yīng)用。本發(fā)明上述實(shí)施例僅用于說(shuō)明目的，基于上述基本技術(shù)方案的替代方案仍然屬于本發(fā)明保護(hù)范圍。本發(fā)明的保護(hù)范圍主要由權(quán)利要求書限定。權(quán)利要求1.一種用于無(wú)線數(shù)字通信系統(tǒng)接收機(jī)的數(shù)字前端濾波方法，該方法包括以下步驟1)模擬基頻信號(hào)通過(guò)輸入引腳進(jìn)入模擬數(shù)字轉(zhuǎn)換器件；2)模擬數(shù)字轉(zhuǎn)換器根據(jù)采樣控制信號(hào)對(duì)上述模擬基頻信號(hào)進(jìn)行上采樣，將模擬基頻信號(hào)轉(zhuǎn)換為采樣信號(hào)I&amp;Q輸出；3)上述采樣信號(hào)I&amp;Q通過(guò)數(shù)據(jù)線進(jìn)入控制單元，控制單元將該信號(hào)區(qū)分為I1和Q1兩路，分別輸出給數(shù)字濾波器I和數(shù)字濾波器Q；4)數(shù)字濾波器I和數(shù)字濾波器Q分別對(duì)進(jìn)入的數(shù)字信號(hào)I1、Q1進(jìn)行數(shù)字濾波，得到濾波后的數(shù)字信號(hào)I2、Q2，所述數(shù)字濾波器I和數(shù)字濾波器Q濾波效果相同，都實(shí)現(xiàn)倍頻程60db的低通濾波，經(jīng)過(guò)所述低通濾波后，在數(shù)字信號(hào)I2、Q2中只保留低頻同頻帶內(nèi)的成分，抑制了高頻成；5)對(duì)上述濾波后的數(shù)字信號(hào)I2、Q2進(jìn)行一次下采樣，采樣得到的數(shù)據(jù)在新的采樣時(shí)鐘配合下，按照新的數(shù)據(jù)率輸出。2.根據(jù)權(quán)利要求1所述的方法，其特征在于控制所述模擬數(shù)字轉(zhuǎn)換器件對(duì)模擬基頻信號(hào)進(jìn)行上采樣的所述采樣控制信號(hào)包括上采樣時(shí)鐘、模擬數(shù)字轉(zhuǎn)換器讀寫信號(hào)、模擬數(shù)字轉(zhuǎn)換信道選擇信號(hào)、模擬數(shù)字轉(zhuǎn)換復(fù)位信號(hào)，上采樣控制信號(hào)由所述的可編程邏輯器件內(nèi)部的控制單元產(chǎn)生；所述模擬數(shù)字轉(zhuǎn)換器件的上采樣率Fup—sample高于數(shù)字前端輸出的數(shù)據(jù)率Fdata數(shù)倍:如公式所示Fup—sample=10*Fdata;所述上采樣是模擬域到數(shù)字域的采樣，具體步驟為在時(shí)鐘上升沿來(lái)臨時(shí)，模擬數(shù)字轉(zhuǎn)換器件獲取模擬基頻信號(hào)的電壓值，并將該時(shí)刻電壓值轉(zhuǎn)換為二進(jìn)制編碼序列輸出。3.根據(jù)權(quán)利要求1所述的方法，其特征在于所述下采樣由可編程邏輯器件內(nèi)部的下采樣單元執(zhí)行；下采樣的時(shí)鐘速率Fdown—sample等于數(shù)字通信系統(tǒng)基帶數(shù)據(jù)傳輸速率Fdata，該速率低于所述的時(shí)鐘速率。所述下采樣是數(shù)字域到數(shù)字域的采樣，下采樣的輸入信號(hào)和輸出信號(hào)都是數(shù)字信號(hào)，下采樣單元的作用就是在時(shí)鐘上升沿來(lái)臨的時(shí)候，將時(shí)鐘上升沿對(duì)應(yīng)的數(shù)字信號(hào)存儲(chǔ)并作為采樣結(jié)果輸出。4.一種用于無(wú)線數(shù)字通信系統(tǒng)接收機(jī)的數(shù)字前端濾波裝置，其特征在于該裝置包括模擬數(shù)字轉(zhuǎn)換器件，用于對(duì)接收機(jī)內(nèi)的基頻模擬信號(hào)進(jìn)行采樣，形成數(shù)字序列，并將上述數(shù)字序列轉(zhuǎn)化為二進(jìn)制編碼序列，成為上采樣信號(hào)I&Q;可編程邏輯器件FPGA，內(nèi)部包含控制單元、兩數(shù)字濾波器I和Q、兩下采樣單元I和Q，其中控制單元對(duì)模擬數(shù)字轉(zhuǎn)換器件提供采樣控制信號(hào)，控制單元將上采樣信號(hào)I&Q分為I路和Q路的數(shù)字信號(hào)II、Ql分別傳輸給兩數(shù)字濾波器I和Q，控制單元并產(chǎn)生下采樣控制信號(hào)給兩下采樣單元I和Q，數(shù)字濾波器I和Q分別對(duì)數(shù)字信號(hào)II和Ql進(jìn)行數(shù)字濾波，然后將濾波后的數(shù)字信號(hào)I2和Q2分別傳輸給兩下采樣單元I和Q，兩下采樣單元I和Q分別對(duì)數(shù)字信號(hào)12和Q2進(jìn)行下采樣，分別產(chǎn)生數(shù)字信號(hào)13和Q3通過(guò)數(shù)據(jù)線輸出到FPGA外的基帶接收機(jī)。5.根據(jù)權(quán)利要求4所述的裝置，其特征在于兩數(shù)字濾波器I和Q通過(guò)對(duì)所述可編程邏輯器件進(jìn)行硬件編程來(lái)實(shí)現(xiàn)，該硬件編程方法實(shí)現(xiàn)一個(gè)57階的有限脈沖響應(yīng)FIR低通濾波器作為數(shù)字濾波器I和Q，所述數(shù)字濾波器I和Q執(zhí)行下列運(yùn)算N-lY(n)=Sx(i)*H(n-i)，其中，濾波器輸入數(shù)據(jù)為X(n)、輸出數(shù)據(jù)為Y(n)，n表示第n個(gè)進(jìn)入數(shù)字濾波器的信號(hào)采樣點(diǎn)，N=57;H(i)為濾波器的第i個(gè)系數(shù)。6.根據(jù)權(quán)利要求5所述的裝置，其特征在于數(shù)字濾波器的濾波系數(shù)采用CanonicSigned-Digit(簡(jiǎn)稱CSD)系數(shù)共同消去法量化，使數(shù)字濾波器只包含加法器和移位器，而不包含乘法器。全文摘要本發(fā)明涉及一種數(shù)字前端濾波的方法及裝置，首先將模擬基頻信號(hào)通過(guò)輸入引腳進(jìn)入模擬數(shù)字轉(zhuǎn)換器件；對(duì)模擬基頻信號(hào)進(jìn)行上采樣后轉(zhuǎn)換為采樣信號(hào)I&Q輸出；通過(guò)數(shù)據(jù)線進(jìn)入控制單元，分別輸出給數(shù)字濾波器I和數(shù)字濾波器Q；分別對(duì)進(jìn)入的數(shù)字信號(hào)I1、Q1進(jìn)行數(shù)字濾波，得到濾波后的數(shù)字信號(hào)I2、Q2；對(duì)數(shù)字信號(hào)I2、Q2進(jìn)行一次下采樣，采樣得到的數(shù)據(jù)在新的采樣時(shí)鐘配合下，按照新的數(shù)據(jù)率輸出。本方法的優(yōu)點(diǎn)是波形更加接近模擬值，避免了頻譜的混疊和失真。采用一個(gè)可編程器件實(shí)現(xiàn)數(shù)字前端濾波方法，使設(shè)計(jì)靈活。數(shù)字濾波器只使用加法器和移位寄存器，提高了整個(gè)數(shù)字前端的效率，降低了系統(tǒng)的成本。文檔編號(hào)H04B1/00GK101594159SQ20081011298公開(kāi)日2009年12月2日申請(qǐng)日期2008年5月27日優(yōu)先權(quán)日2008年5月27日發(fā)明者余大勇,良張,博胡,趙振豐,鐘燕清申請(qǐng)人:北京威訊紫晶科技有限公司