固態(tài)圖像拾取裝置及其驅動方法、以及相機系統(tǒng)的制作方法

文檔序號：7919547閱讀：107來源：國知局

專利名稱：固態(tài)圖像拾取裝置及其驅動方法、以及相機系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及由CMOS圖像傳感器所代表的固態(tài)圖像拾取裝置、固態(tài)圖像拾取裝置的驅動方法以及使用圖像拾取裝置的相機系統(tǒng)。
背景技術：
近年來，已經注意到CMOS圖像傳感器作為替代電荷耦合器件 (CCD)的固態(tài)圖像傳感器。這是因為CMOS圖像傳感器克服了系統(tǒng)變得非常復雜的各種問題，包括用于制造CCD像素的專用方法的必要性、用于操作的多個電源電壓的必要性以及結合用于操作的多個外圍IC的必要性。CMOS圖像傳感器允許與普通CMOS集成電路相似的制造處理。另外，CMOS圖^f象傳感器可以通過單個電源驅動，并且可以在與使用CMOS方法的模擬電路和邏輯電路相同的芯片中實現(xiàn)。因此，CMOS圖像傳感器具有諸如減少外圍IC總凄t的多個顯著優(yōu)點。
CMOS圖^f象傳感器中的輸出電^各的主要趨勢是通過使用具有浮置擴散(FD)層的FD放大器的一個溝道輸出。相反，CMOS圖像傳感器在每個像素中都具有FD放大器，以及輸出方法的主要趨勢是選擇像素陣列中的每行并同時將行中所選像素信號讀出至列方向的列并列輸出型。這是因為并列處理是有利的，由于i殳置在Y象素內的FD方文大器難以獲得充分的驅動能力，因此需要降低數(shù)據(jù)率。對于列并列輸出型CMOS圖像傳感器，已經提出了多種信號輸出電路。最先進型的一種是為每列都提供模數(shù)轉換器(下文簡稱為 "ADC")并輸出像素信號作為數(shù)字信號。例如，在ISSCC Digest of Technical Papers, 1999年2月版第 304 ~ 305頁由W.Yang等人所著的"An Integrated 800 x 600 CMOS Image System"和日本未審查專利申"i青^^開第2005-303648和 2005-323331號中公開了安裝列并列型ADC的CMOS圖像傳感器。圖1是示出具有列并列ADC的固態(tài)圖傳4合取裝置(CMOS圖像傳感器)的結構實例的框圖。固態(tài)圖像拾取裝置l包括作為成像單元的像素陣列單元2、行掃描電路3、列掃描電路4、定時控制電路5、 ADC組6、數(shù)模轉換器單元(下文簡稱為DAC (數(shù)模轉換器))7以及包括讀出放大器電路(S/A)的數(shù)據(jù)輸出電^各8。像素陣列單元2由以矩陣形式設置的單位像素2-1構成，每一個均包括光電二極管和像素內放大器。固態(tài)圖像拾取裝置1包括用于順序讀出像素陣列單元2的像素信號的控制電路?？刂齐娐钒ㄓ糜谏蓛炔繒r鐘的定時控制電路 5、用于控制行尋址和行掃描的行掃描電路3以及用于控制列尋址和列掃描的列掃描電路4。ADC組6包括列并列ADC塊，每一個均具有為像素陣列單元的列的每條列線VO、 VI、...設置的ADC 6A。 ADC塊由以下元件構成為像素陣列單元的列設置的(n+1)個比較器(REF) 6-1; 異步遞增/遞減計數(shù)器(下文稱為計數(shù)器)6-2;存儲器(鎖存器) 603以及開關6-4。比較器(REF ) 6-1將通過逐步改變由DAC 7生成的基準電壓所獲得的斜坡波形RAMP與經由列線V0、 VI、...從行線H0、 Hl、…的每一行提供的每個模擬信號進行比較。計數(shù)器 6-2 —旦接收到比較器6-1的輸出和時鐘CK就進行遞增計數(shù)(遞減計數(shù))。存儲器6-3保持計數(shù)器6-2的計數(shù)值。開關6-4響應于信號 SW選4奪性地連4妄計數(shù)器6-2的IIT出和存^f諸器6-3。每個存儲器6-3的輸出都連接至每條均具有2位寬度的2n條數(shù) 據(jù)傳送線9。為2n條數(shù)據(jù)傳送線9設置包括2n個感測電路和2n個減法器電路的數(shù)據(jù)輸出電路8。具有保持電^各功能的計數(shù)器6-2在初始階^殳處于遞增計^:(或遞減計數(shù))狀態(tài)，以執(zhí)行復位計數(shù)。當計數(shù)器6-2執(zhí)行復位計數(shù)以反轉對應比較器6-1的輸出COMPOUTi時，計數(shù)器6-2停止遞增計數(shù)操作并將計數(shù)值保持在存儲器6-3中。在這種情況下，4叚i殳計數(shù)器6-2的初始值具有AD變換等級的任意值，例如，"0"值。在該復位計H期間，讀出單位4象素2-l的復位分量AV。
此后，計數(shù)器6-2進入遞減計數(shù)狀態(tài)，執(zhí)行與入射光量相對應的數(shù)據(jù)計數(shù)。當反轉對應比較器6-1的輸出COMPOUTi時，將與比較周期相對應的計^t值保持在存儲器6-3中。保持在存儲器6-3中的計數(shù)值被列掃描電路4掃描，并經由數(shù) 據(jù)傳送線9輸入至輸出電路8。這里，將描述固態(tài)圖像拾取裝置(CMOS圖像傳感器)1的操作。在穩(wěn)定從任意行Hx的單位像素2-1到列線VO、 VI、...的第一讀出操作之后，DAC 7向比較器6-1提供通過根據(jù)時間逐步改變基準電壓所獲得的斜坡波形RAMP，并且每個比較器6-1都將RAMP 與對應列線Vx的電壓相比壽交。與斜坡波形RAMP的逐步輸入并行地，計數(shù)器6-2執(zhí)行第一計數(shù)操作。在這種情況下，當RAMP和列線Vx的電壓變得相等時，反轉比較器6-1的輸出，使得計數(shù)器6-2的計數(shù)操作停止并將與比較周期相對應的計數(shù)值保持在存儲器6-3中。在第一讀出才喿作期間，讀出單位《象素2-1的復位分量AV。復位分量AV包含作為偏移量在每個單位l象素2-1中變化的噪聲。然而，復位分量AV的變化通常^艮小，并且對所有^象素復位電平都是通用的。結果，每條列線Vx的輸出通常都具有已知值。因此，在第一復位分量AV讀出操作期間，可以通過調節(jié)斜坡波形(RAMP)電壓來縮短比專交周期。在這種情況下，例如在7位計數(shù)周期(128個時鐘)內執(zhí)行比較AV。
通過讀出除復位分量AV之外與每個單位像素2-1的入射光量相對應的信號分量，第二讀出操作執(zhí)行與第一讀出操作類似的操作。即，在穩(wěn)定從任意行Hx的單位像素2-1到列線V0、 VI、...的讀出的第二操作之后，DAC 7向比較器6-1提供通過隨時間逐步改變基準電壓所獲得的斜坡波形RAMP，并且每個比4交器6-1都將 RAMP與在對應列線Vx的電壓進4亍比專交。與斜坡波形RAMP的逐步輸入并行地，計數(shù)器6-2執(zhí)行第二計數(shù)操作。在這種情況下，當RAMP和列線Vx的電壓變得相等時，反轉比較器6-1的輸出，并同時將與比較周期相對應的計數(shù)值保持在存儲器6-3中。在這種情況下，第一計數(shù)值和第二計數(shù)值在不同位置保持在存儲器6-3中。在完成上述AD轉換之后，列掃描電路4經由2n條數(shù)據(jù)傳送線傳送保持在存儲器6-3中n位的第一和第二數(shù)字信號，數(shù)據(jù)輸出電路8檢測數(shù)字信號，以及減法器電路順序執(zhí)行(第二信號)-(第一信號)且其結果輸出至外部。此后，對每行順序重復類似操作以生成二維圖#>。在一個水平單位周期(ih)內執(zhí)行上述操作。在1H期間，通過P相讀出PR表示從任意行Hx的單位像素 2-l到列線V0、 VI、...的第一讀出操作，通過P相比較PC表示比較器6-l的第一比較，通過D相讀出DR表示第二讀出操作，通過D相比較DC表示比較器6-1的第二比較，以及通過D相后處理DAP 表示D相處理之后的后處理，連續(xù)^U于每個4喿作。定時控制電路5執(zhí)行P相讀出PR、P相比較PC、D相讀出DR、 D相比專交DC以及D相后處理DAP的定時控制。如圖2所示，在定時控制電路5中，基本地使用每個均具有12 位寄存器5-l、 12位計數(shù)器5-2和比豸交器5-3的兩個電^各，以:沒置定時信號TMG的上升和下降。發(fā)明內容圖3是示出包括生成基于圖2所示電路生成定時信號的操作的時序圖。通過這種方法，響應于/人傳感器外部輸入的定時信號XHS，開始計數(shù)器5-2的計數(shù)操作以測量1H周期的寬度，并根據(jù)計數(shù)值和限定定時信號Zl ~Z4的每一個的上升和下降的寄存器值X1、 Yl、 X2、 Y2、 X3、 Y3、 X4和Y4，生成多個定時信號。在固態(tài)圖4象沖合取裝置中，P相讀出PR、 P相比專交PC、 D相讀出DR、 D相比較DC和D相后處理DAP的所有都不是固定的，但根據(jù)操作在移動圖像處理和靜態(tài)圖像處理之間設置不同的周期寬度。然而，通過上述方法，當改變1H的周期寬度時，需要才丸4亍諸如改變寄存器值的設置改變，其導致可能需要復雜工作的缺點。因此，期望提供即使改變周期寬度，也不需要改變與定時信號相聯(lián)系的寄存器值等的固態(tài)圖像拾取裝置、其驅動方法以及相機系統(tǒng)。根據(jù)本發(fā)明的一個方面，提供了一種固態(tài)圖像拾取裝置，包括像素陣列，包4舌以矩陣形式配置的<象素，其中，每個^f象素都^皮配置為執(zhí)行光電轉換；像素信號讀出單元，用于以多個像素為單位從像素陣列中讀出像素信號；以及定時控制單元，用于通過使用定時信號控制像素信號讀出單元的處理。像素信號讀出單元包括多個比較器，與像素的列陣列對對應地進行設置；多個計數(shù)器，通過比較器的輸出來控制其操作。每個比較器都將讀出信號電位與基準電壓進行比較以生成確定信號，并輸出確定信號。每個計數(shù)器都對分別對應于一個比較器的比較時間進行計數(shù)。定時控制單元將預定的處理周期至少分為第一讀出周期、通過比較器執(zhí)行比較的第一比較周期、第二讀出周期以及通過比較器執(zhí)行比較的第二次比較周期，將這些周期分類為被要求為固定周期的周期和用任意周期寬度設置的周期，以及通過在計數(shù)器中對每個劃分的周期進行計數(shù)來生成處理每個劃分周期的定時信號。處理周期可以是一個水平周期。定時控制單元可以通過〗吏用/人一個水平周期中劃分的每個周期的開始或結束作為基準來生成定時信號。定時控制單元可包括計數(shù)器，用于每當切換表示劃分周期的處理狀態(tài)的狀態(tài)信號時就從初始值開始執(zhí)行計數(shù)操作；時序電路，用于根據(jù)每個劃分周期的信息和計數(shù)器的計數(shù)值生成每個劃分周期的狀態(tài)信號，并將該狀態(tài)信號輸出至計數(shù)器；寄存器，分別設置關于對每個處理狀態(tài)生成的定時信號的上升周期指定信息、下降周期指定信息、定時信號的上升位置指定信息以及下降位置指定信息；以及一皮配置為每當切換狀態(tài)信號時就讀出寄存器的對應設置信息、并生成用于與設置信息和計數(shù)值相對應的每個狀態(tài)的定時信號的電^各。
根據(jù)本發(fā)明的另一方面，提供了固態(tài)圖像拾取裝置的驅動方法，該固態(tài)圖像拾取裝置包括像素陣列，包括以矩陣形式配置的、用于光電轉換的像素；以及像素信號讀出單元，用于以多個像素為單位從像素陣列中讀出像素信號，其中，像素信號讀出單元包括多個比較器，與像素的列陣列相對應地進行設置，用于將讀出信號電位與基準電壓進^亍比較，以生成確定信號并輸出確定信號；以及多個計數(shù)器，通過比較器的輸出控制其操作，用于對分別對應于一個比較器的比較時間進行計數(shù)。該驅動方法包括將預定的處理周期至少分為第一次讀出周期、通過比較器執(zhí)行比較的第一比較周期、第二次讀出周期以及通過比較器執(zhí)行比較的第二次比較周期；將這些周期分類為被要求為固定周期的周期和用任意周期寬度設置的周期；通過用計數(shù)器對每個劃分周期進行計數(shù)生成處理每個劃分周期的定時信號；以及通過使用所生成的定時信號執(zhí)行像素信號讀出單元的控制和處理。根據(jù)本發(fā)明的又一方面，提供了一種包括固態(tài)圖像拾取裝置和用于將對象圖像聚焦在固態(tài)圖像拾取裝置上的光學系統(tǒng)的相機系統(tǒng)。固態(tài)圖像拾取裝置包括像素陣列，包括以矩陣形式設置的用于光電轉換的像素；像素信號讀出單元，用于以多個像素為單位從像素陣列中讀出像素信號；以及定時控制單元，用于通過使用定時信號控制像素信號讀出單元的處理。像素信號讀出單元包括多個比較器，與像素的列陣列相對應地進行設置，用于將讀出信號電位與基準電壓進行比較，以生成確定信號并輸出該確定信號；以及多個計數(shù)器，通過比較器的輸出控制其操作，用于對分別對應于一個比較器的比較時間進4于計數(shù)。定時控制單元將預定的處理周期至少分為第一次讀出周期、通過比較器執(zhí)行比較的第一比較周期、第二次讀出周期以及通過比較器執(zhí)行比較的第二次比較周期；將這些周期分類為被要求為固定周期的周期和以任意周期寬度設置的周期；以及通過計數(shù)器中的計數(shù)生成處理每個劃分周期的定時信號。
才艮據(jù)本發(fā)明的實施例，例如，對于預定的一個處理周期，將一個水平周期至少分為第一讀出周期、通過比較器執(zhí)行比較的第一比較周期、第二讀出周期以及通過比較器執(zhí)行比較的第二比較周期。在定時控制單元中，將這些劃分周期分類為^皮要求為固定周期的周期和以任意周期寬度設置的周期；以及通過計數(shù)器對每個周期進行計數(shù)來生成用于處理每個劃分周期的定時信號。因此，定時控制單元根據(jù)定時信號控制^f象素信號讀出處理。根據(jù)本發(fā)明的實施例，即使改變周期寬度，也不需要改變用于定時信號的寄存器設置值。本發(fā)明的上述概要不是為了描述每個示出的實施例或本發(fā)明的每種實現(xiàn)方式。下文的附圖和具體描述更加具體地舉例說明這些實施例。

圖1是示出安裝列并列ADC的固態(tài)圖〗象4合取裝置(CMOS圖 <象傳感器)的結構實例的^f匡圖；圖2是示出圖1所示定時控制電^^中的定時信號生成系統(tǒng)的基本結構的示圖；圖3是示出基于圖2所示電路的生成定時信號的操作的時序圖；圖4是示出根據(jù)本發(fā)明實施例的安裝列并列ADC的固態(tài)圖像拾取裝置(CMOS圖像傳感器)的結構實例的框圖5是示出根據(jù)實施例的定時信號生成電路的結構實例的示圖；圖6是示出圖5所示時序電路的操作實例的流程圖；圖7是示出圖5所示波形生成電路的結構實例的電路圖；圖8是示出根據(jù)實施例的定時信號生成電路的操作的時序圖；圖9是示出在正常i殳置條件下的ADC才喿作波形的示圖；圖IO是示出當延長D相比較周期時的ADC操作波形的示圖；圖11是示出當延長現(xiàn)有固態(tài)圖《象沖合取裝置的P相讀出周期 PRS時的操作波形的示圖；圖12是示出當延長實施例的固態(tài)圖像拾耳又裝置的P相讀出周期PRS時的操作波形的示圖；以及圖13是示出根據(jù)實施例的將固態(tài)圖像拾取裝置應用于相機系統(tǒng)的結構實例的示圖。
具體實施方式
將結合附圖描述本發(fā)明的實施例。圖4是示出根據(jù)本發(fā)明實施例的安裝列并列ADC的固態(tài)圖像拾取裝置(CMOS圖像傳感器)的結構實例的框圖。固態(tài)圖4象寸合取裝置10包括作為成^f象單元的〗象素陣列單元11、行掃描電路12、列掃描電路13、定時控制電^各14、 ADC組15、數(shù)
模轉換器單元(下文中簡稱為"ADC") 16以及包括讀出放大器電路(S/A)的凄t才居llr出電if各17。^象素陣列單元ii由以矩陣形狀i殳置的、每一個均包括光電二才及管和4象素內力文大器的單位<象素111構成。固態(tài)圖像拾取裝置10包括以下電路作為順序讀出像素陣列單元11的像素信號的控制電路定時控制電路14,用于生成內部時鐘；行掃描電路12,用于控制行尋址和行掃描；以及列掃描電路 13，用于控制列尋址和列掃描。行掃描電^各12、列掃描電路13和ADC組15構成像素信號讀出單元。在該實施例中，如稍后將具體描述的，定時控制電路14將1H (一個水平周期)劃分為被要求為固定周期的周期和用任意周期寬度設置的周期，對每個周期進行計數(shù)以生成定時信號Z,以及基于定時信號執(zhí)行像素信號讀出處理。ADC組15包括列并列ADC塊154，每一個均具有為4象素陣列單元的列的每條列線VO、 VI、…設置的ADC15A。 ADC塊由以下元件構成為像素陣列單元的列設置的(n+l)個比較器(CMP) 151;異步遞增/遞減計數(shù)器(下文稱為計數(shù)器CNT) 152;存儲器 (鎖存器LTC) 153;以及開關155。比較器(CMP ) 151將通過逐步改變由DAC 16生成的基準電壓所獲得的斜坡波形RAMP與經由列線V0、 VI、...從每一條行線HO、 Hl、...提供的每一個模擬信號進行比較。計數(shù)器152 —旦接收到比4交器151的輸出和時鐘CK就進行遞增計數(shù)(或遞減計數(shù))。存儲器153保持計數(shù)器152的計數(shù) 值。開關155才艮據(jù)信號SW10選擇性地連4妄計凄t器152的輸出和存儲器153。每個存儲器153的輸出都連接至每一個均具有2位寬度的2n 條數(shù)據(jù)傳送線18。對2n條數(shù)據(jù)傳送線18設置包括2n個感測電路和2n個減法器電路的數(shù)據(jù)輸出電路17。具有保持電路功能的計數(shù)器152在初始階段處于遞增計數(shù)(或遞減計數(shù))狀態(tài)，以執(zhí)行復位計數(shù)。當計數(shù)器152執(zhí)行復位計數(shù)以反轉對應比較器151的輸出COMPOUTi時，停止遞增計凌史操作以將計數(shù)值保持在存儲器153中。在這種情況下，假設計數(shù)器152的初始值具有AD變換等級的任意值，例如，"0"值。在該復位計凄t期間，讀出單位l象素lll的復位分量AV。此后，計凄t器152進入遞減計凄t狀態(tài)，扭^f于與入射量相對應的數(shù)據(jù)計數(shù)。當反轉對應比較器151的輸出COMPOUTi時，將與比較周期相對應的計數(shù)值保持在存儲器153中。保持在存儲器153中的計數(shù)值被列掃描電路13掃描，并經由凄史才居傳送線18 flr入至車lr出電路17。在具有上述結構的固態(tài)圖像拾取裝置10中，在一個水平單位周期(1H)中4丸行以下操作。即，在1H期間，通過P相讀出PR表示從任意行Hx的單位像素111到列線V0、 VI、...的第一讀出操作，通過P相比較PC表示比較器151處的第一比較，通過D相讀出DR表示第二讀出操作，通過D相比較DC表示比較器151處的第二比較，以及通過D相后處理DAP表示D相處理之后的后處理，連續(xù)執(zhí)行每個操作。定時4空制電路14才丸行P相讀出PR、 P相比壽交PC、 D相讀出 DR、 D相比專交DC和D相后處J里DAP的定時4空制。將描述定時控制電路14的定時信號生成電^各14A。定時信號生成電^各14A將1H (—個水平周期)劃分為作為固定周期需要的周期和用任意周期寬度設置的周期，并對每個周期進行計凄t以生成定時信號Z。更具體地，定時信號生成電路14A對每個周期進4于計數(shù)。定時信號生成電路14A基于/人1H中所劃分的每個周期的開始或結束生成定時信號。因此，定時生成電路14A被配置為即使改變周期寬度，當改變1H周期寬度時也不需要用于定時信號設置改變的諸如改變寄存器值的設置改變。在現(xiàn)有電路中，用具有12位寬度的計數(shù)器測量1H周期。然而，在該實施例中，定時信號生成電路14A通過使用用于對5個周期進行計數(shù)的10位寬度計數(shù)器和表示從時序電路輸出的每個周期的信號生成用于1H周期的定時信號。圖5是示出沖艮據(jù)本實施例的定時信號生成電^各的結構實例的示圖。圖5所示定時信號生成電路14A包括時序電路141、 IO位計數(shù) 器(下文簡稱為計數(shù)器)142、寄存器143和波形生成電路144。定時4言號生成電i 各14A^l尋1H周期劃分為用于P相讀出PR、 P 相比較PC、 D相讀出DR、 D相比較DC和用于對每個周期進行計數(shù)的D相后處理DAP的5個周期，并且共同使用一個計數(shù)器以減
少電路面積。因此，可能減少用于在用于信號生成的計數(shù)值和寄存器值之間進行比較的比較位的總數(shù)。時序電路141接收水平同步信號HSYNC、 P相讀出PR、 P相比4交PC、 D^目讀出DR、 D相比專交DC、 D相后處理DAP的每個最大值以及計數(shù)器142的計翁:信號SCNT，與時鐘信號CLK同步地生成表示P相讀出PR、 P相比4交PC、 D相讀出DR、 D相比專交DC和 D相后處理DAP的5個狀態(tài)中的每個狀態(tài)的狀態(tài)信號STT，并將狀態(tài)信號輸出至計數(shù)器142和波形生成電路144。時序電^各141向計凄t器142豐lr出進4立4言號(earring over signal)CA。時序電3各141響應于清除4言號XCLR進入初始狀態(tài)。圖6是示出時序電^各141的才喿作實例的流程圖。 <步驟ST0>在步驟STO中，在輸入清除信號XCLR之后，轉換為初始狀態(tài)STO以準備水平同步信號HSYNC的輸入。<步驟ST1>在步驟ST1中，當輸入水平同步信號HSYNC時，轉換為P相讀出狀態(tài)ST (PR)以向計數(shù)器142輸出狀態(tài)信號STT1。<步驟ST2>在步驟ST2中，當通過計數(shù)器142接收的計數(shù)器信號SCNT的計凌t值確定P相讀出周期終止時，轉換為4妄下來的P相比4交狀態(tài) ST (PC)以向計凄t器142$敘出狀態(tài)信號STT2。<步驟ST3>在步驟ST3中，當通過計數(shù)器142接收的計數(shù)器信號SCNT的計數(shù)值確定P相比較周期終止時，轉換為接下來的D相讀出狀態(tài) ST (DR)以向計數(shù)器142輸出狀態(tài)信號STT3。<步驟ST4>在步驟ST4中，當通過計數(shù)器142接收的計數(shù)器信號SCNT的計數(shù)值確定D相讀出周期終止時，轉換為4妾下來的D相比較狀態(tài) ST (DR)以向計數(shù)器142輸出狀態(tài)信號STT4。<步驟ST5>在步驟ST5中，當通過計數(shù)器142接收的計數(shù)器信號SCNT的計凄W直確定D相比4交周期纟冬止時，4t:換為4妄下來的D相后處理狀態(tài)ST (DAT)以向計凄t器142輸出狀態(tài)信號STT5。當通過計數(shù)器142接收的計數(shù)器信號SCNT的計數(shù)值確定D相后處理周期終止時，轉換為初始狀態(tài)STO。在步驟ST2 步驟ST5中，當輸入水平同步信號HSYNC時，轉換為P相讀出狀態(tài)ST ( PR )。計數(shù)器142接收來自時序電路141的狀態(tài)信號STT1 ~ STT5、進位信號CA和水平同步信號HSYNC,每當切換狀態(tài)信號STT時就與時鐘信號CLK同步地從初始值開始計凌t，橾作，并向時序電3各 141和波形生成電路144輸出計數(shù)信號SCNT。寄存器143設置有對P相讀出狀態(tài)ST (PR)、 P相比較狀態(tài)ST (PC)、 D相讀出狀態(tài)ST (DR)、 D相比專交狀態(tài)ST(DC)和D相后處理狀態(tài)ST (DAP)的每一個狀態(tài)生成的定時信號Z的信息，包括上升周期指定信息(信號)FUS、下降周期指定信息(信號)FDS、上升位置指定信息(信號)FUP和下降位置指定信息(信號)FDP。每當切換狀態(tài)信號STT時，寄存器143的設置信息(信號)FUS、 FDS、 FUP和FDP^皮讀出(提供)至波形生成電^各144。每當切換狀態(tài)信號時，波形生成電路144讀出設置信息(信號) FUS、 FDS、 FUP和FDP,并為P相讀出狀態(tài)ST ( PR)、 P相比壽交狀態(tài)ST (PC)、 D相讀出狀態(tài)ST (DR)、 D相比專交狀態(tài)ST (DC) 和D相后處理狀態(tài)ST (DAP)生成與這些信息和計數(shù)值相對應的定時信號Z。圖7是示出圖5所示波形生成電路的結構實例的電路圖。圖8是示出根據(jù)本發(fā)明實施例的定時信號生成電路的操作的時序圖。圖7所示的波形生成電i 各144包4舌比壽交器CMP11 ~CMP14、兩專lT入AND門AN11和AN12、兩4命入NAND門NAll、兩llr入 OR門OR11和D型觸發(fā)器FFll。當計數(shù)器142的計數(shù)器信號VCNT變得與作為寄存器值的上升位置指定信號FUP —致時，比較器CMP11將高電平信號輸出至 AND門AN11的一個4lr入端。當時序電路141的狀態(tài)信號STT變得與作為寄存器值的上升周期指定信號FUS —致時，比較器CMP12將高電平信號輸出至AND門AN11的另一個車lr入端。
當計數(shù)器142的計數(shù)器信號VCNT變得與作為寄存器值的下降位置指定信號FDP —致時，比較器CMP13將高電平信號輸出至 NAND門NA11的一個l命入端。當時序電路141的狀態(tài)信號STT變得與作為寄存器值的下降周期指定信號FDS —致時，比較器CMP14將高電平信號輸出至 NAND門NA11的另一個l命入端。AND門ANll的輸出3是供給OR門OR11的一個輸入端，并且 AND門AN12的輸出沖是供給另一個輸入端。OR門OR11的輸出才是供給觸發(fā)器FFll的D輸入端。NAND門NA11豐lT出才是供纟會AND門AN 12 —個llr入端，并且觸發(fā)器FFll的Q輸出沖是供鄉(xiāng)合另一輸入端。通過上述結構，當計數(shù)器142的計數(shù)器信號VCNT變得與作為寄存器值的上升位置指定信號FUP —致時，比較器CMP11將高電平4言號$俞出至AND門ANll的一個l餘入端。當時序電路141的狀態(tài)信號STT變得與作為寄存器值的上升周期指定信號FUS —致時，比較器CMP12將高電平信號輸出至AND 門ANll的另一個輸入端。因此，AND門ANll的輸出變成高電平，4吏得將高電平信號才是供給觸發(fā)器FF11的D輸入端。結果，從觸發(fā)器FFll的Q輸出端輸出在由寄存器值指定的周期和位置、與時鐘信號CLK同步上升的高電平定時信號Z。將參照圖8進行描述。對于定時信號Zll，通過上升周期指定信號FUS指定P相讀出周期PRS，并通過上升位置指定信號FUP 指定P相讀出周期FRS的預定位置(指定計數(shù)值)。結果，定時信號Zll在作為P相讀出周期PRS的預定4立置處上升。類似地，對于定時信號Z12，通過上升周期指定信號FUS指定 P相比較周期PCS,并通過上升位置指定信號FUP指定P相比較周期PCS的預定位置(指定計數(shù)值)。結果，定時信號Z12在作為P 相比4交周期PCS的預定4立置處上升。對于定時信號Z13，通過上升周期指定信號FUS指定D相讀出周期DRS，并通過上升位置指定信號FUP指定D相讀出周期DRS 的預定位置(指定計數(shù)值)。結果，定時信號Z13在作為D相讀出周期DRS的預定4立置處上升。當計數(shù)器142的計數(shù)器信號VCNT變得與作為寄存器值的下降位置指定信號FDP —致時，比較器CMP13將高電平信號輸出至 NAND門NA11的一個專敘入端。當時序電路141的狀態(tài)信號STT變得與作為寄存器值的下降周期指定信號FDS —致時，比壽交器CMP14將高電平信號輸出至 NAND門NA11的另一個輸入端。NAND門NA11接收兩個高電平信號并輸出低電平信號，然后 AND門AN12輸出低電平信號，從而將該信號經由OR門ORll提供纟會觸發(fā)器FF11的D輸入端。結果，在通過從觸發(fā)器FFll的Q輸出端輸出的寄存器值指定的周期和位置處，定時信號Z與時鐘信號CLK同步地從高電平下降到低電平。
將參照圖8進行描述。對于定時信號Zll，通過下降周期指定信號FDS指定P相讀出周期PRS,并通過下降位置指定信號FDP 指定P相讀出周期FRS的預定位置(指定計凄t值)。結果，定時信號Zll在P相讀出周期PRS的預定位置處下降。對于定時信號Z12，通過下降周期指定信號FDS指定D相比較周期DCS ，并通過下降位置指定信號FDP指定D相比較周期DCS 的預定位置(指定計數(shù)值)。結果，定時信號Z12在D相比較周期 DCS的預定位置處下降。在該實施中，如圖8所示，基于從固態(tài)圖像拾取裝置10外部豐命入的定時信號XHS,對P相讀出周期PRS開始計凝:才喿作。在P相讀出周期PRS中，在固定周期內執(zhí)行計數(shù)操作，直到經由列線Vx從像素陣列單元11輸出的復位電平電壓的建立時間過去。用于P相比4交周期PCS的計^U喿作開始將列線Vx上的復位電平電壓與從DAC 16輸出的斜i皮波形RAMP進行比較。才艮據(jù)DAC 16分辨率的i殳置，P相比豐交周期PCS謬皮i殳置為4壬意周期。在用于P相比較的計數(shù)操作之后，開始D相讀出周期DRS的計數(shù)操作。在D相讀出周期DRS中，在固定周期內沖丸4亍計凌U喿作，直到經由列線Vx從像素陣列單元11輸出的復位電平電壓的建立時間過去。用于D相比4交周期DCS的計數(shù)才喿作開始將列線Vx上的像素數(shù)據(jù)電平電壓與從DAC 16輸出的斜坡波形RAMP進行比較。根據(jù) DAC 16分辨率的設置，D相比較周期DCS被設置為任意周期。在D相比較的計數(shù)操作之后，為了執(zhí)行諸如鎖存比較結果數(shù)據(jù) 的處理，在固定周期內執(zhí)行計數(shù)操作。圖9是示出正常設置條件下的ADC的才乘作波形的示圖。圖IO是示出當延長D相比較周期時的ADC操作波形的示圖。如圖9和圖IO所示，為了在D相比較周期DCS內增加從像素陣列單元11輸出的^f象素lt據(jù)電平電壓的測量分辨率，需要通過與測量分l岸率增力a相《t應的量來延長D相比專交周期。將描述延長P相讀出周期PRS的另一個具體實例。圖11示出了當對現(xiàn)有固態(tài)圖像拾取裝置延長P相讀出周期 PRS時的4喿作波形。圖12示出了當對實施例的固態(tài)圖像拾取裝置延長P相讀出周期PRS時的操作波形。在現(xiàn)有的固態(tài)圖像拾取裝置中，如圖11所示，如果將P相讀出周期PRS加寬+a，則需要^f吏用在P相比4交周期之后的每個周期中生成的信號再次對寄存器:&置+a的值。相反，在實施例的固態(tài)圖像拾取裝置中，即使如圖12所示將P 相讀出周期PRS力口寬+a,在P相比專交周期之后的每個周期的計凄史值也不會改變，^吏得可以生成定時信號而不用》務改寄存器值。
將描述固態(tài)圖像拾取裝置(CMOS傳感器)IO的操作。在穩(wěn)定從任意行Hx的單位像素111到列線VO、 VI、...的第一讀出才乘作之后，DAC 16向比4交器151^是供通過隨時間逐步改變基準電壓所獲得的斜j皮信號RAMP,并且每個比4交器151將RAMP 與對應列線Vx的電壓進行比較。與逐步輸入斜坡信號RAMP并行地，計數(shù)器152執(zhí)行第一計數(shù) 操作。在這種情況下，當RAMP與對應列線Vx的電壓相等時，反轉比較器151的輸出，使得計數(shù)器152的計數(shù)操作停止，并將與比較周期相對應的計數(shù)值保持在存儲器153中。在第一讀出操作期間，讀出單位像素111的復位分量AV。復位分量AV包含作為偏移量在每個單位-像素111中變化的噪聲。然而，復位分量AV的變化通常4艮小，并且對于所有4象素復位電平都是通用的。因此，每條列線Vx的輸出通常具有已知值。因此，在第一復位分量AV讀出才喿作期間，可以通過調節(jié)斜站: 波形(RAMP)電壓縮短比較周期。在這種情況下，例如，在7位計數(shù)周期(128個時鐘周期)內執(zhí)行比較AV。通過讀出除復位分量AV之外、與每個單位像素111的入射光量相對應的信號分量，第二讀出操作執(zhí)行與第一讀出操作類似的操作。即，在穩(wěn)定從任意行Hx的單位像素111到列線VO、 VI、...讀出的第二讀出操作之后，DAC 16向比較器151提供通過隨時間逐
步改變基準電壓所獲得的斜i皮波形RAMP，并且每個比^交器151將 RAMP與對應的列線Vx的電壓進行比較。與逐步輸入斜坡波形RAMP并行地，計數(shù)器152執(zhí)行第二計數(shù) 操作。在這種情況下，當RAMP與列線Vx的電壓相等時，反轉比較器151的輸出，同時將與比較周期相對應的計教:值保持在存儲器153 中。在這種情況下，將第一計數(shù)值和第二計數(shù)值在不同位置保持在存儲器153中。在完成上述AD轉才奐之后，列掃描電路4經由2n條凄t據(jù)傳送線傳送保持在存儲器153中的n位第一和第二數(shù)字信號，數(shù)據(jù)輸出電路17檢測數(shù)字信號，并且減法器電路順序執(zhí)行(第二信號)-(第一信號)并將結果輸出至外部。下文中，對每行重復類似操作以生成二維圖1象。在一個水平單位周期(1H)中執(zhí)行上述操作。在1H期間，通過P相讀出PR表示AU壬意^f亍Hx的單位4象素 lll到列線VO、 VI、...的第一讀出操作，通過P相比較PC表示比較器151處的第一比較，通過D相讀出DR表示第二讀出操作，通過D相比較DC表示比較器151處的第二比較，以及通過D相后處理DAP表示D相處理之后的后處理，以連續(xù)地執(zhí)行每個操作。定時4空制電路14執(zhí)行P相讀出PR、 P相比專交PC、 D相讀出 DR、 D相比壽交DC和D相后處理DAP的定時控制。
如上所述，根據(jù)本實施例，1H ( —個水平周期)被劃分為5個周期P對目讀出PR、 P才目比4交PC、 D對目讀出DR、 D才目比專交DC和 D相后處理DAP,并且這些周期被分類為被要求為固定周期的周期和用任意周期寬度設置的周期。對每個周期進行計數(shù)。如果改變1H 中的任意周期的寬度，則需要通過使用改變周期之后的周期來改變用于生成定時信號的寄存器設置值。然而，在該實施例中，由于使用了用于生成定時信號Z的定時信號生成電路14A，所以不需要改變用于定時信號的寄存器設置值。另外，由于1H周期^皮劃分和計H所以可以對一些周期限定其上升沿和下降沿的定時信號減少寄存器設置位。具有這些優(yōu)點的固態(tài)圖4象拾取裝置可應用于凄t碼相才幾和掘/f象機的圖像拾取裝置。圖13是示出才艮據(jù)本發(fā)明實施例的應用固態(tài)圖^f象沖合取裝置的相才幾系統(tǒng)的結構實例的示圖。如圖13所示，相機系統(tǒng)20包括成像裝置(圖像拾取裝置)，其可應用實施例的固態(tài)圖像拾取裝置10;光學系統(tǒng)，用于將入射光引導至成像裝置21的像素區(qū)域(用于形成物體圖像)；驅動電路 (DRV)，用于驅動透鏡22和成像裝置21，其中，驅動透鏡22使入射光(圖像光)在成像表面上形成圖像；以及信號處理電路(PRC) 24，用于處理成像裝置21的輸出信號。驅動電路23包括用于生成包括用于驅動成像裝置21中的電路的開始脈沖和時鐘脈沖的各種定時信號的定時生成器(未示出)，并通過預定的定時信號驅動成像裝置21。
信號處理電路24對成像裝置21的輸出信號執(zhí)行諸如相關雙采樣(CDS)的信號處理。在諸如存儲器的記錄介質中記錄一皮信號處理電^各24處理的圖像信號。記錄在記錄介質中的圖像信息是利用打印機等的硬拷貝。通過信號處理電路24處理的圖像信號凈皮作為移動圖〗象顯示為在諸如液晶顯示器的監(jiān)控器上。如上所述，通過在諸如lt碼相才幾的成〗象i殳備上安裝上述圖^象沖合取裝置10作為成像裝置21，可以提供高精度的相機。注意，在實施例和上述凄t字實例的每一個中所指出各種部件和數(shù)值的具體形式和結構僅給出實施本發(fā)明的實施例的實例。因此，應該了解本發(fā)明的沖支術范圍不^皮上述方式限制。
權利要求
1. 一種固態(tài)圖像拾取裝置，包括像素陣列，包括以矩陣形式配置的像素，其中，每個像素都被配置為執(zhí)行光電轉換；像素信號讀出單元，用于以多個像素為單位從所述像素陣列中讀出像素信號；以及定時控制單元，用于通過使用定時信號控制所述像素信號讀出單元的處理，其中，所述像素信號讀出單元包括多個比較器，與像素的列陣列相對應地進行設置，用于將讀出信號電位與基準電壓進行比較以生成確定信號，并輸出所述確定信號，以及多個計數(shù)器，通過所述比較器的輸出控制其操作，其中，每個計數(shù)器都對分別對應于一個比較器的比較時間進行計數(shù)；以及其中，所述定時控制單元(a)將預定的處理周期至少劃分為第一次讀出周期、通過比較器執(zhí)行比較的第一比較周期、第二次讀出周期以及通過比較器執(zhí)行比較的第二次比較周期，(b)將這些周期分類為被要求為固定周期的周期和用任意周期寬度設置的周期，以及(c)通過在計數(shù)器中對每個劃分的周期進行計數(shù)來生成處理每個劃分周期的定時信號。
2. 根據(jù)權利要求1所述的固態(tài)圖像拾取裝置，其中，所述處理周期為一個水平周期。
3. 根據(jù)權利要求2所述的固態(tài)圖像拾取裝置，其中，所述定時控制單元通過使用從一個水平周期劃分的每個周期的開始和結束作為基準來生成所述定時信號。
4. 根據(jù)權利要求1所述的固態(tài)圖像拾取裝置，其中，所述定時控制單元，包4舌計數(shù)器，用于每當切換表示劃分周期的處理狀態(tài)的狀態(tài) 信號時就從初始值開始執(zhí)行計數(shù)操作；時序電路，用于根據(jù)每個劃分周期的信息和計數(shù)器的計數(shù)值生成每個劃分周期的所述狀態(tài)信號，并將所述狀態(tài)信號輸出至所述計數(shù)器；寄存器，分別設置關于對每個處理狀態(tài)生成的定時信號的上升周期指定信息、下降周期指定信息、上升位置指定信息和下降位置指定信息；以及被配置為每當切換所述狀態(tài)信號時就讀出所述寄存器的對應設置信息、并生成用于與所述設置信息和所述計數(shù)值相對應的各個狀態(tài)的定時信號的電路。
5. 根據(jù)權利要求3所述的固態(tài)圖像拾取裝置，其中，所述定時控制單元包括計數(shù)器，用于每當切換表示劃分周期的處理狀態(tài)的狀態(tài) 信號時就從初始值開始執(zhí)行計It4喿作；時序電路，用于根據(jù)每個劃分周期的信息和計數(shù)器的計數(shù)值生成每個劃分周期的所述狀態(tài)信號，并將所述狀態(tài)信號輸出至所述計數(shù)器；寄存器，分別設置關于對每個狀態(tài)生成的定時信號的上升周期指定信息、下降周期指定信息、上升位置指定信息和下降位置指定信息；以及被配置為每當切換所述狀態(tài)信號時就讀出所述寄存器的對應設置信息、并生成用于與所述設置信息和所述計數(shù)值相對應的各個狀態(tài)的定時信號的電^各。
6. —種用于固態(tài)圖像拾取裝置的驅動方法，所述固態(tài)圖像拾取裝置包括Y象素陣列，包括以矩陣形式配置的用于才丸行光電轉換的<象素；以及^象素信號讀出單元，用于以多個〗象素為單位/人所述像素陣列中讀出像素信號，其中，所述像素信號讀出單元包括多個比較器，與像素的列陣列相對應地進行設置，用于將讀出信號電位與基準電壓進行比較，以生成確定信號并輸出所述確定信號；以及多個計數(shù)器，通過所述比較器的輸出控制其操作，用于對分別對應于一個比較器的比較時間進行計數(shù)，所述方法包4舌以下步-銀將預定的處理周期至少劃分為第一次讀出周期、通過比較器進行比較的第一比較周期、第二次讀出周期以及通過比較器進行比較的第二次比較周期；將這些周期分類為被要求為固定周期的周期和用任意周期寬度設置的周期，通過計數(shù)器中的計數(shù)來生成處理每個劃分周期的定時信號；以及通過使用所生成的定時信號執(zhí)行所述像素信號讀出單元的4空制和處理。
7. 根據(jù)權利要求6所述的用于固態(tài)圖像拾取裝置的驅動方法，其中，所述處理周期為一個水平周期。
8. 根據(jù)權利要求7所述的用于固態(tài)圖像拾取裝置的驅動方法，其中，通過使用從一個水平周期劃分的每個周期的開始和結束作為基準來生成所述定時信號。權利要求書第4/4頁
9. 一種相機系統(tǒng)，包括固態(tài)圖像拾取裝置；以及光學系統(tǒng)，用于將對象圖像聚焦在所述固態(tài)圖像拾取裝置上，其中所述固態(tài)圖像拾取裝置包括像素陣列，包括以矩陣形式進行設置的用于光電轉換的像素；像素信號讀出單元，用于以多個像素為單位從所述像素陣列中讀出像素信號；以及定時控制單元，用于通過使用定時信號控制所述像素信號讀出單元的處理；所述像素信號讀出單元包括多個比較器，與像素的列陣列相對應地進行設置，用于將讀出信號電位與基準電壓進行比較以判斷比較，并輸出判斷信號；以及多個計數(shù)器，通過所述比較器的輸出控制其操作，用于對分別對應于一個比較器的比較時間進行計數(shù)，以及所述定時控制單元(a)將預定的處理周期至少劃分為第一次讀出周期、通過比較器執(zhí)行比較的第一比較周期、第二次讀出周期以及通過比較器執(zhí)行比較的第二次比較周期，(b )將這些周期分類為被要求為固定周期的周期和用任意周期寬度設置的周期，以及(c)通過計數(shù)器的計數(shù)來生成處理每個劃分周期的定時信號。
全文摘要
公開了固態(tài)圖像拾取裝置及其驅動方法及相機系統(tǒng)，固態(tài)圖像拾取裝置包括像素陣列，包括以矩陣配置的像素；像素信號讀出單元；及定時控制單元，通過使用定時信號控制像素信號讀出單元的處理。像素信號讀出單元包括多個比較器，將讀出信號電位與基準電壓比較以生成確定信號，并輸出確定信號；以及多個計數(shù)器。每個計數(shù)器對分別對應于一個比較器的比較時間進行計數(shù)。定時控制單元(a)將預定處理周期至少分為第一次讀出周期、第一比較周期、第二次讀出周期和第二次比較周期，(b)將周期分為兩種周期，以及(c)通過在計數(shù)器中對每個劃分周期進行計數(shù)生成處理每個劃分周期的定時信號。即使改變周期寬度，也不需要改變定時信號的寄存器設置值。
文檔編號H04N5/335GK101399903SQ20081016145
公開日2009年4月1日申請日期2008年9月27日優(yōu)先權日2007年9月28日
發(fā)明者寺戶洋子, 齊藤茂申請人:索尼株式會社

完整全部詳細技術資料下載