專(zhuān)利名稱(chēng)：像素驅(qū)動(dòng)電路、圖像拍攝電路和相機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)型像素驅(qū)動(dòng) 電路、圖像拍攝裝置以及相機(jī)系統(tǒng)。
背景技術(shù)：
CMOS圖像傳感器(圖像拍攝裝置)具有以下多個(gè)優(yōu)點(diǎn)可以 進(jìn)行在CCD (電荷耦合器件)中比較困難的部分讀?。豢梢酝ㄟ^(guò)單 一電源驅(qū)動(dòng)圖^象傳感器；以及可以在同一芯片上一起"i殳置^f吏用 CMOS處理的模擬電路和邏輯電路。由于這些優(yōu)點(diǎn)，CMOS圖像傳 感器^皮廣泛用于相4幾等。在這種CMOS圖像傳感器中，如圖12所示，廣泛使用作為用 于將入射光轉(zhuǎn)換為電荷的光電轉(zhuǎn)換元件的光電二極管11。像素電^各 1將累積在光電二極管11中的電荷經(jīng)由傳送晶體管12傳送至浮置 擴(kuò)散節(jié)點(diǎn)(floating diffusion ) FD。像素電路1執(zhí)行所謂的電荷讀取 操作對(duì)應(yīng)于電荷量的、浮置擴(kuò)散節(jié)點(diǎn)FD的電位在方文大晶體管中 13中被放大，并作為電壓信號(hào)(圖像數(shù)據(jù))經(jīng)由選擇晶體管14輸 出至信號(hào)線LSGN。
許多CMOS圖像傳感器在讀取操作之后在成像時(shí)執(zhí)行用于控 制曝光時(shí)間的電子快門(mén)處理。在電子快門(mén)處理中，傳送晶體管12 和復(fù)位晶體管15同時(shí)切換為導(dǎo)通，光電二才及管11中殘留的電荷一皮 釋放到像素電路1的外部，從而調(diào)整入射光。CMOS圖像傳感器具有稱(chēng)作全域快門(mén)(也成為全局快門(mén))的處 理功能，其中對(duì)所有的多個(gè)像素電路l執(zhí)行電子快門(mén)處理。為了執(zhí) 行全域快門(mén)，需要生成對(duì)應(yīng)于圖像傳感器的像素?cái)?shù)量的控制信號(hào)并 同時(shí)控制所有像素電路。通過(guò)在行方向順序控制多個(gè)以矩陣形式配 置像素驅(qū)動(dòng)電路的像素電路1執(zhí)行這樣這種電子快門(mén)處理或全域快 門(mén)處理。像素驅(qū)動(dòng)電路有時(shí)可以被配置為在每行具有存儲(chǔ)電路，以告知 電子快門(mén)處理的自由度來(lái)實(shí)現(xiàn)電路的縮小化，并使該存儲(chǔ)電路存儲(chǔ) 在執(zhí)行電子快門(mén)處理之前要經(jīng)受處理的行(參見(jiàn)日本未審查專(zhuān)利申 請(qǐng)公開(kāi)第JP 2005-311736號(hào)，專(zhuān)利文獻(xiàn)1 )。發(fā)明內(nèi)容由于近年來(lái)的^f象素lt增加化和功耗降低化，在全域快門(mén)期間會(huì) 出現(xiàn)引發(fā)像素驅(qū)動(dòng)電路或其它電路中臨時(shí)壓降的問(wèn)題。出現(xiàn)這種問(wèn) 題是因?yàn)楫?dāng)進(jìn)一步增加像素?cái)?shù)量時(shí)，通過(guò)像素驅(qū)動(dòng)電路驅(qū)動(dòng)的像素 電路增加，從而導(dǎo)致需要同時(shí)控制大量的像素電路。另一方面，在近年來(lái)的圖像拍攝裝置的制造處理中，設(shè)計(jì)整個(gè) CMOS圖像傳感器的電路以在低電壓下進(jìn)行操作。因此，如圖13A 和圖13B所示，電壓j氐于初始電源電壓VDD。如圖13B的i文大部 分所示，當(dāng)電源電壓VDD和地電位VSS之間的電位差臨時(shí)變小時(shí)， 由于電路操作電壓降低，所以由電壓變化對(duì)電路引起的影響更加明 顯。
根據(jù)壓降的振蕩寬度，像素電路的電壓等超過(guò)操作閾值電壓， 這會(huì)引發(fā)這些電路的故障。特別地，在配置為存儲(chǔ)電子快門(mén)處理的對(duì)象行、然后執(zhí)4于處理 的相機(jī)中，如果存儲(chǔ)電路的存儲(chǔ)狀態(tài)的定時(shí)(圖14中(5))(像素配置的對(duì)象行)和電子快門(mén)處理的定時(shí)(圖14中(10))被時(shí)間分 割(對(duì)應(yīng)于圖14中的(11)和(12)),則構(gòu)成存儲(chǔ)電i 各的、諸如 晶體管的元件由于壓降而發(fā)生故障，先前存儲(chǔ)的存儲(chǔ)內(nèi)容被刪除， 這會(huì)導(dǎo)致拍攝圖像的圖像質(zhì)量的降低。根據(jù)本發(fā)明的實(shí)施例，期望提供即使執(zhí)行用于控制拍攝圖像時(shí) 的曝光時(shí)間的電子快門(mén)處理，拍攝圖像的圖像質(zhì)量也不會(huì)降低的像 素驅(qū)動(dòng)電路、圖像拍攝裝置以及相機(jī)系統(tǒng)。根據(jù)本發(fā)明第一方面的像素驅(qū)動(dòng)電路包括多個(gè)像素電路，每 一個(gè)均包括光電轉(zhuǎn)換單元，光電轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷 并累積所轉(zhuǎn)換的電荷，多個(gè)所述<象素電3各以矩陣形式進(jìn)4亍配置；地 址解碼器，用于選擇配置在同一線上將被控制的像素電路；存儲(chǔ)電 路，用于存儲(chǔ)將被地址解碼器選擇的像素電路所執(zhí)行的操作信息； 以及控制電路，用于根據(jù)存儲(chǔ)電路的存儲(chǔ)狀態(tài)來(lái)控制由地址解碼器 選擇的像素電路的操作?？刂齐娐房刂漆尫旁诿總€(gè)像素電路的光電 轉(zhuǎn)換單元中殘留的電荷的電荷釋放操作，并且存儲(chǔ)電路保持存儲(chǔ)狀 態(tài)直到完成電荷釋放操作。優(yōu)選地，存儲(chǔ)電路包括第一存儲(chǔ)電路，用于存儲(chǔ)電荷釋放操 作的信息；以及第二存儲(chǔ)電路，用于存儲(chǔ)除電荷釋放操作之外的操 作信息。優(yōu)選地，提供一種邏輯電路，用于使存儲(chǔ)電路存儲(chǔ)電荷釋放操 作的信息而不管地址解碼器的輸出。優(yōu)選地，邏輯電路控制每個(gè)像素電路的電荷釋放操作直到完成 電荷釋放操作。優(yōu)選地，提供一種邏輯電路，用于使控制電路執(zhí)行電荷釋放操 作而不管第 一存儲(chǔ)電路的存儲(chǔ)狀態(tài)。優(yōu)選地，邏輯電路控制每個(gè)像素電路的電荷釋放操作直到完成 電荷釋放操作。根據(jù)本發(fā)明第二方面的像素驅(qū)動(dòng)電路包括多個(gè)像素電路，每 一個(gè)均包括光電轉(zhuǎn)換單元，光電轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷 并累積所轉(zhuǎn)換的電荷，多個(gè)所述像素電路以矩陣形式進(jìn)行配置；地 址解碼器，用于選擇配置在同一線上將被控制的像素電路；存儲(chǔ)電 路，用于存儲(chǔ)將被地址解碼器選擇的像素電路所執(zhí)行的操作信息； 以及控制電路，用于根據(jù)存儲(chǔ)電路的存儲(chǔ)狀態(tài)來(lái)控制由地址解碼器 選擇的像素電路的操作。像素電路包括節(jié)點(diǎn)，向其提供通過(guò)光電 轉(zhuǎn)換單元累積的電荷；電荷釋放單元，用于釋放節(jié)點(diǎn)的電荷；輸出 單元，用于放大并輸出對(duì)應(yīng)于電荷量的節(jié)點(diǎn)的電位?？刂齐娐房刂?電荷釋放單元，并執(zhí)行用于釋放通過(guò)光電轉(zhuǎn)換單元累積的電荷的電 荷釋放操作。存儲(chǔ)電路保持存儲(chǔ)狀態(tài)直到完成電荷釋放操作。優(yōu)選地，存儲(chǔ)電路包括第一存儲(chǔ)電^各，用于存儲(chǔ)電荷釋放4乘作 的信息；以及第二存儲(chǔ)電路，用于存儲(chǔ)除電荷釋放操作之外的操作 信息。優(yōu)選地，提供一種邏輯電路，用于使存儲(chǔ)電路存儲(chǔ)電荷釋放操 作的信息而不管地址解碼器的輸出。優(yōu)選地，邏輯電路控制每個(gè)像素電路的電荷釋放操作直到完成 電荷釋放操作。
優(yōu)選地，提供一種邏輯電路，用于使控制電路執(zhí)行電荷釋放操 作而不管第 一存儲(chǔ)電路的存儲(chǔ)狀態(tài)。優(yōu)選地，邏輯電路控制每個(gè)像素電路的電荷釋放操作直到完成 電荷釋放操作。根據(jù)本發(fā)明第三方面的圖像拍攝裝置包括多個(gè)像素電路，每 一個(gè)均包括光電轉(zhuǎn)換單元，光電轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷 并累積所轉(zhuǎn)換的電荷，多個(gè)像素電路以矩陣形式進(jìn)行配置；像素驅(qū) 動(dòng)電路，用于順序地選擇像素電路，并控制像素電路；以及讀取單 元，用于從被像素驅(qū)動(dòng)電路控制的像素電路中讀取信號(hào)。像素驅(qū)動(dòng) 電路包括地址解碼器，地址解碼器，用于選擇配置在同一線上將 被控制的像素電路；存儲(chǔ)電路，用于存儲(chǔ)將被地址解碼器選擇的像 素電路所執(zhí)行的操作信息；以及控制電路，用于根據(jù)存儲(chǔ)電路的存 儲(chǔ)狀態(tài)控制由地址解碼器選擇的像素電路的操作?？刂齐娐房刂朴?于釋放在每個(gè)像素電路的光電轉(zhuǎn)換單元中殘留的電荷的電荷釋放 操作。存儲(chǔ)電路保持存儲(chǔ)狀態(tài)直到完成電荷釋放操作。根據(jù)本發(fā)明第四方面的相機(jī)系統(tǒng)包括圖像拍攝裝置；光學(xué)系 統(tǒng)，用于將入射光引導(dǎo)至圖像拍攝裝置的成像區(qū)域；以及信號(hào)處理 電路，用于處理由圖像拍攝裝置輸出的信號(hào)。圖像拍攝裝置包括 多個(gè)像素電路，每一個(gè)均包括光電轉(zhuǎn)換單元，光電轉(zhuǎn)換單元用于將 入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換的電荷，多個(gè)像素電路以矩陣形式 進(jìn)行配置；^象素驅(qū)動(dòng)電^各，用于順序地選擇像素電路，并控制像素 電3各；以及讀耳又單元，用于乂人^^象素驅(qū)動(dòng)電路^空制的^象素電^各讀耳又 信號(hào)。像素驅(qū)動(dòng)電路包括地址解碼器，用于選擇配置在同一線上 將被控制的像素電路；存儲(chǔ)電路，用于存儲(chǔ)將被地址解碼器選擇的 像素電路所執(zhí)行的操作信息；以及控制電路，用于根據(jù)存儲(chǔ)電路的 存儲(chǔ)狀態(tài)控制由地址解碼器選擇的像素電路的操作。控制電路控制 用于釋放在每個(gè)像素電路的光電轉(zhuǎn)換單元中殘留的電荷的電荷釋 放操作。存儲(chǔ)電路保持存儲(chǔ)狀態(tài)直到完成電荷釋放操作。根據(jù)本發(fā)明實(shí)施例，像素驅(qū)動(dòng)電路包括地址解碼器，用于選 擇配置在同一線上將被控制的像素電路；存儲(chǔ)電路，用于存儲(chǔ)將被 地址解碼器選擇的像素電路所執(zhí)行的操作信息；以及控制電路，用 于根據(jù)存儲(chǔ)電路的存儲(chǔ)狀態(tài)控制由地址解碼器選擇的像素電路的 操作。控制電路控制用于釋放在每個(gè)像素電路的光電轉(zhuǎn)換單元中殘 留的電荷的電荷釋放操作。存儲(chǔ)電路保持存儲(chǔ)狀態(tài)直到完成電荷釋 放操作。根據(jù)本發(fā)明實(shí)施例，可以提供即使執(zhí)行用于控制拍攝圖像時(shí)的 曝光時(shí)間的電子快門(mén)處理，但拍攝圖像的圖像質(zhì)量沒(méi)有降低的像素 驅(qū)動(dòng)電路、圖像拍攝裝置以及相機(jī)系統(tǒng)。


圖1是示出4艮據(jù)本發(fā)明實(shí)施例的CMOS圖l象傳感器的結(jié)構(gòu)實(shí)例 的示圖；圖2是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的第一結(jié)構(gòu) 實(shí)例的框圖；圖3是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的詳細(xì)電路圖；圖4是采用根據(jù)第一結(jié)構(gòu)實(shí)例的像素驅(qū)動(dòng)脈沖生成電路的 CMOS圖像傳感器的時(shí)序圖；圖5是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的第二結(jié)構(gòu) 實(shí)例的框圖6是圖5中像素驅(qū)動(dòng)脈沖生成電路的詳細(xì)電路圖；圖7是采用根據(jù)本結(jié)構(gòu)實(shí)例的像素驅(qū)動(dòng)脈沖生成電路的CMOS 圖像傳感器的時(shí)序圖；圖8是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的第三結(jié)構(gòu) 實(shí)例的框圖；圖9是圖8中像素驅(qū)動(dòng)脈沖生成電路的詳細(xì)電路圖；圖10是采用才艮據(jù)本結(jié)構(gòu)實(shí)例的^象素驅(qū)動(dòng)脈沖生成電i 各的 CMOS圖^f象傳感器的時(shí)序圖；圖11是示出應(yīng)用根據(jù)本發(fā)明實(shí)施例的圖像拍攝裝置的相機(jī)系 統(tǒng)的一個(gè)結(jié)構(gòu)實(shí)例的示圖；圖12是示出像素電路的一個(gè)實(shí)例的電路圖；圖13A和圖13B是分別示出由4象素驅(qū)動(dòng)電路生成的脈沖信號(hào) 的一個(gè)實(shí)例的曲線圖；以及圖14是現(xiàn)有沖支術(shù)的CMOS圖Y象傳感器的一個(gè)實(shí)例。
具體實(shí)施方式
參照附圖，描述本發(fā)明的實(shí)施例。圖1是示出^4居本發(fā)明實(shí)施例的CMOS圖像傳感器的結(jié)構(gòu)實(shí)例 的示圖。圖1所示的CMOS圖像傳感器(圖像拍攝裝置)100包括像素 陣列單元101、地址解碼器102、像素驅(qū)動(dòng)脈沖生成電路103、像素 驅(qū)動(dòng)單元104、4象素專(zhuān)命出凝:」悟并-串處理單元105、專(zhuān)lr出電3各單元106、 傳感器控制單元107、外部電源(電池)108和109以及開(kāi)關(guān)110和 111。注意，地址解碼器102、像素驅(qū)動(dòng)脈沖生成電路103、像素驅(qū) 動(dòng)單元104分別對(duì)應(yīng)于本發(fā)明的像素驅(qū)動(dòng)電路，以及像素輸出數(shù)據(jù) 并-串處理單元105對(duì)應(yīng)于本發(fā)明實(shí)施例的讀取單元。這些組成元件中，在IC芯片112上集成《象素陣列單元101、；也 址解碼器102、像素驅(qū)動(dòng)脈沖生成電路103、像素驅(qū)動(dòng)單元104、像 素車(chē)命出教:才居并-串處理單元105、豐敘出電路單元106和^f專(zhuān)感器控制單 元107。例如，在IC芯片112上形成有電源端TV1 TV5，通過(guò)電源 108向其4是供電源電壓VDD1;電源端TV6和TV7,通過(guò)電源109 向其4是供電源電壓VDD2;電源端TGI TG6，連4矣至;也電^f立GND; 輸入端TIl，例如向其提供控制信號(hào)SCTL;以及輸出端TOl。在IC芯片112上，電源端TV1連接至地址解碼器102和像素 驅(qū)動(dòng)脈沖生成電路103的電源端Pow，電源端TV2連接至像素驅(qū)動(dòng) 單元104的電源端Pow，電源端TV3連4妄至4命出電^各單元106的電 源端Pow,電源端TV4連4妄至^f象素津lT出^:l居并-串處理單元105的 電源端Pow，以及電源端TV5連4妄至4專(zhuān)感器纟空制單元107的電源端 Pow。電源端TV6連接至設(shè)置在像素驅(qū)動(dòng)單元104中的電平轉(zhuǎn)換器組 (level shifter group ) 1041的電源端Pow2,以及電源端TV7連接_ 至j象素陣列單元ioi的每條電源線LVDD。
在4象素陣列單元101中，以矩陣形式配置多個(gè)^象素電i 各101A。 在圖l中，為了簡(jiǎn)單，在圖中以三行三列的^f象素配置方式示出^f象素 陣列單元101。在圖1中，示出了通過(guò)四個(gè)晶體管配置CMOS圖像傳感器100 的l象素的實(shí)例。例如，像素電路101A具有作為光電轉(zhuǎn)換元件的光電二極管121, 并且還具有下列四個(gè)晶體管作為相對(duì)于單個(gè)光電二極管121 的有源元件傳送晶體管122、；汶大晶體管123、選4奪晶體管124 和復(fù)4立晶體管125。傳送晶體管122和復(fù)位晶體管125對(duì)應(yīng)于本發(fā)明的電荷釋^L單 元，以及放大晶體管123對(duì)應(yīng)于本發(fā)明的輸出單元。光電二極管121將入射光光電轉(zhuǎn)換為具有對(duì)應(yīng)于入射光量的數(shù) 量的電荷(在這種情況下為電子)。在光電二極管121和浮置擴(kuò)散節(jié)點(diǎn)FD之間連接傳送晶體管122。 通過(guò)傳送控制線LTx向傳送晶體管122的柵極(傳送柵極) 才是供驅(qū)動(dòng)信號(hào)，從而將在光電二才及管121中光電轉(zhuǎn)換的電子傳送至 浮置擴(kuò)散節(jié)點(diǎn)FD。放大晶體管123的柵極連接至浮置擴(kuò)散節(jié)點(diǎn)FD。放大晶體管 123經(jīng)由選擇晶體管124連接至信號(hào)線LSGN,并與像素部分外的 恒定電流源構(gòu)成源4及3艮隨器。通過(guò)選擇控制線LSEL將地址信號(hào)提供給選擇晶體管124的柵 極。當(dāng)選擇晶體管124導(dǎo)通時(shí)，放大晶體管123放大浮置擴(kuò)散節(jié)點(diǎn) FD的電位，并將對(duì)應(yīng)于該電位的電壓輸出至信號(hào)線LSGN。通過(guò)信
號(hào)線LSGN,將從每個(gè)像素輸出的電壓輸出至像素輸出數(shù)據(jù)并-串處 理單元105。例如，因?yàn)橐孕袨閱挝贿B接傳送晶體管122、選l奪晶體管124 和復(fù)位晶體管125的柵極，所以為一行的每個(gè)像素同時(shí)執(zhí)行這些操 作。以像素陣列的每行為單位對(duì)在像素陣列單元101中進(jìn)行配線的 復(fù)位控制線LRST、傳送控制線LTX和選擇控制線LSEL進(jìn)行配線 作為一組。通過(guò)像素驅(qū)動(dòng)單元104驅(qū)動(dòng)復(fù)位控制線LRST、傳送控制線LTX 和選擇控制線LSEL。地址編碼器102具有對(duì)象4亍選4奪電3各(未示出)，用于響應(yīng)于 傳感器控制單元107的地址控制信號(hào)S102選擇將被控制的像素陣 列的行，并選擇將被控制的行方向上的像素電路101A。像素驅(qū)動(dòng)脈沖生成電鴻"03具有存儲(chǔ)器(存儲(chǔ))電路和定時(shí)控 制電路(未示出)。7像素驅(qū)動(dòng)^永沖生成電^各103響應(yīng)于傳感器控制單元107的控制 信號(hào)S103生成像素陣列每一行的驅(qū)動(dòng)脈沖，并將生成的驅(qū)動(dòng)脈沖 車(chē)#出至1象素驅(qū)動(dòng)單元104。稍后將詳細(xì)描述像素驅(qū)動(dòng)脈沖生成電路103。通過(guò)電平轉(zhuǎn)換器組(驅(qū)動(dòng)器組)1041和控制邏輯電路組1042 構(gòu)成^f象素驅(qū)動(dòng)單元104，其中，電平轉(zhuǎn)換器組(驅(qū)動(dòng)器組)1041包 括作為與復(fù)位控制線LRST、傳送控制線LTX和選^^控制線LSEL 每 一 條均連接的控制線的驅(qū)動(dòng)器的多個(gè)電平轉(zhuǎn)換器，以及控制邏輯 電路組1042用于控制電平轉(zhuǎn)換器組1041的每個(gè)電平轉(zhuǎn)換器LS的 驅(qū)動(dòng)。在電平轉(zhuǎn)換器組1041中，為像素陣列的每一行配置分別與復(fù) 位控制線LRST、傳送控制線LTX和選擇控制線LSEL連接的三個(gè) 電平轉(zhuǎn)換器LS1、 LS2和LS3。當(dāng)通過(guò)電源109經(jīng)由電源端TV6接通電源電壓VDD2時(shí)，接 通電平轉(zhuǎn)換器組(驅(qū)動(dòng)器組)1041,并且即使停止電源電壓VDD1 對(duì)諸如地址解碼器的其它元件的電源供給也保持運(yùn)轉(zhuǎn)狀態(tài)。在控制邏輯電路組1042中，配置用于控制電平轉(zhuǎn)換器組1041 的各個(gè)電平轉(zhuǎn)換器LS的輸入的多個(gè)或非門(mén)NR以對(duì)應(yīng)于各個(gè)電平 轉(zhuǎn)換器LS的陣列。各個(gè)或非門(mén)NR的輸出連接至作為對(duì)應(yīng)驅(qū)動(dòng)器的電平轉(zhuǎn)換器LS的輸入端。分別將第一個(gè)輸入端連接至像素驅(qū)動(dòng)"永沖生成電路103的驅(qū)動(dòng)脈沖的供給線，將第二輸入端共同連接至IC芯片112的 輸入端TIl。例如，通過(guò)控制器(未示出)向輸入端TI1 提供控制信號(hào)SCTL。當(dāng)提供高電平的控制信號(hào)SCTL時(shí)，至少可以使傳送控制線 LTX處于4氐電平而不管來(lái)自像素驅(qū)動(dòng)力永沖生成電路103的脈沖信號(hào) 如何，并且可以在電荷(信息)積累狀態(tài)下保持像素電路101A。在開(kāi)關(guān)110中，固定接點(diǎn)a連接至IC芯片112的電源端TV1、 TV3 、 TV4和TV5 ，啟動(dòng)接點(diǎn)b連接至電源108的正極和電源端TV2 ， 以及啟動(dòng)(actuating )接點(diǎn)c連接至電源108的負(fù)極和電源端TGI ~ TG6。
例如，開(kāi)關(guān)110響應(yīng)于通過(guò)未示出的控制器(或傳感器控制單元107 )的切換信號(hào)SW將固定接點(diǎn)a連接至啟動(dòng)接點(diǎn)b或c。具體地，向開(kāi)關(guān)110提供切換信號(hào)SW，使得在正常的總體操 作期間連接固定接點(diǎn)a和啟動(dòng)接點(diǎn)b。因此，經(jīng)由電源端TV1 ~ TV5, 通過(guò)電源108向IC芯片112的地址解碼器102、 -像素驅(qū)動(dòng)力永沖生成 電路103、像素驅(qū)動(dòng)單元104、像素輸出數(shù)據(jù)并-串處理單元105、 輸出電路單元106和傳感器控制單元107提供電源電壓VDD1。向開(kāi)關(guān)110提供切換信號(hào)SW，使得在像素陣列單元101中的 電荷累積期間連4妄固定4妾點(diǎn)a和啟動(dòng)4妄點(diǎn)c。因此，電源端TV1、 TV3、 TV4和TV5連孑妄至地電位，并停止通過(guò)電源108向IC芯片 112的地址解碼器102、〗象素驅(qū)動(dòng)脈沖生成電^各103、〗象素輸出凄丈據(jù) 并-串處理單元105、 l命出電^各單元106和傳感器控制單元107 4是供 電源電壓VDD1。在開(kāi)關(guān)lll中，固定4妄點(diǎn)a連4妾至IC芯片112的電源端TV7， 啟動(dòng)4妄點(diǎn)b連4妄至電源109的正才及和電源端TV6，以及啟動(dòng)4妄點(diǎn)c 連4妾至電源108的負(fù)才及。例如，開(kāi)關(guān)111響應(yīng)于通過(guò)未示出的控制器(或傳感器控制單 元107 )的切換信號(hào)SW連4妄固定4妄點(diǎn)a與啟動(dòng)4妄點(diǎn)b或c。具體地，向開(kāi)關(guān)111提供切換信號(hào)SW,使得在正常的總體操 作期間連接固定接點(diǎn)a和啟動(dòng)接點(diǎn)b。因此，經(jīng)由電源端TV6和TV7， 通過(guò)電源109向像素驅(qū)動(dòng)單元104中的電平轉(zhuǎn)換器組1041和IC芯 片112的像素陣列單元101的各條電源線LVDD提供電源電壓 VDD2。
向開(kāi)關(guān)111才是供切換信號(hào)SW,使得在像素陣列單元101的電 荷累積期間連接固定接點(diǎn)a和啟動(dòng)接點(diǎn)c。因此，電源端TV7連接 至地電位，并停止通過(guò)電源109向IC芯片112的^f象素陣列單元101 的各條電源線提供電源電壓VDD2，并將像素陣列單元101的各條 電源線LVDD保持為地電位。<象素輸出凄史據(jù)并-串處理單元105經(jīng)由信號(hào)線LSGN從相同列 的像素電路101A逐像素地讀出圖像數(shù)據(jù)(電壓信號(hào))，并將讀^^數(shù) 據(jù)輸出至輸出電3各單元106。輸出電路單元106對(duì)從像素輸出數(shù)據(jù)并-串處理單元105輸入的 圖<象數(shù)據(jù)應(yīng)用諸如》文大的處理，并將圖i象凄t據(jù)輸出至IC芯片112 6勺夕卜吾卩。(像素驅(qū)動(dòng)脈沖生成電3各的第一結(jié)構(gòu)實(shí)例)。隨后將詳細(xì)描述〗象素驅(qū)動(dòng)力永沖生成電^各103的第一結(jié)構(gòu)實(shí)例。圖2是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的第一結(jié)構(gòu) 實(shí)例的框圖。圖3是根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的詳細(xì) 電路圖。為了簡(jiǎn)化描述，在圖2和圖3中，例如，l又示出了對(duì)應(yīng)于圖l 中第 一行的像素配置所對(duì)應(yīng)的部分，并且僅描述該部分。如圖2所示，像素驅(qū)動(dòng)脈沖生成電路103包括存儲(chǔ)器(存儲(chǔ)) 電路1031和定時(shí)控制電路1032。定時(shí)控制電路1032對(duì)應(yīng)于本發(fā)明 實(shí)施例的控制電^各。如圖2所示，地址解碼器102具有對(duì)象行選擇電路(未示出)， 用于響應(yīng)于地址控制信號(hào)S102選才奪將^皮控制的"f象素陣列，并通過(guò)將被控制的每個(gè)像素配置行將地址選擇信號(hào)AD輸出至存儲(chǔ)器電路 1031。存^f諸器電^各1031響應(yīng)于/人地址解碼器102輸入的地址選4奪信 號(hào)AD和/人傳感器控制單元107輸入的存儲(chǔ)控制信號(hào)S1031,存4諸 將通過(guò)由地址解碼器102選擇的像素陣列的各個(gè)像素電路101A執(zhí) 行的操作信息，并將表示存儲(chǔ)狀態(tài)的信號(hào)S10311或S10312輸出至 定時(shí)控制電^各1032。從存儲(chǔ)器電^各1031將輸入表示存儲(chǔ)狀態(tài)的信號(hào)S10311或 S10312輸出至定時(shí)控制電路1032。此夕卜，定時(shí)控制電路1032響應(yīng) 于來(lái)自傳感器控制單元107的定時(shí)控制信號(hào)S1032，生成用于控制 由地址解碼器102選擇的行的像素電路101A的復(fù)位控制信號(hào)RST、 傳送控制信號(hào)Tx、選擇控制信號(hào)SEL,并將信號(hào)輸出至像素驅(qū)動(dòng)單 元104。定時(shí)控制電3各1032基于由存儲(chǔ)電路1031輸出的信號(hào)S10311, 同時(shí)生成高電平復(fù)位控制信號(hào)RST和傳送控制信號(hào)Tx，并且將像 素電路101A的傳送晶體管122和復(fù)位晶體管125切換為導(dǎo)通，以 執(zhí)行用于經(jīng)由選4奪晶體管124將殘留在光電二極管121中的電荷釋 放到像素電路101A外部的執(zhí)行電子快門(mén)處理(電荷釋》丈操作)。為了簡(jiǎn)化描述，由定時(shí)控制電路1032輸出的各個(gè)信號(hào)的名稱(chēng) 與由像素驅(qū)動(dòng)電路104輸出的各個(gè)信號(hào)的名稱(chēng)(復(fù)位控制信號(hào)RST、 傳送控制信號(hào)Tx和選擇控制信號(hào)SEL ) —致。下文，參照?qǐng)D3描述存儲(chǔ)器電路1031的連接模式。存儲(chǔ)器電路1031包括第一存儲(chǔ)器(存儲(chǔ))電路10311、第二存 儲(chǔ)器(存儲(chǔ))電路10312、與門(mén)10313和與門(mén)10314。 存儲(chǔ)器電路10311包括i殳置端Sl、復(fù)位端Rl和輸出端Ql。 分別將f殳置端Sl連4妄至與門(mén)10313的IIT出端，將復(fù)位端Rl經(jīng)由節(jié) 點(diǎn)ND1連接至信號(hào)線LSLR，以及將輸出端Ql連接至節(jié)點(diǎn)ND2。當(dāng)將高電平信號(hào)輸入至設(shè)置端Sl時(shí)，存儲(chǔ)器電^各10311保持 狀態(tài)直到高電平信號(hào)輸入至復(fù)位端Rl，并將高電平信號(hào)輸出至輸 出端Ql。當(dāng)存儲(chǔ)器電路10311保持(存儲(chǔ))高電平(邏輯值是1 )的狀 態(tài)時(shí)，這表示同時(shí)將圖1所示像素電路101A的傳送晶體管122和 復(fù)位晶體管125切換為導(dǎo)通的電子快門(mén)處理。存儲(chǔ)器電^各10312包括i殳置端S2、復(fù)位端R2和輸出端Q2。 分別將設(shè)置端S2連接至與門(mén)10314的輸出端，將復(fù)位端R2經(jīng)由節(jié) 點(diǎn)ND3連接至信號(hào)線LSLR，以及將輸出端Q2連接至節(jié)點(diǎn)ND4。當(dāng)將高電平信號(hào)輸入至設(shè)置端S2時(shí)，存儲(chǔ)器電路10312保持 狀態(tài)直到高電平信號(hào)輸入至復(fù)位端R2，并將高電平信號(hào)輸出至輸 出端Q2。當(dāng)存儲(chǔ)器電路10312保持高電平(邏輯值是l)的狀態(tài)時(shí)，這 表示傳送晶體管122、選擇晶體管124和復(fù)位晶體管125被控制， 并從像素電路101A讀取像素?cái)?shù)據(jù)。注意，例如，上述各個(gè)存儲(chǔ)器電路10311和10312可以是觸發(fā) 器，也可以是鎖存電路等，只要能夠提供存儲(chǔ)功能即可，電路不限 于本實(shí)施例中的電路。
對(duì)于與門(mén)10313，分別將其第一輸入端經(jīng)由節(jié)點(diǎn)ND5連接至地 址解碼器102,將第二輸入端經(jīng)由節(jié)點(diǎn)ND6連4妄至信號(hào)線LSLS， 以及將輸出端連接至存儲(chǔ)器電路10311的設(shè)置端S2。對(duì)于與門(mén)10314，分別將其第一輸入端經(jīng)由節(jié)點(diǎn)ND5連接至地 址解碼器102,將第二輸入端經(jīng)由節(jié)點(diǎn)ND7連4妄至信號(hào)線LRLS, 以及將輸出端連接至存儲(chǔ)器電路10312的設(shè)置端S2。隨后，描述定時(shí)控制器1032的連接模式。定時(shí)控制器1032包4舌與門(mén)10321- 10325以及或門(mén)10326和 10327。對(duì)于與門(mén)10321，分別將其第一輸入端經(jīng)由節(jié)點(diǎn)ND8連接至信 號(hào)線LRT,將第二輸入端連接至節(jié)點(diǎn)ND4，以及將輸出端連接至或門(mén)10326的第二iir入端。對(duì)于與門(mén)10322，分別將其第一輸入端經(jīng)由節(jié)點(diǎn)ND9連4妾至信 號(hào)線LRR，將第二輸入端連接至節(jié)點(diǎn)ND10,以及將輸出端連接至 或門(mén)10327的第二輸入端。對(duì)于與門(mén)10323，分別將其第一輸入端經(jīng)由節(jié)點(diǎn)ND11連4妄至 信號(hào)線LRS,將第二輸入端連接至節(jié)點(diǎn)NDIO，以及將輸出端連接 至選擇控制線LSEL。對(duì)于與門(mén)10324,分別將第一輸入端經(jīng)由節(jié)點(diǎn)ND12連接至信 號(hào)線LST，將第二輸入端連接至節(jié)點(diǎn)ND2，以及將輸出端連接至或 門(mén)10326的第 一輸入端。對(duì)于與門(mén)10325,分別將第一輸入端經(jīng)由節(jié)點(diǎn)ND13連接至信 號(hào)線LSR，將第二輸入端連接至節(jié)點(diǎn)ND2，以及將輸出端連接至或 門(mén)10327的第 一輸入端。為了簡(jiǎn)化描述，通過(guò)其提供定時(shí)控制電路1032的輸出信號(hào)的 各條信號(hào)線的名稱(chēng)與通過(guò)其提供像素驅(qū)動(dòng)電路104的輸出信號(hào)的各 條信號(hào)線的名稱(chēng)(復(fù)位控制線LRST、傳送控制線LTx和選擇控制 線LSEL) —致。對(duì)于或門(mén)10326，分別將其第一輸入端連4妻至與門(mén)10324的輸 出端，將第二輸入端連4妻至與門(mén)10321的l俞出端，以及將輸出端連 接至傳送控制線LTx。對(duì)于或門(mén)10327，分別將第一輸入端連接至與門(mén)10325的輸出 端，將第二輸入端連接至與門(mén)10322的輸出端，以及將輸出端連接 至復(fù)位控制線LRST。如圖3所示，經(jīng)由節(jié)點(diǎn)ND2和ND4相互連4妾存^f諸器電^各1031 和定時(shí)控制電^各1032。隨后，適當(dāng)時(shí)參照?qǐng)D1、圖3和圖4通過(guò)集中于存儲(chǔ)器電路1031 和定時(shí)控制電^各1032來(lái)描述CMOS圖^象傳感器100的才喿作。圖4是采用根據(jù)本結(jié)構(gòu)實(shí)例的像素驅(qū)動(dòng)脈沖生成電路的CMOS 圖像傳感器的時(shí)序圖。圖4中(l)的Hsync表示一個(gè)水平時(shí)間周期，圖4中的(2) ~ (5 )表示將被提供給構(gòu)成圖3中存儲(chǔ)器電^各1031的信號(hào)線LRLR、 LRLS、 LSLR、 LSLS的存儲(chǔ)控制信號(hào)RLR、 RLS、 SLR和SLS (圖 2中的存儲(chǔ)控制信號(hào)S1031)，以及圖4中的(6) ~ (10)表示將 一皮提供給構(gòu)成圖3中定時(shí)控制電^各1032的信號(hào)線LRS、LRR、LRT、 LSR和LST的定時(shí)控制信號(hào)RS、 RR、 RT、 SR和ST(圖2中的定 時(shí)控制信號(hào)1032)。在圖4( 1 )中所示的一個(gè)水平時(shí)間周期內(nèi)，在正常才乘作時(shí)間內(nèi)， 開(kāi)關(guān)110通過(guò)切換j言號(hào)SW(未示出)連4妻固定4姿點(diǎn)a和啟動(dòng)4妄點(diǎn)b (參見(jiàn)圖1)。因此，經(jīng)由電源端TV1 TV5，通過(guò)電源108向IC 芯片112的地址解碼器102、像素驅(qū)動(dòng)脈沖生成電路103、像素驅(qū) 動(dòng)單元104、像素輸出數(shù)據(jù)并-串處理單元105、輸出電路單元106 和傳感器控制單元107提供電源電壓VDD1。類(lèi)似地，開(kāi)關(guān)111通過(guò)切換信號(hào)SW (未示出)連接固定接點(diǎn) a和啟動(dòng)接點(diǎn)b (參見(jiàn)圖1 )。因此，經(jīng)由電源端TV6和TV7，通過(guò) 電源109向IC芯片112中的^象素驅(qū)動(dòng)單元104內(nèi)的電平轉(zhuǎn)才灸器組 1041和像素陣列單元101的各條電源線LVDD提供電源電壓 VDD2。在這種狀態(tài)下，傳感器控制單元107生成用于指定將被訪問(wèn)的 ^象素配置^f于的地址，并將生成的地址發(fā)送到地址解碼器102作為地 址控制信號(hào)S102。隨后，地址解碼器102將^f吏對(duì)應(yīng)于指定^^素^f亍的 輸出變得有效(active)的地址選擇信號(hào)AD輸出至存儲(chǔ)電路1031 (參見(jiàn)圖1和圖3)。通過(guò)高電平存儲(chǔ)控制信號(hào)RLR (圖4中的(2))，存儲(chǔ)器電路 10312將輸入至復(fù)位端R2的存儲(chǔ)內(nèi)容進(jìn)行復(fù)位(例如，邏輯值變 為0的^f氐電平)。此后，將高電平存儲(chǔ)控制信號(hào)RLS (圖4中的(3 ))輸入至與 門(mén)10314的第二輸入端，并將高電平地址選4奪信號(hào)AD輸入至第一 輸入端。結(jié)果，與門(mén)10314的輸出變?yōu)楦唠娖?。存^f諸器電^各10312
通過(guò)輸入至設(shè)置端S2的高電平信號(hào)存儲(chǔ)有效狀態(tài)(例如，邏輯值 變?yōu)閘的高電平)，并將存儲(chǔ)狀態(tài)輸出至輸出端Q2。在該時(shí)間段內(nèi)，指定像素行中的像素電路101A的傳送晶體管 122、復(fù)位晶體管125和選擇晶體管124處于截止?fàn)顟B(tài)，因此，光 電二極管121將入射光轉(zhuǎn)換為電荷，并在時(shí)間段tl內(nèi)累積電荷。在完成電荷累積之后(時(shí)間段tl)，處于有效狀態(tài)的存儲(chǔ)器電 路10312的輸出4皮輸入至與門(mén)10322和10323的第二專(zhuān)俞入端，在時(shí) 間段t2內(nèi)將高電平定時(shí)控制信號(hào)RS (圖4中的(6))輸入至與門(mén) 10323的第一輸入端，并在時(shí)間段t3內(nèi)將高電平定時(shí)控制信號(hào)RR (圖4中的(7 ) )l餘入至與門(mén)10322的第一l命入端。結(jié)果，與門(mén)10322 和10323的llr出;^變?yōu)楦唠娖?。將由與門(mén)10322輸出的高電平信號(hào)輸入至或門(mén)10327的第二輸 入端，從而或門(mén)10327的輸出變?yōu)楦唠娖?。定時(shí)控制電路1032在直到完成電子快門(mén)處理的時(shí)間段(時(shí)間 段t2)內(nèi)輸出高電平選擇控制信號(hào)SEL,并在時(shí)間段t3內(nèi)輸出高電 平復(fù)位控制信號(hào)RST。通過(guò)這種操作，復(fù)位浮置擴(kuò)散節(jié)點(diǎn)FD的電位被復(fù)位至控制線 LRST的電位(圖1 )。在復(fù)位浮置擴(kuò)散節(jié)點(diǎn)FD的電位之后，將高電平存儲(chǔ)控制信號(hào) SLR輸入至復(fù)位端R1 (圖4中的(4))，并且存儲(chǔ)器電^各10311復(fù) 位存儲(chǔ)狀態(tài)。向與門(mén)10313的第一1俞入端$俞入高電平;也址選擇4言號(hào)AD，并 在時(shí)間段t4內(nèi)向第二輸入端輸入高電平存儲(chǔ)控制信號(hào)SLS(圖4中 的(5))。因此，與門(mén)10313的l餘出變?yōu)楦唠娖健?br> 通過(guò)輸入至設(shè)置端Sl的高電平信號(hào)，存^f諸器電路10311在直 到完成電子快門(mén)處理的時(shí)間4殳(時(shí)間4殳t4)內(nèi)存儲(chǔ)有效狀態(tài)，并將 存儲(chǔ)狀態(tài)輸出至輸出端Ql。隨后，在時(shí)間段t5內(nèi)向與門(mén)10321的第一輸入端輸入高電平定 時(shí)控制信號(hào)RT (圖4中的(8 )),并向第二輸入端輸入處于有效狀 態(tài)的存儲(chǔ)電路10312的輸出，從而與門(mén)10321的輸出變?yōu)楦唠娖?。向或門(mén)10326的第二輸入端輸入由與門(mén)103211#出的高電平4言 號(hào)，并且定時(shí)控制電路1032在時(shí)間段t5內(nèi)輸出高電平傳送控制信 T Tx。因此，將與由地址解碼器102指定的像素行相對(duì)應(yīng)的像素電路 101A的光電二極管121中累積的電荷傳送至浮置擴(kuò)散節(jié)點(diǎn)FD。放大晶體管123放大對(duì)應(yīng)于電荷量的浮置擴(kuò)散節(jié)點(diǎn)FD的電位。此時(shí)，由于選擇晶體管124處于導(dǎo)通狀態(tài)，所以將來(lái)自像素電 路101A的圖像數(shù)據(jù)(電壓信號(hào))的輸出由每行經(jīng)由信號(hào)線LSGN 傳送至像素輸出數(shù)據(jù)并-串處理單元105。隨后，沖丸行電子快門(mén)處理。在時(shí)間l殳t6內(nèi)向與門(mén)10325的第一 輸入端輸入高電平定時(shí)控制信號(hào)SR (圖4中的(9))，在時(shí)間l殳t6 內(nèi)向與門(mén)10324的第一輸入端輸入高電平定時(shí)控制信號(hào)ST (圖4 中的(10))。此外，向兩個(gè)與門(mén)的第二輸入端共同輸入處于有效狀態(tài)的存儲(chǔ) 電路10311的輸出，因此，兩個(gè)與門(mén)的輸出變?yōu)楦唠娖?。分別向或門(mén)10326的第 一輸入端輸入由與門(mén)10324輸出的高電 平信號(hào)，并向或門(mén)10327的第一輸入端輸入由與門(mén)10325輸出的高
電平信號(hào)，且定時(shí)控制電路1032在時(shí)間段t6內(nèi)輸出高電平傳送控 制信號(hào)Tx和復(fù)位控制信號(hào)RST (圖4中的(12 ))。因此，經(jīng)由信號(hào)線LSGN從像素電路101A釋放殘留在光電二 極管121中的全部電荷，并完成電子快門(mén)處理。在電子快門(mén)處理完成之后，從像素輸出數(shù)據(jù)并-串處理單元105 輸出每個(gè)像素的圖像數(shù)據(jù)，并通過(guò)輸出電路單元106將圖像數(shù)據(jù)輸 出到芯片的外部。因此，完成一個(gè)水平時(shí)間周期l喿作。如上所述，在本實(shí)施例中，存儲(chǔ)器電i 各1031具有第一存^f諸器 電路10311和第二存儲(chǔ)器電路10312，并且如圖4中的(11 )和(12) 所示，第一存儲(chǔ)器電^各10311保持存儲(chǔ)狀態(tài)直到完成電子快門(mén)處理。 因此，即使在諸如像素驅(qū)動(dòng)脈沖電路的電路中發(fā)生電壓變化，也具 有可以避免諸如由存儲(chǔ)器電路1031 (存儲(chǔ)器電路10311)的重寫(xiě)所 引起的故障的風(fēng)險(xiǎn)的優(yōu),泉。在本實(shí)施例中，像素驅(qū)動(dòng)脈沖生成電路103中的定時(shí)控制電路 1032控制像素陣列，因此，具有可以通過(guò)簡(jiǎn)單的電路改變來(lái)實(shí)現(xiàn)電 子快門(mén)處理而用不增加電^各面積的伊0點(diǎn)。在本實(shí)施例中，為了減少在整個(gè)芯片中引起的漏電流，提供下 列功能。如圖1所示，當(dāng)以高電平將控制信號(hào)SCTL提供給輸入端TI1 時(shí)，至少可以在^象素驅(qū)動(dòng)單元104中使傳送控制線LTx為^f氐電平而 不管來(lái)自像素驅(qū)動(dòng)脈沖生成電路103的脈沖信號(hào)，并且可以將4象素 電路101A固定為電荷(信號(hào))累積狀態(tài)。
此時(shí)，如上所述，在像素陣列單元101中的電荷累積時(shí)間段tl內(nèi)(參見(jiàn)圖4)，向開(kāi)關(guān)110提供切換信號(hào)SW,使得在像素陣列單 元IOI中的電荷累積時(shí)間段內(nèi)連接固定接點(diǎn)a和啟動(dòng)接點(diǎn)b。因此， 電源端TV1、 TV3、 TV4和TV5連接至地電位，并停止通過(guò)電源 108向IC芯片112的:l也址解碼器102、 4象素驅(qū)動(dòng)月永沖生成電3各103、 像素輸出數(shù)據(jù)并-串處理單元105、輸出電^各單元106和傳感器控制 單元107提供電源電壓VDD1。類(lèi)似;也，向開(kāi)關(guān)111才是供切換^言號(hào)SW，以連4妾固定4妄點(diǎn)a和 啟動(dòng)接點(diǎn)b。因此，電源端TV7連4妻至地電位，并停止通過(guò)電源109 向IC芯片112的像素陣列單元101的各條電源線提供電源電壓 VDD2,并將像素陣列單元101的各條電源線LVDD保持為地電位。以這種方式，即使停止了向除像素驅(qū)動(dòng)單元104之外的電路的 電源供應(yīng)，像素也可以保持累積狀態(tài)。在電荷累積之后，可以將開(kāi)關(guān)110和111的固定接點(diǎn)a切換至 啟動(dòng)接點(diǎn)b,以執(zhí)行上述CMOS圖像傳感器100的操作。即使以這種方式，在本實(shí)施例中，可以執(zhí)行上述電子快門(mén)處理， 并且在整個(gè)芯片中引起的漏電流可以被減少至僅為4象素驅(qū)動(dòng)電路 104的部分。(像素驅(qū)動(dòng)脈沖生成電3各的第二結(jié)構(gòu)實(shí)例)隨后，詳細(xì)描述^象素驅(qū)動(dòng)"永沖生成電^各103的第二結(jié)構(gòu)實(shí)例。圖5是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電^各的第二結(jié)構(gòu) 實(shí)例的框圖。圖6是圖5所示像素驅(qū)動(dòng)脈沖生成電路的詳細(xì)電路圖。
圖7是采用根據(jù)本結(jié)構(gòu)實(shí)例的像素驅(qū)動(dòng)脈沖生成電路的CMOS圖像 傳感器的時(shí)序圖。為了簡(jiǎn)化描述，在圖5和6中，例如，4又示出對(duì)應(yīng)于圖1中的 第一行的^f象素配置的部分，并且^f又描述所示出的部分。配置第二結(jié)構(gòu)實(shí)例，使得地址解碼器102具有對(duì)象行選擇電路 (未示出)，但是配置該結(jié)構(gòu)實(shí)例使得不管對(duì)象行選擇電路是否存 在，都可以執(zhí)行電子快門(mén)處理。本結(jié)構(gòu)實(shí)例和第一結(jié)構(gòu)實(shí)例之間的具體差別是如圖5所示， 地址解碼器102不包括對(duì)象行選擇電路，行選擇控制信號(hào)ASE輸入 至像素驅(qū)動(dòng)脈沖生成電路103a的存儲(chǔ)器電^各1031a,并且如6所示， ^殳置或門(mén)10315和提供有4亍選擇控制信號(hào)ASE的信號(hào)線LASE。配置^象素驅(qū)動(dòng)月永沖生成電^各103,佳J尋在或門(mén)10315中，如圖 6所示，分別將第一專(zhuān)lT入端經(jīng)由節(jié)點(diǎn)ND14連4妄至4言號(hào)線LASE， 將第二輸入端連接至地址解碼器102，并將輸出端連接至節(jié)點(diǎn) ND5a?；蜷T(mén)10315對(duì)應(yīng)于本發(fā)明的邏輯電^^。在該結(jié)構(gòu)實(shí)例中，如圖7中(10)和(11)所示，在直到結(jié)束 用于將被選擇的像素配置行的電子快門(mén)處理的時(shí)間段內(nèi)，即，在等 于存儲(chǔ)控制信號(hào)SLS的時(shí)間段的時(shí)間段t4內(nèi)，傳感器控制單元107 將高電平行選擇控制信號(hào)ASE提供給信號(hào)線LASE 。在該時(shí)間段內(nèi)， 由于向或門(mén)10315的第一輸入端輸入高電平行選擇控制信號(hào)ASE， 所以盡管沒(méi)有向第二輸入端輸入地址選擇信號(hào)AD,但或門(mén)10315 仍輸出高電平信號(hào)，并使存儲(chǔ)器電路10311存儲(chǔ)用于執(zhí)行電子快門(mén) 處理的信息。因此，像素驅(qū)動(dòng)脈沖生成電路103可以在選擇將進(jìn)行電子快門(mén) 處理的像素配置的同時(shí)，對(duì)所選像素配置的像素電路IOIA執(zhí)行電 子快門(mén)處理。如上所述，同樣在該結(jié)構(gòu)實(shí)例中，如圖7中的(12)和(13 ) 所示，第 一存儲(chǔ)器電路10311保持存儲(chǔ)狀態(tài)直到電子快門(mén)處理結(jié)束， 從而具有可以避免諸如由存儲(chǔ)器電路1031a的重寫(xiě)所引起的故障的 風(fēng)險(xiǎn)的優(yōu)點(diǎn)。此外，在該結(jié)構(gòu)實(shí)例中，具有可以通過(guò)簡(jiǎn)單的電路改變實(shí)現(xiàn)電 子快門(mén)處理而不用增加電路面積的優(yōu)點(diǎn)。此外，當(dāng)需要不僅在電子快門(mén)處理時(shí)而且在全域快門(mén)時(shí)確實(shí)保 持存儲(chǔ)器電路1031a的存儲(chǔ)狀態(tài)時(shí)，該結(jié)構(gòu)實(shí)例是更優(yōu)選的。(像素驅(qū)動(dòng)脈沖生成電^各第三結(jié)構(gòu)實(shí)例)隨后，詳細(xì)描述像素驅(qū)動(dòng)脈沖生成電路103的第三結(jié)構(gòu)實(shí)例。圖8是示出根據(jù)本實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路的第三結(jié)構(gòu) 實(shí)例的框圖。圖9是圖8中的像素驅(qū)動(dòng)脈沖生成電路的詳細(xì)電路圖。 圖IO是釆用才艮據(jù)該結(jié)構(gòu)實(shí)例的像素驅(qū)動(dòng)脈沖生成電路的CMOS圖 像傳感器的時(shí)序圖。為了簡(jiǎn)化描述，在圖8和9中，例如，^f又示出了對(duì)應(yīng)于圖l中 第一行的像素配置的部分，并且僅描述所示出的部分。類(lèi)似于第二結(jié)構(gòu)實(shí)例，在本結(jié)構(gòu)實(shí)例中，可以^U亍電子快門(mén)處 理而不管只于象^亍選4奪電^各是否存在。然而，或門(mén)10315和4是供有4亍 選^^控制信號(hào)ASE的信號(hào)線LASE的配置是不同的。 下文，^又描述第一和第二結(jié)構(gòu)實(shí)例之間的差別。如圖8所示，在該結(jié)構(gòu)實(shí)例中，向^f象素驅(qū)動(dòng)脈沖生成電^^103b 的定時(shí)控制電路1032a輸入行選擇控制信號(hào)ASE。如圖9所示，在 定時(shí)控制電路1032a中配置或門(mén)10315a和信號(hào)線LASE。在或門(mén)10315a中，分別將第一輸入端經(jīng)由節(jié)點(diǎn)ND14連接至 信號(hào)線LASE，將第二輸入端連4妄至存儲(chǔ)器電3各10311a的輸出端 Ql，并將輸出端連4妄至節(jié)點(diǎn)ND2a。在該結(jié)構(gòu)實(shí)例中，如圖10中的(5)所示，提供將被提供給存 儲(chǔ)器電路10311a的存儲(chǔ)控制信號(hào)SLS作為脈沖信號(hào)。如圖10中的(6)所示，在結(jié)束用于將被選4奪的^象素配置行的 電子快門(mén)處理時(shí)，傳感器控制單元107在時(shí)間段t4內(nèi)將高電平行選 擇控制信號(hào)ASE提供給信號(hào)線LASE。在該結(jié)構(gòu)實(shí)例中，即使存儲(chǔ)器電^各10311a沒(méi)有存4諸電子快門(mén) 處理的操作信息直到結(jié)束電子快門(mén)處理，但在時(shí)間段t4內(nèi)將高電平 行選擇控制信號(hào)ASE提供給信號(hào)線LASE，并且或門(mén)10315a的輸 出變?yōu)楦唠娖?保持導(dǎo)通狀態(tài))，從而寺丸行用于所選〗象素配置行的 電子快門(mén)處理。如上所述，在該結(jié)構(gòu)實(shí)例中，如圖10中的(12)和(13)所 示，將高電平行選擇控制信號(hào)ASE提供給信號(hào)線LASE直到電子快 門(mén)處理結(jié)束，從而具有可以避免諸如由存儲(chǔ)器電路1031的重寫(xiě)所 引起的故障的風(fēng)險(xiǎn)的優(yōu)點(diǎn)。此外，在該結(jié)構(gòu)實(shí)例中，具有可以通過(guò)簡(jiǎn)單的電^各改變實(shí)現(xiàn)電 子快門(mén)處理而不增加電^各面積的優(yōu)點(diǎn)。
雖然沒(méi)有特別限制，但例如可以將根據(jù)各個(gè)實(shí)施例的CMOS 圖像傳感器配置為安裝列并列模數(shù)轉(zhuǎn)換器(下文簡(jiǎn)稱(chēng)為ADC)的 CMOS圖"f象傳感器?？梢詫⒕哂羞@種效果的圖像傳感器應(yīng)用作為數(shù)碼機(jī)或攝像機(jī) 的圖像拍攝裝置。圖11是示出應(yīng)用采用根據(jù)本發(fā)明實(shí)施例的像素驅(qū)動(dòng)電路的圖 像傳感器(圖像拍攝裝置)的相機(jī)系統(tǒng)的一個(gè)結(jié)構(gòu)實(shí)例的示圖。如圖11所示，相才幾系統(tǒng)200包括圖1象拍4最裝置210，對(duì)其可 以應(yīng)用采用根據(jù)實(shí)施例的像素驅(qū)動(dòng)脈沖生成電路103的CMOS圖像 傳感器(圖像拍攝裝置)100;光學(xué)系統(tǒng)，例如透鏡220，用于將入 射光引導(dǎo)(形成對(duì)象圖像)至圖像拍攝裝置210的像素區(qū)域，用于 才艮據(jù)入射光(圖^f象光)在成像表面上形成圖像；驅(qū)動(dòng)電^各(DRV) 230，用于驅(qū)動(dòng)圖像拍攝裝置210;以及信號(hào)處理電路(PRC) 240， 用于處理圖像拍才聶裝置210的輸出信號(hào)。驅(qū)動(dòng)電路230包括定時(shí)發(fā)生器(未示出)，用于生成包括用于 驅(qū)動(dòng)圖像拍攝裝置210中的電路的開(kāi)始脈沖或時(shí)鐘脈沖的各種定時(shí) 信號(hào)，并以預(yù)定的定時(shí)信號(hào)驅(qū)動(dòng)圖像拍攝裝置210。信號(hào)處理電路240對(duì)圖像拍攝裝置210的輸出信號(hào)應(yīng)用諸如 CDS (相關(guān)雙采樣)的信號(hào)處理。例如，在諸如存儲(chǔ)器的記錄介質(zhì)中記錄在信號(hào)處理電路240中 處理的圖像信號(hào)。記錄在記錄介質(zhì)中的圖像信息是通過(guò)打印機(jī)等的 硬拷貝。在信號(hào)處理電路240中被處理的圖像信號(hào)作為移動(dòng)圖像被 投影在由液晶顯示器等形成的監(jiān)控器上。
如上所述，根據(jù)本實(shí)施例，圖像傳感器包括多個(gè)像素電路， 每一個(gè)均包括用于將入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換電荷的光電 轉(zhuǎn)換單元，多個(gè)^f象素電^各以矩陣形式配置；地址解碼器102，用于 選擇將被控制的、配置在同一線上的像素電路；存儲(chǔ)器電路1031, 用于存儲(chǔ)將被由地址解碼器102選擇的像素電路所執(zhí)行的操作信 息；以及定時(shí)控制電路1032，用于根據(jù)存儲(chǔ)器電路1031的存儲(chǔ)狀 態(tài)控制通過(guò)地址解碼器102選擇的像素電路的操作。定時(shí)控制電路1032控制釋放殘留在每個(gè)像素電路的光電轉(zhuǎn)換 單元中的電荷的電荷釋放操作，并且存儲(chǔ)器電路1031保持存儲(chǔ)狀 態(tài)直到完成電荷釋放操作。因此，即使在諸如像素電路(地址解碼器、像素驅(qū)動(dòng)脈沖生成 電路和像素驅(qū)動(dòng)單元)等的電路中發(fā)生電壓變化等，也具有不^^義在 電子快門(mén)處理時(shí)而且在全域快門(mén)時(shí)避免諸如由存儲(chǔ)器電路的重寫(xiě) 所引起的故障的風(fēng)險(xiǎn)的優(yōu)點(diǎn)。此外，在本實(shí)施例中，像素驅(qū)動(dòng)脈沖生成電路中的定時(shí)控制電 路控制像素配置以執(zhí)行電子快門(mén)處理，因此，具有不僅可以減少電 路面積的增加，而且可以通過(guò)簡(jiǎn)單的電路改變實(shí)現(xiàn)電子快門(mén)處理的 優(yōu)點(diǎn)。此夕卜，在本實(shí)施例中，可以加強(qiáng)對(duì)電路壓降的4氐抗特性而不削 弱諸如電子快門(mén)處理的自由程度和面積減少的優(yōu)點(diǎn)，因此，提高了 釆用圖像拍攝裝置的相機(jī)系統(tǒng)的性能。根據(jù)本實(shí)施例，在長(zhǎng)時(shí)間累積時(shí)，可以抑制由CMOS圖像傳感 器上集成的電^各的泄漏所產(chǎn)生的熱量，并且可以抑制由熱量產(chǎn)生所 引起的暗電流生成，即，圖^f象質(zhì)量的劣^f匕。
與使用 一般的基板偏置效果的泄漏抑制技術(shù)相比，本發(fā)明可以 4又通過(guò)開(kāi)啟或關(guān)閉電源來(lái)應(yīng)用，因此，可以更容易i殳計(jì)芯片電^各結(jié) 構(gòu)和系鄉(xiāng)充結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員應(yīng)該理解，根據(jù)設(shè)計(jì)要求和其它因素，可以 有多種修改、組合、再組合和改進(jìn)，均應(yīng)包含在本發(fā)明的權(quán)利要求 或等同物的范圍之內(nèi)。
權(quán)利要求
1. 一種像素驅(qū)動(dòng)電路，包括多個(gè)像素電路，每一個(gè)均包括光電轉(zhuǎn)換單元，所述光電轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換的電荷，所述多個(gè)所述像素電路以矩陣形式進(jìn)行配置；地址解碼器，用于選擇配置在同一線上將被控制的像素電路；存儲(chǔ)電路，用于存儲(chǔ)將被所述地址解碼器選擇的像素電路所執(zhí)行的操作信息；以及控制電路，用于根據(jù)所述存儲(chǔ)電路的存儲(chǔ)狀態(tài)來(lái)控制由所述地址解碼器選擇的像素電路的操作，其中，所述控制電路控制釋放在每個(gè)像素電路的所述光電轉(zhuǎn)換單元中殘留的電荷的電荷釋放操作，以及所述存儲(chǔ)電路保持所述存儲(chǔ)狀態(tài)直到完成所述電荷釋放操作。
2. 根據(jù)權(quán)利要求1所述的像素驅(qū)動(dòng)電路，其中，所述存儲(chǔ)電路包括第一存儲(chǔ)電路，用于存儲(chǔ)所述電荷釋放操作的信息，以及第二存儲(chǔ)電路，用于存儲(chǔ)除所述電荷釋放操作之外 的操作信息。
3. 根據(jù)權(quán)利要求2所述的像素驅(qū)動(dòng)電路，包括邏輯電路，用于使所述存儲(chǔ)電路存儲(chǔ)所述電荷釋放操作 的信息而不管所述地址解碼器的輸出。
4. 根據(jù)權(quán)利要求3所述的像素驅(qū)動(dòng)電路，其中，所述邏輯電路控制每個(gè)像素電路的所述電荷釋放操作直 到完成所述電荷釋放操作。
5. 根據(jù)權(quán)利要求2所述的像素驅(qū)動(dòng)電路，包括邏輯電路，用于使所述控制電路執(zhí)行所述電荷釋放操作 而不管所述第 一存儲(chǔ)電路的存儲(chǔ)狀態(tài)。
6. 根據(jù)權(quán)利要求5所述的像素驅(qū)動(dòng)電路，其中，所述邏輯電路控制每個(gè)像素電路的所述電荷釋放操作直 到完成所述電荷釋放操作。
7. —種像素驅(qū)動(dòng)電路，包括多個(gè)像素電路，每一個(gè)均包括光電轉(zhuǎn)換單元，所述光電 轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換的電荷，所述 多個(gè)所述j象素電^各以矩陣形式進(jìn)^f亍配置；地址解碼器，用于選擇配置在同一線上將被控制的像素 電路；存儲(chǔ)電路，用于存儲(chǔ)將被所述地址解碼器選擇的像素電 路所執(zhí)行的操作信息；以及控制電路，用于根據(jù)所述存儲(chǔ)電路的存儲(chǔ)狀態(tài)來(lái)控制由 所述地址解碼器選擇的像素電路的操作，其中，所述像素電路包括節(jié)點(diǎn)，向其提供通過(guò)所述光電轉(zhuǎn)換單元累積的電荷；電荷釋放單元，用于釋放所述節(jié)點(diǎn)的電荷；輸出單元，用于放大對(duì)應(yīng)于電荷量的所述節(jié)點(diǎn)的電 4立，并1#出經(jīng)過(guò)方文大的電4立，所述控制電^各控制所述電荷釋》文單元，以執(zhí)行用于釋i文 由所述光電轉(zhuǎn)換單元累積的電荷的電荷釋方文才喿作，以及所述存儲(chǔ)電路保持存儲(chǔ)狀態(tài)直到完成所述電荷釋放操作。
8. 根據(jù)權(quán)利要求7所述的像素驅(qū)動(dòng)電路，其中，所述存儲(chǔ)電路包括第一存儲(chǔ)電路，用于存儲(chǔ)所述電荷釋放操作的信 息，以及第二存儲(chǔ)電路，用于存儲(chǔ)除所述電荷釋放操作之外 的操作信息。
9. 根據(jù)權(quán)利要求8所述的像素驅(qū)動(dòng)電路，包括邏輯電路，用于使所述存儲(chǔ)電路存儲(chǔ)所述電荷釋放操作 的信息而不管所述地址解碼器的輸出。
10. 根據(jù)權(quán)利要求9所述的像素驅(qū)動(dòng)電路，其中，所述邏輯電路控 制每個(gè)像素電路的所述電荷釋放操作直到完成所述電荷釋放 操作。
11. 根據(jù)權(quán)利要求8所述的像素驅(qū)動(dòng)電路，包括邏輯電路，用于使所述控制電路執(zhí)行所述電荷釋放操作 而不管所述第 一 存儲(chǔ)電路的存儲(chǔ)狀態(tài)。
12. 根據(jù)權(quán)利要求11所述的像素驅(qū)動(dòng)電路，其中，所述邏輯電路控制每個(gè)像素電路的所述電荷釋^:操作直到完成所述電荷釋 放操作。
13. —種圖像拍攝裝置，包括多個(gè)像素電路，每一個(gè)均包括光電轉(zhuǎn)換單元，所述光電 轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換的電荷，所述 多個(gè)^象素電^各以矩陣形式進(jìn)行配置；像素驅(qū)動(dòng)電路，用于順序地選擇并控制像素電路；以及讀取單元，用于從被所述像素驅(qū)動(dòng)電路控制的像素電路 中讀取信號(hào)，其中，所述像素驅(qū)動(dòng)電路包括；地址解碼器，用于選擇配置在同一線上將^皮控制的 ^象素電^各；存儲(chǔ)電路，用于存儲(chǔ)將被所述地址解碼器選擇的像 素電路所執(zhí)行的操作信息；以及控制電路，用于^r艮據(jù)所述存儲(chǔ)電^^的存儲(chǔ)狀態(tài)控制由所述地址解碼器選擇的像素電路的操作；所述控制電路控制釋放在每個(gè)像素電路的所述光電轉(zhuǎn)換 單元中殘留的電荷的電荷釋》文操作；以及所述存儲(chǔ)電路保持所述存儲(chǔ)狀態(tài)直到完成所述電荷釋放操作。
14. 一種相機(jī)系統(tǒng)，包括圖像拍攝裝置；光學(xué)系統(tǒng)，用于將入射光引導(dǎo)至所述圖像拍攝裝置的成 4象區(qū)i或；以及 信號(hào)處理電路，用于處理由所述圖像拍攝裝置輸出的信 號(hào)，其中，所述圖像拍攝裝置包括多個(gè)像素電路，每一個(gè)均包括光電轉(zhuǎn)換單元，所述 光電轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換的 電荷，所述多個(gè)^f象素電路以矩陣形式進(jìn)行配置；像素驅(qū)動(dòng)電路，用于順序地選擇并控制所述像素電 路；以及讀取單元，用于從被所述像素驅(qū)動(dòng)電路控制的像素 電路中讀取信號(hào)，以及所述像素驅(qū)動(dòng)電路包括地址解碼器，用于選擇配置在同一線上將被控 制的像素電路；存儲(chǔ)電路，用于存^f渚將^皮所述地址解碼器選拷， 的像素電路所執(zhí)行的操作信息；以及控制電路，用于根據(jù)所述存儲(chǔ)電路的存儲(chǔ)狀態(tài) 控制由所述地址解碼器選擇的像素電路的操作，所述控制電路控制用于釋放在每個(gè)像素電路的所述 光電轉(zhuǎn)換單元中殘留的電荷的電荷釋放操作，以及所述存儲(chǔ)電路保持所述存儲(chǔ)狀態(tài)直到完成所述電荷 釋放操作。
全文摘要
本發(fā)明提供了像素驅(qū)動(dòng)電路、圖像拍攝電路和相機(jī)系統(tǒng)，其中，該像素驅(qū)動(dòng)電路包括多個(gè)像素電路，每一個(gè)均包括光電轉(zhuǎn)換單元，光電轉(zhuǎn)換單元用于將入射光轉(zhuǎn)換為電荷并累積所轉(zhuǎn)換的電荷，多個(gè)所述像素電路以矩陣形式進(jìn)行配置；地址解碼器，用于選擇配置在同一線上將被控制的像素電路；存儲(chǔ)電路，用于存儲(chǔ)將被地址解碼器選擇的像素電路所執(zhí)行的操作信息；以及控制電路，用于根據(jù)存儲(chǔ)電路的存儲(chǔ)狀態(tài)來(lái)控制由地址解碼器選擇的像素電路的操作?？刂齐娐房刂漆尫旁诿總€(gè)像素電路的光電轉(zhuǎn)換單元中保持的電荷的電荷釋放操作。存儲(chǔ)電路保持存儲(chǔ)狀態(tài)直到完成電荷釋放操作。即使執(zhí)行用于控制拍攝圖像時(shí)的曝光時(shí)間的電子快門(mén)處理，拍攝圖像的圖像質(zhì)量也不會(huì)降低。
文檔編號(hào)H04N5/357GK101399920SQ200810161459
公開(kāi)日2009年4月1日 申請(qǐng)日期2008年9月27日 優(yōu)先權(quán)日2007年9月28日
發(fā)明者宇井博貴, 小關(guān)賢, 藤田憲孝, 高宮健一 申請(qǐng)人:索尼株式會(huì)社