專利名稱：：無(wú)線通信的方法、裝置以及無(wú)線芯片組的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明有關(guān)于一種時(shí)分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)上鏈處理，具體來(lái)說(shuō)是關(guān)于一種無(wú)線通信的方法、裝置以及無(wú)線芯片組。
背景技術(shù)：
：曰寸分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)是新開(kāi)發(fā)出的第三代無(wú)線標(biāo)準(zhǔn)。TD-SCDMA也是第三代合作伙伴計(jì)劃(3rdGenerationPartnershipProject,3GPP)無(wú)線標(biāo)準(zhǔn)的一部分。3GPP是由多個(gè)通信機(jī)構(gòu)所建立的全球性合作項(xiàng)目，而這些通信機(jī)構(gòu)的任務(wù)是協(xié)助建立及履行全球可實(shí)施的3G電信系統(tǒng)規(guī)格，從而使得TD-SCDMA成為重要的3G應(yīng)用標(biāo)準(zhǔn)。TD-SCDMA以擴(kuò)頻技術(shù)為基礎(chǔ)并結(jié)合時(shí)分多址存取(TimeDivisionMultipleAccess,TDMA)與碼分多址存取(CodeDivisionMultipleAccess,CDMA)概念的技術(shù)。TD-SCDMA與其它3G標(biāo)準(zhǔn)(例如寬帶碼分多址存取(WidebandCodeDivisionMultipleAccess,W-CDMA))的差異在于使用分時(shí)多工(TimeDivisionDuplex,TDD)來(lái)代替分頻多工(FrequencyDivisionDuplex,TDD)。在其它方面，TDD分離向外與返回信號(hào)，以在半雙工傳輸鏈上仿效全雙工傳輸。在上鏈數(shù)據(jù)速度與下鏈數(shù)據(jù)速度不對(duì)稱的情況下，TDD比FDD具有更多的優(yōu)勢(shì)。請(qǐng)注意，其中上鏈指的是在由移動(dòng)裝置到基地臺(tái)方向上的數(shù)據(jù)通信，而下鏈指的是在由基地臺(tái)到移動(dòng)裝置方向上的數(shù)據(jù)通信o在一些通信中，在速度及帶寬要求方面上鏈與下鏈部分有相當(dāng)大的差異。例如，當(dāng)移動(dòng)裝置從網(wǎng)絡(luò)下載數(shù)據(jù)時(shí)，下鏈處理比上鏈處理需要明顯較多的信道帶寬。同樣地，當(dāng)移動(dòng)裝置上傳數(shù)據(jù)到網(wǎng)絡(luò)時(shí)，上鏈處理需要明顯較多的信道帶寬。相較于FDD方案，通過(guò)動(dòng)態(tài)地調(diào)整下鏈與上鏈處理所使用的時(shí)間槽(TimeSlots)數(shù)量，系統(tǒng)可更容易提供具有不同數(shù)據(jù)速率需求的傳輸流量給下鏈與上鏈。例如，當(dāng)上鏈數(shù)據(jù)量增加，則更多的帶寬可動(dòng)態(tài)地分配給上鏈處理。如上所述，TD-SCDMA使用TDMA與CDMA概念。TD-SCDMA標(biāo)準(zhǔn)的同步操作是指通過(guò)連續(xù)時(shí)序調(diào)整，使得上鏈信號(hào)在基地臺(tái)接收器上被同步化。
發(fā)明內(nèi)容為了解決無(wú)線通信中上鏈處理的技術(shù)問(wèn)題，本發(fā)明提供的加入填充比特的方法及裝置，且不需要計(jì)算填充比特?cái)?shù)量使得上鏈處理更為簡(jiǎn)單，高效。本發(fā)明提供一種無(wú)線通信方法，方法適用于實(shí)施無(wú)線幀均衡化且遵從通信標(biāo)準(zhǔn)的無(wú)線通信裝置中，其中，上述通信標(biāo)準(zhǔn)指定的傳輸時(shí)間間隔為T0*2N毫秒，TO表示預(yù)設(shè)時(shí)間間隔，N表示在由0至M的范圍中的任一整數(shù)，M表示正整數(shù)，方法包括將傳輸信道的信道編碼數(shù)據(jù)區(qū)塊儲(chǔ)存至存儲(chǔ)器中，其中，上述存儲(chǔ)器包括多個(gè)存儲(chǔ)行，且每一上述存儲(chǔ)行具有2M個(gè)比特；如果上述信道編碼數(shù)據(jù)區(qū)塊具有多個(gè)比特且上述多個(gè)比特不是2M的整數(shù)倍時(shí)，在上述信道編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述信道編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端；以及以多個(gè)相等大小的區(qū)段自上述存儲(chǔ)器讀取上述信道編碼數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特。本發(fā)明另提供一種無(wú)線通信方法，所述的方法包括以在每一傳輸時(shí)間間隔內(nèi)一個(gè)編碼數(shù)據(jù)區(qū)塊的速率來(lái)儲(chǔ)存編碼數(shù)據(jù)至一個(gè)存儲(chǔ)器，其中，上述傳輸時(shí)間間隔是選擇自一個(gè)預(yù)設(shè)數(shù)值組，上述存儲(chǔ)器包括多個(gè)存儲(chǔ)行，且每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的比特，上述預(yù)設(shè)數(shù)量的比特是根據(jù)上述預(yù)設(shè)數(shù)值組來(lái)決定；對(duì)于上述編碼數(shù)據(jù)區(qū)塊的末端非對(duì)應(yīng)于上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端的每一上述編碼數(shù)據(jù)區(qū)塊而言，在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端，使得上述最后存儲(chǔ)行由部分的上述編碼數(shù)據(jù)區(qū)塊與一個(gè)或多個(gè)填充比特所填滿；以及以一個(gè)或多個(gè)相等大小區(qū)段來(lái)讀取上述編碼數(shù)據(jù)區(qū)塊及上述多個(gè)填充比特。本發(fā)明另提供一種無(wú)線通信裝置，所述的裝置包括存儲(chǔ)器，包括多個(gè)存儲(chǔ)行，每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的多個(gè)比特；第一電路，用以將與無(wú)線傳輸鏈相關(guān)的傳輸信道的多個(gè)數(shù)據(jù)區(qū)塊儲(chǔ)存至上述存儲(chǔ)器，以及對(duì)于具有多個(gè)比特且上述多個(gè)比特的數(shù)量非上述預(yù)設(shè)數(shù)量的整數(shù)倍的每一上述數(shù)據(jù)區(qū)塊而言，上述第一電路在上述數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端；以及第二電路，以多個(gè)相等大小的區(qū)段自上述存儲(chǔ)器讀取上述數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特。本發(fā)明另提供一種無(wú)線芯片組，用以處理上鏈傳輸?shù)臄?shù)據(jù)，所述的無(wú)線芯片組包括傳輸時(shí)間間隔存儲(chǔ)器，包括多個(gè)存儲(chǔ)行，每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的多個(gè)比特；比特速率處理前端處理單元，對(duì)于每一有效傳輸信道而言，在每一傳輸時(shí)間間隔內(nèi)將一個(gè)編碼數(shù)據(jù)區(qū)塊儲(chǔ)存至上述傳輸時(shí)間間隔存儲(chǔ)器，且對(duì)于具有多個(gè)比特且上述多個(gè)比特的數(shù)量非上述預(yù)設(shè)數(shù)量的整數(shù)倍的每一上述編碼數(shù)據(jù)區(qū)塊而言，上述比特速率處理前端處理單元在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特，以填滿上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行；以及比特速率處理后端處理單元，以一個(gè)或多個(gè)相等大小的區(qū)段自上述傳輸時(shí)間間隔存儲(chǔ)器讀取每一上述編碼數(shù)據(jù)區(qū)塊以及相關(guān)的上述填充比特。本發(fā)明另提供一種無(wú)線通信裝置，所述的裝置包括存儲(chǔ)器，包括多個(gè)存儲(chǔ)行，每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的多個(gè)比特；第一電路，以每一傳輸時(shí)間間隔內(nèi)一個(gè)編碼數(shù)據(jù)區(qū)塊的速率來(lái)儲(chǔ)存編碼數(shù)據(jù)至上述存儲(chǔ)器，其中，上述傳輸時(shí)間間隔是選擇自預(yù)設(shè)數(shù)值組；儲(chǔ)存裝置，將多個(gè)填充比特儲(chǔ)存至上述存儲(chǔ)器，其中，對(duì)于上述編碼數(shù)據(jù)區(qū)塊的末端非對(duì)應(yīng)于上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端的每一上述編碼數(shù)據(jù)區(qū)塊而言，在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存上述多個(gè)填充比特至上述編碼數(shù)據(jù)區(qū)塊所占用的上述最后存儲(chǔ)行的末端，而不需計(jì)算上述多個(gè)填充比特的數(shù)量；以及第二電路，以一個(gè)或多個(gè)相等大小的區(qū)段自上述存儲(chǔ)器讀取上述編碼數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特。本發(fā)明的方面、系統(tǒng)、及方法的優(yōu)點(diǎn)包括下列的一個(gè)或多個(gè)。通過(guò)加入填充比特可執(zhí)行無(wú)線幀均衡化操作，以達(dá)到速率匹配而不需知道TTI值、以及消除根據(jù)TTI值來(lái)計(jì)算填充比特?cái)?shù)量的需求。硬件設(shè)計(jì)及認(rèn)證可簡(jiǎn)單化。比特速率處理器、芯片速率處理器、以及DSP軟件可共享幀存儲(chǔ)器，而不需使用仲裁器來(lái)仲裁對(duì)幀存儲(chǔ)器的存取，減少了芯片設(shè)計(jì)的復(fù)雜度。在相異時(shí)間槽期間，芯片速率處理器的配置以及傳輸數(shù)據(jù)的芯片速率處理所使用的規(guī)則，可通過(guò)使用時(shí)間槽配置欄位以及觸發(fā)FIFO來(lái)簡(jiǎn)單地調(diào)整。圖l表示芯片架構(gòu)的例子。圖2表示TD-SCDMA數(shù)據(jù)架構(gòu)的例子。圖3表示TD-SCDMA上鏈傳輸路徑的高階架構(gòu)例子。圖4表示部分的BRP后端處理。圖5A-圖5D表示部分TTI存儲(chǔ)器的示意圖。圖6表示TTI存儲(chǔ)器架構(gòu)的示意圖。圖7表示具有物理信道范例表的表單。圖8表示關(guān)于存儲(chǔ)器存取的相關(guān)技術(shù)解決例子。圖9及圖10表示介于ULBRP與ULCRP之間的介面示意圖。圖IIA及圖IIB表示TDSCDMA幀架構(gòu)的例子。圖12A及圖12B表示幀存儲(chǔ)器的區(qū)段的例子。圖13說(shuō)明使用時(shí)間槽配置欄位的芯片速率處理器的例子。圖14表示無(wú)線通信系統(tǒng)的例子。具體實(shí)施例方式在說(shuō)明書(shū)及權(quán)利要求書(shū)當(dāng)中使用了某些詞匯來(lái)稱呼特定的元件。本領(lǐng)域的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)元件。本說(shuō)明書(shū)及權(quán)利要求書(shū)并不以名稱的差異來(lái)作為區(qū)分元件的方式，而是以元件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在通篇說(shuō)明書(shū)及權(quán)利要求書(shū)當(dāng)中所提及的"包含"是開(kāi)放式的用語(yǔ)，故應(yīng)解釋成"包含但不限定于"。此外，"耦接"一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過(guò)其它裝置或連接手段間接地電氣連接到第二裝置。此說(shuō)明書(shū)敘述多種用于上鏈處理的方法及裝置，其實(shí)施TD-SCDMA且包括多種設(shè)計(jì)特征，可有助于有效、靈活以及有經(jīng)濟(jì)效益地履行TD-SCDMA標(biāo)準(zhǔn)。例如，如隨后將更詳細(xì)說(shuō)明，傳輸時(shí)間間隔(TransmissionTimeInterval,TTI)存儲(chǔ)器可以某種方式實(shí)施來(lái)促進(jìn)簡(jiǎn)單的比特配置，以達(dá)到速率匹配目的。介于比特速率處理與芯片速率處理之間的介面可以某種方式實(shí)施來(lái)使能比特速率處理器、芯片速率處理器以及軟件應(yīng)用，以共享幀存儲(chǔ)器而不需使用仲裁器來(lái)對(duì)幀存儲(chǔ)器的存取進(jìn)行仲裁處理。在決定芯片速率處理器與對(duì)應(yīng)演算系統(tǒng)如何配置給相異時(shí)間槽的傳送數(shù)據(jù)的芯片速率處理時(shí)，時(shí)間槽配置文件以及觸發(fā)型先進(jìn)先出存儲(chǔ)器(triggerfirst-in-first-outmemory)可用來(lái)提供靈活性。在本發(fā)明的一方面中，提供至少兩個(gè)寄存器群組，每一寄存器群組用來(lái)儲(chǔ)存時(shí)間槽配置參數(shù)組。儲(chǔ)存器用來(lái)儲(chǔ)存一序列的多個(gè)時(shí)間槽配置組標(biāo)識(shí)符，其中，每一時(shí)間槽配置組標(biāo)識(shí)符用來(lái)識(shí)別多個(gè)寄存器群組的其中一個(gè)，且每一時(shí)間槽配置組標(biāo)識(shí)符對(duì)應(yīng)一個(gè)時(shí)間槽。芯片速率處理單元用來(lái)在多個(gè)時(shí)間槽期間內(nèi)處理數(shù)據(jù)流，其中，在每一時(shí)間槽中，芯片速率處理單元根據(jù)儲(chǔ)存在寄存器群組內(nèi)且與對(duì)應(yīng)時(shí)間槽的時(shí)間槽配置組標(biāo)識(shí)符相關(guān)的時(shí)間槽配置參數(shù)組來(lái)配置。實(shí)施方式更包括一個(gè)或多個(gè)以下特征。芯片速率處理單元對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、擾亂、及結(jié)合中的一個(gè)，以準(zhǔn)備上鏈傳輸?shù)臄?shù)據(jù)。每一時(shí)間槽配置參數(shù)組包括擾亂編碼、擴(kuò)頻編碼、擾亂系數(shù)、以及功率控制數(shù)據(jù)中至少一個(gè)。芯片速率處理單元遵從碼分多址存取(CodeDivisionMultipleAccess,CDMA)、寬帶碼分多址存取(WidebandCodeDivisionMultipleAccess,W-CDMA)、以及時(shí)分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)中至少一個(gè)。至少一個(gè)寄存器群組包括5個(gè)寄存器群組，以儲(chǔ)存5個(gè)時(shí)間槽配置參數(shù)組，來(lái)配置芯片速率處理單元處理一個(gè)子幀的5個(gè)上鏈時(shí)間槽。每一寄存器群組在時(shí)鐘周期內(nèi)由芯片速率處理單元來(lái)存取。多個(gè)時(shí)間槽配置參數(shù)組順序儲(chǔ)存在上述儲(chǔ)存器，其中，此順序與多個(gè)時(shí)間槽配置參數(shù)組用來(lái)配置芯片速率處理單元所使用的順序相異。多路復(fù)用器用以多路傳輸來(lái)自寄存器群組的時(shí)間槽配置參數(shù)組，其中，多路復(fù)用器根據(jù)序列的時(shí)間槽配置組標(biāo)識(shí)符來(lái)選擇多個(gè)時(shí)間槽配置參數(shù)組中的一個(gè)，且傳送選擇的時(shí)間槽配置參數(shù)組至芯片速率處理單元。用來(lái)儲(chǔ)存序列的時(shí)間槽配置組標(biāo)識(shí)符的儲(chǔ)存器包括一個(gè)先進(jìn)先出隊(duì)列。數(shù)據(jù)處理器用以執(zhí)行軟件以將時(shí)間槽配置參數(shù)組寫入至寄存器群組。此軟件寫入與上述多個(gè)寄存器群組相關(guān)的觸發(fā)寄存器，且硬件移動(dòng)對(duì)應(yīng)觸發(fā)寄存器的標(biāo)識(shí)符至儲(chǔ)存器，以控制由芯片速率處理單元所執(zhí)行的數(shù)據(jù)流處理。在本發(fā)明的另一方面中，第一儲(chǔ)存器用以儲(chǔ)存至少兩配置參數(shù)組。第二儲(chǔ)存器用以儲(chǔ)存一個(gè)序列的多個(gè)標(biāo)識(shí)符，且每一標(biāo)識(shí)符對(duì)應(yīng)多個(gè)配置參數(shù)組的其中之一。特殊用途數(shù)據(jù)處理器用以處理數(shù)據(jù)流，其中，特殊用途數(shù)據(jù)處理器根據(jù)與序列的標(biāo)識(shí)符相關(guān)的多個(gè)配置參數(shù)組，以在不同的時(shí)間期間內(nèi)做不同的配置。一般用途數(shù)據(jù)處理器用以將多個(gè)配置參數(shù)組寫入至第一儲(chǔ)存器且將序列的多個(gè)標(biāo)識(shí)符寫入至第二儲(chǔ)存器，以控制由特殊用途數(shù)據(jù)處理器所執(zhí)行的數(shù)據(jù)流處理。12實(shí)施方式更包括一個(gè)或多個(gè)以下特征。特殊用途數(shù)據(jù)處理器包括上鏈芯片速率處理器。第一儲(chǔ)存器包括多個(gè)寄存器群組，且寄存器群組由特殊用途處理器通過(guò)多路復(fù)用器來(lái)存取，且每一寄存器群組儲(chǔ)存一個(gè)配置參數(shù)組。第一儲(chǔ)存器在時(shí)鐘周期內(nèi)由特殊用途數(shù)據(jù)處理器來(lái)存取。第二儲(chǔ)存器包括先進(jìn)先出隊(duì)列。在序列的多個(gè)標(biāo)識(shí)符中的每一個(gè)對(duì)應(yīng)一個(gè)序列的多個(gè)時(shí)間槽中的一個(gè)，且通過(guò)使序列的多個(gè)標(biāo)識(shí)符包括一個(gè)相同標(biāo)識(shí)符共有次數(shù)(sameidentifiermultipletimes)，相同的配置參數(shù)組重新安排給相異的多個(gè)時(shí)間槽。每一配置參數(shù)組包括擾亂編碼、擴(kuò)頻編碼、擾亂系數(shù)、以及功率控制數(shù)據(jù)中至少一者。在本發(fā)明的另一方面中，至少兩個(gè)時(shí)間槽配置參數(shù)組寫入到至少兩個(gè)寄存器群組，每一時(shí)間槽配置參數(shù)具有關(guān)于在一時(shí)間槽期間內(nèi)數(shù)據(jù)如何被芯片速率處理單元處理的數(shù)據(jù)。一個(gè)序列的多個(gè)標(biāo)識(shí)符寫入儲(chǔ)存器，其中，每一標(biāo)識(shí)符與多個(gè)寄存器群組的一個(gè)相關(guān)。在多個(gè)時(shí)間槽中的每一者內(nèi)，根據(jù)序列的多個(gè)標(biāo)識(shí)符來(lái)選擇儲(chǔ)存在寄存器群組內(nèi)的時(shí)間槽配置參數(shù)組，根據(jù)選擇的時(shí)間槽配置參數(shù)組來(lái)配置芯片速率處理單元，且使用芯片速率處理單元來(lái)處理數(shù)據(jù)。實(shí)施方式更包括一個(gè)或多個(gè)以下特征。寫入至少兩個(gè)時(shí)間槽配置參數(shù)組的步驟包括寫入5個(gè)時(shí)間槽配置參數(shù)組，以配置芯片速率處理器來(lái)處理一子幀的5個(gè)上鏈時(shí)間槽。使用芯片速率處理單元來(lái)處理數(shù)據(jù)的步驟包括對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、擾亂、及結(jié)合中的一個(gè)，以準(zhǔn)備上鏈傳輸?shù)臄?shù)據(jù)。芯片速率處理單元遵從碼分多址存取(CodeDivisionMultipleAccess,CDMA)、寬帶碼分多址存取(WidebandCodeDivisionMultipleAccess,W畫(huà)CDMA)、以及時(shí)分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)中至少一個(gè)。多個(gè)時(shí)間槽配置參數(shù)組被多路傳輸，以選擇多個(gè)時(shí)間槽配置參數(shù)組中的一個(gè)來(lái)配置芯片速率處理單元。在數(shù)據(jù)處理器內(nèi)執(zhí)行軟件，以指明多個(gè)時(shí)間槽配置參數(shù)組寫入至第一儲(chǔ)13存器且序列的多個(gè)標(biāo)識(shí)符寫入至上述第二儲(chǔ)存器。寫入序列的多個(gè)標(biāo)識(shí)符的步驟包括將序列的多個(gè)標(biāo)識(shí)符寫入先進(jìn)先出隊(duì)列。具有相同標(biāo)識(shí)符共有次數(shù)的序列的多個(gè)標(biāo)識(shí)符寫入至上述儲(chǔ)存器，以重新利用儲(chǔ)存在對(duì)應(yīng)識(shí)別碼的寄存器群組的時(shí)間槽配置參數(shù)組，而不需將此時(shí)間槽配置參數(shù)組重新寫入至寄存器群組。寫入多個(gè)時(shí)間槽配置參數(shù)組的步驟包括寫入擾亂編碼、擴(kuò)頻編碼、擾亂系數(shù)、以及功率控制數(shù)據(jù)中至少一個(gè)。在本發(fā)明的另一方面中，使用特殊用途處理器來(lái)處理數(shù)據(jù)流。當(dāng)特殊用途處理器在一時(shí)間內(nèi)處理數(shù)據(jù)流時(shí)，使用一般用途處理器來(lái)控制特殊用途處理器的配置。特殊用途處理器在時(shí)間內(nèi)處理上述數(shù)據(jù)流是通過(guò)將兩個(gè)或多個(gè)配置參數(shù)組寫入第一儲(chǔ)存器；將一序列的多個(gè)標(biāo)識(shí)符寫入至第二儲(chǔ)存器，其中，每一上述標(biāo)識(shí)符與配置參數(shù)相關(guān)；以及根據(jù)在多個(gè)相異時(shí)間期間內(nèi)不同的多個(gè)配置參數(shù)組來(lái)促使特殊用途處理器做不同的配置，且使用序列的多個(gè)標(biāo)識(shí)符來(lái)決定相異的多個(gè)配置參數(shù)組所使用的順序，以配置特殊用途處理器。實(shí)施方式更包括一個(gè)或多個(gè)以下特征。特殊用途處理器為芯片速率處理器。將多個(gè)配置參數(shù)組寫入第一儲(chǔ)存器的步驟包括將兩個(gè)或多個(gè)配置參數(shù)組寫入至兩個(gè)或多個(gè)寄存器參數(shù)群組，且每一寄存器群組儲(chǔ)存一個(gè)配置參數(shù)組。將序列的多個(gè)標(biāo)識(shí)符寫入至上述第二儲(chǔ)存器的步驟包括將序列的多個(gè)標(biāo)識(shí)符寫入至先進(jìn)先出隊(duì)列。每一配置參數(shù)組包括擾亂編碼、擴(kuò)頻編碼、擾亂系數(shù)、以及功率控制數(shù)據(jù)中至少一個(gè)。一般用途處理器執(zhí)行軟件以決定哪一配置參數(shù)組寫入至第一儲(chǔ)存器以及哪一標(biāo)識(shí)符儲(chǔ)存至第二儲(chǔ)存器，來(lái)使能特殊用途處理器根據(jù)通信協(xié)定來(lái)處理數(shù)據(jù)流。此通信協(xié)定包括碼分多址存取(CodeDivisionMultipleAccess,CDMA)、寬帶碼分多址存取(WidebandCodeDivisionMultipleAccess,W-CDMA)、以及時(shí)分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess，TD-SCDMA)中至少一個(gè)。在本發(fā)明的另一方面中，雙口幀存儲(chǔ)器(dual-portframememory)具有第一存取端以及第二存取端，其中，數(shù)據(jù)可通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器，同時(shí)，數(shù)據(jù)可通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出。比特速率處理器用以在輸入數(shù)據(jù)上執(zhí)行比特速率處理，且將比特速率處理所獲得的數(shù)據(jù)通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器。芯片速率處理器用以通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)，且對(duì)從雙口幀存儲(chǔ)器讀出的數(shù)據(jù)執(zhí)行芯片速率處理。數(shù)據(jù)處理器用以執(zhí)行一軟件應(yīng)用程序，此軟件應(yīng)用程序通過(guò)第一存取端寫入數(shù)據(jù)至雙口幀存儲(chǔ)器，且通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)。實(shí)施方式更包括一個(gè)或多個(gè)以下特征。比特速率處理器在輸入數(shù)據(jù)上執(zhí)行信道解碼、交錯(cuò)、速率匹配、以及物理信道分配中的一個(gè)。芯片速率處理器對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、擾亂、及結(jié)合中的一個(gè)，以準(zhǔn)備上鏈傳輸?shù)臄?shù)據(jù)。第一多路復(fù)用器用以多路傳輸來(lái)自比特速率處理器及上述軟件應(yīng)用的寫入請(qǐng)求，且第二多路復(fù)用器用以多路傳輸來(lái)自芯片速率處理器及軟件應(yīng)用的讀出請(qǐng)求。比特速率處理器與芯片速率處理器具有高于軟件應(yīng)用的優(yōu)先權(quán)，使得第一多路復(fù)用器只有當(dāng)比特速率處理器不對(duì)雙口幀存儲(chǔ)器寫入時(shí)才允許軟件應(yīng)用對(duì)雙口幀存儲(chǔ)器寫入，且只有當(dāng)芯片速率處理器不對(duì)雙口幀存儲(chǔ)器讀出時(shí)才允許軟件應(yīng)用對(duì)雙口幀存儲(chǔ)器讀出。軟件應(yīng)用具有關(guān)于比特速率處理器的操作的數(shù)據(jù)，且在比特速率處理器不對(duì)雙口幀存儲(chǔ)器寫入的多個(gè)時(shí)間期間內(nèi)被配置來(lái)對(duì)上述雙口幀存儲(chǔ)器寫入。軟件應(yīng)用具有關(guān)于芯片速率處理器的操作的數(shù)據(jù)，且在芯片速率處理器不對(duì)雙口幀存儲(chǔ)器讀出的多個(gè)時(shí)間期間內(nèi)被配置來(lái)對(duì)雙口幀存儲(chǔ)器讀出。比特速率處理器與芯片速率處理器根據(jù)碼分多址存取(CodeDivisionMultipleAccess,CDMA)標(biāo)準(zhǔn)、寬帶碼分多址存取(WidebandCodeDivisionMultipleAccess,W-CDMA)標(biāo)準(zhǔn)、以及時(shí)分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)標(biāo)準(zhǔn)中至少一個(gè)來(lái)處理數(shù)據(jù)。雙口幀存儲(chǔ)器包括第一緩沖器，用以儲(chǔ)存第一數(shù)據(jù)幀，且包括第二緩沖器，用以儲(chǔ)存第二數(shù)據(jù)幀。在一些時(shí)間期間中，比特速率處理器對(duì)第一緩沖15器寫入且芯片速率處理器對(duì)第二緩沖器讀出，而在其它時(shí)間期間，比特速率處理器對(duì)第二緩沖器寫入且芯片速率處理器對(duì)第一緩沖器讀出。第一緩沖器包括第一部分，用來(lái)儲(chǔ)存與第一子幀相關(guān)的數(shù)據(jù)，且包括第二部分，用來(lái)儲(chǔ)存與第二子幀相關(guān)的數(shù)據(jù)，第一部分包括5個(gè)區(qū)段，且每一區(qū)段儲(chǔ)存與第一子幀的5個(gè)有效時(shí)間槽的一個(gè)相關(guān)的數(shù)據(jù)，而第二部分包括5個(gè)區(qū)段，且每一區(qū)段儲(chǔ)存與第二子幀的5個(gè)有效時(shí)間槽的一個(gè)相關(guān)的數(shù)據(jù)。雙口幀存儲(chǔ)器劃分成多個(gè)區(qū)段，每一區(qū)段與一時(shí)間槽相關(guān)，且當(dāng)擴(kuò)頻系數(shù)大于1時(shí)，每一區(qū)段儲(chǔ)存與至少兩物理信道相關(guān)的數(shù)據(jù)。上述擴(kuò)頻系數(shù)等于1或在一時(shí)間槽內(nèi)僅具有一個(gè)物理信道時(shí)，每一區(qū)段儲(chǔ)存與單一物理信道相關(guān)的數(shù)據(jù)。軟件應(yīng)用也在輸入數(shù)據(jù)上執(zhí)行比特速率處理，且通過(guò)第一存取端將比特速率處理所獲得的數(shù)據(jù)寫入至雙口幀存儲(chǔ)器。比特速率處理器執(zhí)行與第一信道相關(guān)的比特速率處理，且軟件應(yīng)用執(zhí)行與第二信道相關(guān)的比特速率處理。第一與第二信道包括傳輸信道以及控制信道。第一信道與第二信道與時(shí)間槽相關(guān)，比特速率處理器與數(shù)據(jù)處理器操作在三個(gè)模式下，在第一個(gè)模式中，軟件應(yīng)用執(zhí)行第一與第二信道的比特速率處理；在第二個(gè)模式中，比特速率處理器執(zhí)行第一與第二信道的比特速率處理；以及在第三個(gè)模式中，比特速率處理器執(zhí)行第一信道的比特速率處理，且軟件應(yīng)用執(zhí)行第二信道的比特速率處理。比特速率處理器使用固定規(guī)則來(lái)執(zhí)行比特速率處理，且應(yīng)用軟件使用可更新的軟件編碼所指定的規(guī)則來(lái)執(zhí)行比特速率處理。軟件應(yīng)用也對(duì)通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出的數(shù)據(jù)進(jìn)行芯片速率處理。芯片速率處理器執(zhí)行關(guān)于第一時(shí)間槽的芯片速率處理，且軟件應(yīng)用執(zhí)行關(guān)于第二時(shí)間槽相關(guān)的芯片速率處理。芯片速率處理器使用固定規(guī)則來(lái)執(zhí)行芯片速率處理，且應(yīng)用軟件使用可更新的軟件編碼所指定的規(guī)則來(lái)執(zhí)行芯片速率處理。在本發(fā)明的另一方面中，使用比特速率處理器執(zhí)行比特速率處理且通過(guò)雙口幀存儲(chǔ)器的第一存取端將比特速率處理所獲得的數(shù)據(jù)寫入雙口幀存儲(chǔ)16器，其中，雙口幀存儲(chǔ)器允許通過(guò)第一存取端將數(shù)據(jù)寫入至雙口幀存儲(chǔ)器，同時(shí)通過(guò)雙口幀存儲(chǔ)器的第二存取端自雙口幀存儲(chǔ)器讀出數(shù)據(jù)。通過(guò)第二存取端自雙口幀存儲(chǔ)器讀出數(shù)據(jù)，且使用芯片速率處理器對(duì)自雙口幀存儲(chǔ)器讀出的數(shù)據(jù)執(zhí)行芯片速率處理。在數(shù)據(jù)處理器上執(zhí)行軟件應(yīng)用，其中，此軟件應(yīng)用通過(guò)第一存取端寫入數(shù)據(jù)至雙口幀存儲(chǔ)器，且通過(guò)第二存取端自雙口幀存儲(chǔ)器讀出數(shù)據(jù)。實(shí)施方式更包括一個(gè)或多個(gè)以下特征。執(zhí)行比特速率處理的步驟包括在輸出數(shù)據(jù)上執(zhí)行信道解碼、交錯(cuò)、速率匹配、以及物理信道分配中的一個(gè)。執(zhí)行芯片速率處理的步驟包括對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、擾亂、及結(jié)合中的一個(gè)，以準(zhǔn)備上鏈傳輸?shù)臄?shù)據(jù)。多路傳輸來(lái)自比特速率處理器及軟件應(yīng)用的寫入請(qǐng)求，且多路傳輸來(lái)自芯片速率處理器及軟件應(yīng)用的讀出請(qǐng)求。給予比特速率處理器高于軟件應(yīng)用的優(yōu)先權(quán)，且當(dāng)比特速率處理器正對(duì)雙口幀存儲(chǔ)器寫入時(shí)阻止軟件應(yīng)用對(duì)雙口幀存儲(chǔ)器寫入。給予芯片速率處理器高于軟件應(yīng)用的優(yōu)先權(quán)，且當(dāng)芯片速率處理器正對(duì)雙口幀存儲(chǔ)器讀出時(shí)阻止軟件應(yīng)用對(duì)雙口幀存儲(chǔ)器讀出。使用軟件應(yīng)來(lái)控制比特速率處理器的操作，且當(dāng)比特速率處理器不正對(duì)雙口幀存儲(chǔ)器寫入時(shí)，使用軟件應(yīng)用來(lái)對(duì)雙口幀存儲(chǔ)器寫入。使用軟件應(yīng)來(lái)控制芯片速率處理器的操作，且當(dāng)芯片速率處理器不對(duì)雙口幀存儲(chǔ)器讀出時(shí)，使用軟件應(yīng)用來(lái)對(duì)雙口幀存儲(chǔ)器讀出。執(zhí)行比特速率處理與芯片速率處理的步驟包括根據(jù)碼分多址存取(CodeDivisionMultipleAccess,CDMA)標(biāo)準(zhǔn)、寬帶碼分多址存取(WidebandCodeDivisionMultipleAccess,W-CDMA)標(biāo)準(zhǔn)、以及時(shí)分-同步碼分多址存取(TimeDivision-SynchronousCodeDivisionMultipleAccess,TD-SCDMA)標(biāo)準(zhǔn)中至少一個(gè)來(lái)處理數(shù)據(jù)。將第一數(shù)據(jù)幀寫入至雙口幀存儲(chǔ)器的第一區(qū)段，且將第二數(shù)據(jù)幀寫入至雙口幀存儲(chǔ)器的第二區(qū)段。在第一時(shí)間期間，使用比特速率處理器來(lái)將數(shù)據(jù)寫入第一區(qū)段且使用芯片速率處理器自第二區(qū)段讀出數(shù)據(jù)，在第二時(shí)間期間，使用比特速率處理器來(lái)將數(shù)據(jù)寫入第二區(qū)段且使用芯片速率處理器自第一區(qū)段讀出數(shù)據(jù)。使用軟件應(yīng)用來(lái)對(duì)輸入數(shù)據(jù)進(jìn)行比特速率處理，且將比特速率處理所獲得的數(shù)據(jù)通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器。使用上述比特速率處理器來(lái)對(duì)與第一信道相關(guān)的數(shù)據(jù)執(zhí)行比特速率處理，且使用軟件應(yīng)用來(lái)對(duì)與第二信道相關(guān)的數(shù)據(jù)執(zhí)行比特速率處理。使用比特速率處理器并以固定規(guī)則來(lái)執(zhí)行比特速率處理，且使用應(yīng)用軟件并以可更新的軟件編碼所指定的規(guī)則來(lái)執(zhí)行比特速率處理。使用軟件應(yīng)用來(lái)通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)，且對(duì)讀出自執(zhí)行雙口幀存儲(chǔ)器的數(shù)據(jù)進(jìn)行芯片速率處理。使用芯片速率處理器來(lái)對(duì)與第一時(shí)間槽相關(guān)的數(shù)據(jù)進(jìn)行芯片速率處理，且使用軟件應(yīng)用來(lái)對(duì)與第二時(shí)間槽相關(guān)的數(shù)據(jù)進(jìn)行芯片速率處理。使用芯片速率處理器并以固定規(guī)則來(lái)執(zhí)行芯片速率處理，且使用應(yīng)用軟件并以可更新的軟件編碼所指定的規(guī)則來(lái)執(zhí)行芯片速率處理。在本發(fā)明的另一方面中，一種無(wú)線裝置包括雙口幀存儲(chǔ)器、比特速率處理器、芯片速率處理器、傳送器、以及一般用途數(shù)字信號(hào)處理器。雙口幀存儲(chǔ)器具有第一存取端以及第二存取端，其中，數(shù)據(jù)可通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器，同時(shí)，數(shù)據(jù)可通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出。比特速率處理器在輸入數(shù)據(jù)上執(zhí)行比特速率處理，且將比特速率處理所獲得的數(shù)據(jù)通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器，其中，比特速率處理包括在輸入數(shù)據(jù)上執(zhí)行信道解碼、交錯(cuò)、速率匹配、以及物理信道分配中的一個(gè)。芯片速率處理器通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)，且對(duì)從雙口幀存儲(chǔ)器讀出的數(shù)據(jù)執(zhí)行芯片速率處理，其中，芯片速率處理器包括對(duì)來(lái)自多個(gè)物理信道的數(shù)據(jù)執(zhí)行擴(kuò)頻、擾亂、及結(jié)合中的一個(gè)，以準(zhǔn)備上鏈傳輸?shù)臄?shù)據(jù)。傳送器無(wú)線傳送信號(hào)，且信號(hào)是取得自芯片速率處理所獲得的數(shù)據(jù)。一般用途數(shù)字信號(hào)處理器用以執(zhí)行軟件應(yīng)用，以控制比特速率處理器與芯片速率處理器的操作，軟件應(yīng)用通過(guò)第一存取端寫入數(shù)據(jù)至雙口幀存儲(chǔ)器，且通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)。在本發(fā)明的另一方面中。雙口幀存儲(chǔ)器具有第一存取端以及一第二存取端，其中，數(shù)據(jù)可通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器，同時(shí)，數(shù)據(jù)可通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出。一個(gè)裝置用來(lái)執(zhí)行比特速率處理且將比特速率處理所獲得的數(shù)據(jù)通過(guò)第一存取端寫入至雙口幀存儲(chǔ)器。另一裝置通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)且對(duì)讀出從雙口幀存儲(chǔ)器的數(shù)據(jù)執(zhí)行一個(gè)芯片速率處理。數(shù)據(jù)處理器用以執(zhí)行軟件應(yīng)用，此軟件應(yīng)用通過(guò)第一存取端寫入數(shù)據(jù)至雙口幀存儲(chǔ)器，且通過(guò)第二存取端從雙口幀存儲(chǔ)器讀出數(shù)據(jù)。以下列出在此說(shuō)明書(shū)以及附圖中所使用的縮寫及其定義-BE:后端(Back-End)BRP:比特速率處理(BitRateProcessing)CCTrCH:編碼復(fù)合傳輸信道(CodedCompositeTransportChannel)CRC:循環(huán)冗余檢查(CyclicRedundancyCheck)CRP:芯片速率處理(ChipRateProcessing)DBB;數(shù)字基帶(DigitalBase-Band)DCH:專屬信道(DedicatedChannel)ECP:外部協(xié)同處理器介面端(ExternalCo-processorI/FPort)JD:聯(lián)合檢測(cè)(JointDetection)HW:BRP硬件JDA:聯(lián)合檢測(cè)加速器(JointDetectionAccelerator)PhCH:物理信道(PhysicalChannel)RF:無(wú)線幀(RadioFrame)，也簡(jiǎn)稱為相對(duì)于子幀(sub-frame)的幀RM:速率匹酉己(RateMatching)RU:接收單元(ReceiveUnit)SS:同步偏移(SynchronizationShift)TFCI:傳輸格式組合指示(TransportFormatCombinationIndicator)TPC:傳輸功率控制(TransmitPowerControl)TrCH:傳輸信道(TransportChannel)TrBK:傳輸區(qū)塊(TransportBlock)TTI:傳輸時(shí)間間隔(TimeTransmissionInterval)TS:時(shí)間槽(Time-Slot)UE:使用者設(shè)備(UserEquipment)架構(gòu)概述圖1表示可用來(lái)實(shí)施多種無(wú)線標(biāo)準(zhǔn)(包括TD-SCDMA)的芯片架構(gòu)例子的示意圖。數(shù)字基帶處理器(DigitalBaseBandprocessor,DBB)120負(fù)責(zé)一些通信任務(wù)，包括在無(wú)線通信期間傳送數(shù)據(jù)至基地臺(tái)或從基地臺(tái)接收數(shù)據(jù)。數(shù)字基帶處理器120包括數(shù)字信號(hào)處理器(DigitalSignalProcessor,DSP)核心122，其可執(zhí)行軟件編碼以實(shí)施不同的操作。DSP核心122可存取快取存儲(chǔ)器124、靜態(tài)隨機(jī)存儲(chǔ)器(StaticRandomAccessMemorySRAM)126、以及系統(tǒng)隨機(jī)存取存儲(chǔ)器(Random-AccessMemory,RAM)128。如圖1所示，本發(fā)明的實(shí)施方式中，數(shù)字基帶處理器120更包括外部協(xié)同處理器介面端(ExternalCo-processorI/FPort,以下簡(jiǎn)稱為ECP)。加速器110可包括一個(gè)或多個(gè)協(xié)同處理器，用來(lái)協(xié)助數(shù)字基帶處理器120處理其通信任務(wù)。例如，加速器110可包括上鏈(Uplink,UL)協(xié)同處理器100，其根據(jù)TD-SCDMA標(biāo)準(zhǔn)來(lái)執(zhí)行上鏈處理。加速器110可包括其它協(xié)同處理器，用來(lái)執(zhí)行其它任務(wù)(例如根據(jù)TD-SCDMA標(biāo)準(zhǔn)來(lái)執(zhí)行下鏈處理)。如圖1所示，本實(shí)施方式中，加速器100更包括JD協(xié)同處理器以及下鏈比特速率處理(BitRateProcessing,以下簡(jiǎn)稱為BRP)協(xié)同處理器。DSP核心122可運(yùn)作為UL加速器110的主控器，將從基地臺(tái)接收的數(shù)據(jù)提供給UL協(xié)同處理器(下鏈)，以及將從UL協(xié)同處理器接收的數(shù)據(jù)傳送給基地臺(tái)(上鏈)。在DSP核心122上執(zhí)行的軟件負(fù)責(zé)UL協(xié)同處理器100的控制及配置。軟件應(yīng)用提供輸入數(shù)據(jù)及配置參數(shù)，且UL加速器110以芯片速率來(lái)產(chǎn)生復(fù)合數(shù)據(jù)序列。接下來(lái)是TD-SCDMA信號(hào)格式的概要敘述。TD-SCDMA使用時(shí)域雙工結(jié)合多點(diǎn)存取技術(shù)，以支持對(duì)稱與非對(duì)稱流量。上鏈或下鏈流量的時(shí)間槽的可變位置使TD-SCDMA得以符合非對(duì)稱流量需求且支持多變的使用者。在TD-SCDMA系統(tǒng)中，多點(diǎn)存取技術(shù)利用獨(dú)特編碼及時(shí)間標(biāo)志來(lái)區(qū)分出在既定的單元中的不同使用者。TD-SCDMA標(biāo)準(zhǔn)定義的幀架構(gòu)具有3層無(wú)線幀、子幀、以及時(shí)間槽。無(wú)線幀為10ms。子幀為5ms，且被劃分為7個(gè)時(shí)間槽。一個(gè)時(shí)間槽具有4個(gè)部分中置碼(Midamble)、在中置碼左右兩側(cè)的數(shù)據(jù)欄位、以及保護(hù)區(qū)。接收器使用中置碼來(lái)執(zhí)行信道估計(jì)。圖2表示TD-SCDMA數(shù)據(jù)架構(gòu)的一個(gè)例子的示意圖。數(shù)據(jù)以無(wú)線幀130、132...等序列來(lái)傳送，每一無(wú)線幀具有10毫秒(millisecond,ms)的持續(xù)時(shí)間。每一無(wú)線幀劃分成兩個(gè)子幀134及136，且每一子幀具有5ms的持續(xù)時(shí)間。每一子幀由7個(gè)時(shí)間槽TS0138、TS1150...等等所組成，且每一時(shí)間槽具有0.675ms的持續(xù)時(shí)間。每一時(shí)間槽包括4個(gè)部分具有144個(gè)芯片持續(xù)時(shí)間的中置碼152、在中置碼152之前及之后具有352個(gè)芯片持續(xù)時(shí)間的兩個(gè)數(shù)據(jù)欄位154及156、以及接下來(lái)具有16個(gè)芯片期間的保護(hù)區(qū)158。中置碼152載有已知數(shù)據(jù)且由接收器所使用，以執(zhí)行信道評(píng)估。根據(jù)在上鏈與下鏈的每一者上的流量，在每一子幀(例如134或136)中的7個(gè)時(shí)間槽(TSO、TSl...等等)可劃分于上鏈與下鏈流量之間。在一些應(yīng)用中，UL協(xié)同處理器100可支持TD-SCDMARelease4384kbpsUE等級(jí)的需求及性能。UL協(xié)同處理器100最高可支持890kbps的數(shù)據(jù)速率且最多可支持每一子幀的5個(gè)時(shí)間槽。每一時(shí)間槽可具有最多2個(gè)物理信道，且每一物理信道的擴(kuò)頻系數(shù)可以是16、8、4、2、或l。UL協(xié)同處理器IOO也可支持HS-SICH的CRP，其是高速共享數(shù)據(jù)信道，用來(lái)發(fā)送高速數(shù)據(jù)的反饋數(shù)據(jù)。TD-SCDMA規(guī)格的物理信道(除了隨機(jī)存取信道(RandomAccessChannel,RACH)及HS-SICH之外)具有大于或等于10ms的TTI持續(xù)時(shí)間。隨機(jī)存取信道的TTI持續(xù)時(shí)間可以是5ms、10ms、或20ms。UL協(xié)同處理器100支持RACH及HS-SICH的CRP。可以軟件來(lái)實(shí)施HS-SICH的BRP。UL協(xié)同處理器100支持CCTrCH的BRP旁路模式。此允許軟件應(yīng)用繞過(guò)硬件BRP且直接傳送數(shù)據(jù)至CRP的輸入?？捎捎布?lái)支持RACH及HS-SICH的CRP。圖3表示TD-SCDMA上鏈傳輸路徑160的高階架構(gòu)例子的示意圖。如圖3所示，上鏈傳輸路徑160的輸入包括來(lái)自DSP的BRP/CRP配置參數(shù)、旁路模式中來(lái)自DSP的CRP數(shù)據(jù)、以及來(lái)自DSP的BRP數(shù)據(jù)。UL傳輸路徑160劃分成3個(gè)主要運(yùn)算成分ULBRP前端處理(傳輸信道處理)162:此包括CRC附加及信道編碼。ULBRP前端處理162的輸出信號(hào)儲(chǔ)存在TTI存儲(chǔ)器168中。ULBRP后端處理164:此包括剩余BRP區(qū)塊，例如TrCH交錯(cuò)、速率匹配、比特?cái)_亂(Bit-scrambling)、第二交錯(cuò)器(Interleaver)以及物理信道映射。ULBRP后端處理164的輸出信號(hào)儲(chǔ)存在傳輸幀存儲(chǔ)器170中。BRP后端的處理以幀速率來(lái)安排。ULRBP前端處理162及ULBRP后端處理164共同稱為ULBRP硬件172。ULCRP166:此包括調(diào)變、擴(kuò)頻、比特?cái)_亂、以及物理信道功率加權(quán)及突發(fā)群格式化(burstformatting)。傳送至ULCRP166的輸入信號(hào)由ULBRP后端處理器164儲(chǔ)存在傳輸幀存儲(chǔ)器170中，或者當(dāng)處于BRP旁路模式時(shí)由DSP軟件直接寫入至傳輸幀存儲(chǔ)器170。此CRP處理的輸出信號(hào)，在傳送至輸入/輸出端之前，先傳送至加速器110(圖1)的內(nèi)部存儲(chǔ)器或先進(jìn)先出緩沖器。在此敘述中需注意，根據(jù)上下文，在圖示中的功能方塊可表示一個(gè)處理步驟或?qū)嵤┨幚聿襟E的硬件模組。例如，圖3的方塊162可表示ULBRP前端處理162或者用來(lái)完成ULBRP前端處理的一個(gè)ULBRP前端處理162(硬件)。方塊172可表示UL比特速率處理硬件172或者用來(lái)完成比特速率處理的UL比特速率處理硬件172。同樣地，方塊166可表示UL芯片速率處理166或者用來(lái)完成UL芯片速率處理的UL芯片速率處理166。在一些應(yīng)用中，ULBRP硬件172通過(guò)寫入至BRP觸發(fā)寄存器而被使能。DSP軟件可保證，BRP輸入信號(hào)及參數(shù)在寫入至觸發(fā)寄存器之前已到達(dá)硬件。CRP處理166通過(guò)寫入至?xí)r間槽觸發(fā)寄存器而被使能。軟件可保證在寫入至?xí)r間槽觸發(fā)寄存器(slottriggerregister)之前，ULBRP硬件172已完成(在旁路模式的情況下，所有數(shù)據(jù)已到達(dá)幀存儲(chǔ)器170)且時(shí)間槽配置參數(shù)也已到達(dá)硬件。高效率無(wú)線幀均衡化實(shí)施下文敘述一種用于TD-SCDMA系統(tǒng)的高效率無(wú)線幀均衡化實(shí)施。在ULBRP前端處理162(例如信道編碼)與ULBRP后端處理(例如交錯(cuò)處理)之間，還包括無(wú)線幀均衡化(RadioFrameEqualization,RFE)處理。RFE處理包括塞填(pad)傳輸信道的輸入比特序列，以確保輸出信號(hào)可分割成具有選定數(shù)量(selectednumber)(Fi)的相同大小數(shù)據(jù)區(qū)段。此塞填可依照TD-SCDMA的3GPP規(guī)格來(lái)執(zhí)行。在一些應(yīng)用中，ULBRP前端處理162可包括用于信道編碼且包括信道編碼的數(shù)據(jù)的初始處理，而ULBRP后端處理164可包括數(shù)據(jù)交錯(cuò)以及數(shù)據(jù)后續(xù)處理。ULBRP前端處理162根據(jù)與TTI相等的幀速率來(lái)處理數(shù)據(jù)，而ULBRP后端處理164則根據(jù)10ms的幀速率來(lái)處理數(shù)據(jù)。無(wú)線幀均衡化處理有助于匹配ULBRP前端處理162與ULBRP后端處理164的幀速率。例如，信道編碼器174(其為ULBRP前端處理器162的部分且顯示于圖4)根據(jù)TTI傳送數(shù)據(jù)至TTI存儲(chǔ)器168。當(dāng)TTI=10ms時(shí)，信道編碼器174每隔10ms，傳送傳輸信道編碼區(qū)塊至TTI存儲(chǔ)器168。當(dāng)TTI=20ms，信道編碼器174每隔20ms，傳送傳輸信道編碼區(qū)塊至TTI存儲(chǔ)器168，以此類推。當(dāng)具有多個(gè)有效的傳輸信道時(shí)，信道編碼器174在與傳輸信道相關(guān)的23每一傳輸時(shí)間間隔內(nèi)傳送傳輸信道編碼區(qū)塊至TTI存儲(chǔ)器168。在此敘述中，術(shù)語(yǔ)"傳輸信道編碼區(qū)塊"表示由信道編碼器174所輸出且每隔一段預(yù)設(shè)時(shí)間(在此例子中為10ms)寫入至TTI存儲(chǔ)器168的數(shù)據(jù)區(qū)塊，且與術(shù)語(yǔ)"傳輸方塊"不同，"傳輸方塊"是關(guān)于在由7層開(kāi)放式通信系統(tǒng)互聯(lián)參考模型(OpenSystemInterconnectionReferenceModel)所規(guī)范的媒體存取控制(MediaAccessControl,MAC)次層與物理層(PhysicalLayer,Layer1)的間數(shù)據(jù)傳輸?shù)幕締卧?。例如，假設(shè)具有兩個(gè)有效的傳輸信道傳輸信道1與傳輸信道2，且假設(shè)傳輸信道1使用TTI=40ms，而傳輸信道2使用TTI=20ms。一開(kāi)始，在時(shí)間T=0時(shí)，信道編碼器174傳送關(guān)于傳輸信道1的第一傳輸信道編碼區(qū)塊以及關(guān)于傳輸信道2的第一傳輸信道編碼區(qū)塊至TTI存儲(chǔ)器168。在時(shí)間T=20ms時(shí)，信道編碼器174傳送關(guān)于傳輸信道2的第二傳輸信道編碼區(qū)塊至TTI存儲(chǔ)器168。在時(shí)間T=40ms時(shí)，信道編碼器174傳送關(guān)于傳輸信道1的第二傳輸信道編碼區(qū)塊以及關(guān)于傳輸信道2的第三傳輸信道編碼區(qū)塊至TTI存儲(chǔ)器168，等等。在數(shù)據(jù)儲(chǔ)存在TTI存儲(chǔ)器168后，數(shù)據(jù)以10ms的幀速率由TTI存儲(chǔ)器168被讀出。相同大小數(shù)據(jù)區(qū)段的數(shù)量是依據(jù)傳輸時(shí)間間隔(TTI)，TTI可以是10ms、20ms、40ms、或80ms。在每一傳輸信道編碼區(qū)塊中，對(duì)于10ms、20ms、40ms、及80ms的TTI，相同大小數(shù)據(jù)區(qū)段的數(shù)量分別是1、2、4、及8。在一些實(shí)施中，每一傳輸信道編碼區(qū)塊的數(shù)據(jù)區(qū)段數(shù)量是根據(jù)TTI來(lái)計(jì)算，且數(shù)據(jù)區(qū)段數(shù)量決定了基于既定的傳輸信道編碼區(qū)塊有多少比特需要被填充，下文將更詳細(xì)的討論。在一些實(shí)施中，TTI由較高階的軟件所決定，此軟件可能直到在ULBRP中的進(jìn)一步下傳(downstream)才可利用。因此，以上述方式實(shí)施TTI存儲(chǔ)器架構(gòu)使得期望數(shù)量的填充比特可加入至既定的傳輸信道編碼方塊而不需知道TTI值是有幫助。圖4說(shuō)明部分ULBRP后端處理164的實(shí)施示意圖。在RFE處理期間，來(lái)自ULBRP后端處理162的數(shù)據(jù)根據(jù)TTI需求而儲(chǔ)存在TTI存儲(chǔ)器168。即，每一傳輸信道編碼區(qū)塊邏輯性地劃分為適當(dāng)數(shù)量的數(shù)據(jù)區(qū)段，且被塞填的最后數(shù)據(jù)區(qū)段的大小等于其它數(shù)據(jù)區(qū)段的大小。第一交錯(cuò)器180讀取儲(chǔ)存在TTI存儲(chǔ)器168的數(shù)據(jù)區(qū)段，其中，第一交錯(cuò)器180用來(lái)擾亂待傳送的數(shù)據(jù)區(qū)段的次序，以防止在傳輸期間鄰近數(shù)據(jù)片段的遺失。第一交錯(cuò)器180提供數(shù)據(jù)至速率匹配單元182，速率匹配單元182通過(guò)重復(fù)或移除比特來(lái)調(diào)整數(shù)據(jù)速率，以使得傳輸數(shù)據(jù)速率匹配。圖4的ULBRP路徑的詳細(xì)下傳階段敘述于美國(guó)臨時(shí)申請(qǐng)案61/008,345。在圖4的例子中，在速率匹配單元182之前，TTI值192對(duì)于TTI存儲(chǔ)器168而言是不可用的，其中，速率匹配單元182可接收來(lái)自較高階軟件的TTI值192。如圖4所示，上鏈BRP后端處理164更包含比特?cái)_亂184、中間幀存儲(chǔ)器186、第二交錯(cuò)器188與物理信道190。根據(jù)3GPPTS25.222技術(shù)規(guī)格(第3代合作伙伴計(jì)劃、技術(shù)規(guī)格組織無(wú)線存取網(wǎng)絡(luò)、多工處理及信道編碼(TDD))，無(wú)線幀大小均衡化是塞填輸入比特序列，以保證輸出信號(hào)可以分割成Fi個(gè)相同大小的數(shù)據(jù)區(qū)段。數(shù)據(jù)區(qū)段的數(shù)量(Fi)是依據(jù)傳輸時(shí)間間隔(TTI)。例如，假設(shè)TinN10ms，F(xiàn)^l;假設(shè)TTI-20ms，F(xiàn)f=2;假設(shè)TTI=40ms，F(xiàn)「4;假設(shè)TTI=80ms，F(xiàn)「8。無(wú)線幀大小均衡化的輸入比特序列以CH、Ci2、Ci3、…、CiEi來(lái)表示，其中，i是TrCH數(shù)量，Ei是輸入比特?cái)?shù)量。輸出比特序列則以tu、ti2、ti3、…、tm來(lái)表示，其中，Ti是輸出比特?cái)?shù)量。輸出比特序列可由下述獲得tiK=Cikfork=l'..Ei;以及tlK={0，1}fork=Ei+l'''Ti如果Ei<Ti其中，Ti=Fi*Ni;以及H是在大小均衡化后每一區(qū)段的比特?cái)?shù)量。圖5A、圖5B、圖5C、及圖5D表示部分的TTI存儲(chǔ)器168示意圖，其中，F(xiàn)j分別等于l、2、4、及8。例如，圖5A說(shuō)明單一區(qū)段(Frl)的傳輸信道0至傳輸信道2。圖5B說(shuō)明2個(gè)區(qū)段(F產(chǎn)2)的傳輸信道O至傳輸信道2。圖5C說(shuō)明4個(gè)區(qū)段(Fp4)的傳輸信道0至傳輸信道2。圖5D說(shuō)明8個(gè)區(qū)段(Fr8)的傳輸信道0至傳輸信道2。雖然只顯示前三個(gè)傳輸信道編碼區(qū)塊，但是TTI存儲(chǔ)器168可包括更多區(qū)塊且可以是任何大小。傳輸信道編碼區(qū)塊大小可根據(jù)數(shù)據(jù)、CRC比特、以及執(zhí)行于數(shù)據(jù)上的編碼演算來(lái)變化。因此，除了能被TTI值除盡的多個(gè)傳輸信道編碼區(qū)塊，1到7比特中任何一者可能需要填充在每一傳輸信道編碼區(qū)塊的末端。因此，用來(lái)填充的比特?cái)?shù)量會(huì)依據(jù)傳送信道編碼方塊大小以及TTI值來(lái)確定。如上所討論，在TTI存儲(chǔ)器168階段之后，可能無(wú)法得知TTI值。因此，為了計(jì)算在TTI存儲(chǔ)器168階段之后的數(shù)據(jù)區(qū)段數(shù)量，上傳(upstream)階段(例如在TTI存儲(chǔ)器168之后的階段)應(yīng)具有關(guān)于在TTI存儲(chǔ)器168中編碼比特的總大小以及TTI值本身的數(shù)據(jù)，以計(jì)算填充比特的數(shù)量。此步驟給設(shè)計(jì)加入了復(fù)雜性?？蛇x擇地，在TTI存儲(chǔ)器168之前，可執(zhí)行無(wú)線幀均衡化。但是為了實(shí)行此方式，可能需要編碼方塊的總大小與TTI值來(lái)計(jì)算填充比特。需要額外的邏輯操作來(lái)計(jì)算數(shù)據(jù)區(qū)段數(shù)量以及在TTI存儲(chǔ)器168上實(shí)施由編碼器所提供的數(shù)據(jù)的相關(guān)塞填。申請(qǐng)人認(rèn)為，TTI存儲(chǔ)器168的架構(gòu)可被開(kāi)發(fā)來(lái)給輸入數(shù)據(jù)序列的塞填提供簡(jiǎn)單的解決方案。特別的是，申請(qǐng)人認(rèn)為，由于TTI存儲(chǔ)器168為字節(jié)排列，此適當(dāng)?shù)娜羁瑟?dú)立于TTI值而被計(jì)算。TD-SCDMA標(biāo)準(zhǔn)指定可以用0或1來(lái)塞填。然而，通過(guò)在存儲(chǔ)器中使用隨機(jī)非初始化的0/1，產(chǎn)生了一個(gè)問(wèn)題(即不關(guān)心填充的比特為"1"還是"0")。由于數(shù)據(jù)經(jīng)過(guò)許多階段，包括第一及第二交錯(cuò)器，在下傳階段(例如在傳輸幀存儲(chǔ)器170)識(shí)別填充的比特變得困難。這需要許多的硬件驗(yàn)證操作以自交錯(cuò)的比特流中識(shí)別填充的隨機(jī)0/1比特。因此，申請(qǐng)人認(rèn)為以全部為O或全部為1的塞填對(duì)下傳處理有幫助。此減少了在硬件驗(yàn)證的復(fù)雜性。盡管申請(qǐng)人選擇O來(lái)塞填，l可同樣地被使用。返回利用存儲(chǔ)器組織來(lái)促使相對(duì)簡(jiǎn)單的塞填概念。申請(qǐng)人領(lǐng)會(huì)由于TTI存儲(chǔ)器310為字節(jié)排列，可通過(guò)識(shí)別數(shù)據(jù)末端以及填滿(padout)下一字節(jié)來(lái)適當(dāng)?shù)厝顐鬏斝诺谰幋a區(qū)塊，而不需知道TTI值。由于下一傳輸信道編碼區(qū)塊將處于下一字節(jié)的起始，填滿下一字節(jié)邊界將恰當(dāng)?shù)厝顐鬏斝诺谰幋a區(qū)塊，而不需顧慮使用的TTI。編碼器以比特流提供比特至TTI存儲(chǔ)器168。因此，為了恰當(dāng)?shù)厝顐鬏斝诺谰幋a區(qū)塊，此邏輯操作包括計(jì)算有多少比特已被傳送至TTI存儲(chǔ)器168的機(jī)制。一旦傳輸信道編碼區(qū)塊已被儲(chǔ)存在TTI存儲(chǔ)器168中，此邏輯操作從此傳輸信道編碼區(qū)塊的末端起加入0至下一字節(jié)邊界。此方法提供了正確的塞填，而不需較貴的反饋邏輯電路及硬件以根據(jù)所接收的TTI來(lái)計(jì)算被填充的比特?cái)?shù)量，其中，此所接收的TTI只在下傳階段后可利用。圖6是TTI存儲(chǔ)器架構(gòu)的例子，其使能無(wú)線幀大小均衡化的額外比特填充，而不需使用關(guān)于TTI值的數(shù)據(jù)。TTI存儲(chǔ)器168包括存儲(chǔ)行200a、200b、200c...等等，其共同以200來(lái)表示。每一存儲(chǔ)行200具有8個(gè)比特。當(dāng)信道編碼器174將編碼數(shù)據(jù)寫入TTI存儲(chǔ)器168時(shí)，信道編碼器174將填充比特加入至最后存儲(chǔ)行的末端。在圖6中，符號(hào)"E"表示數(shù)據(jù)比特，而符號(hào)"0"表示填充比特。例如，如果傳輸信道#0的傳輸信道編碼區(qū)塊具有33比特，信道編碼器174將32個(gè)數(shù)據(jù)比特寫入至4個(gè)存儲(chǔ)行200a至200d，將1個(gè)數(shù)據(jù)比特寫入至存儲(chǔ)行200e，且將7個(gè)填充比特(例如"0"比特)寫入至存儲(chǔ)行200e。如果傳輸信道#1的傳輸信道編碼區(qū)塊具有11比特，信道編碼器174將8個(gè)數(shù)據(jù)比特寫入至1個(gè)存儲(chǔ)行200f、將3個(gè)數(shù)據(jù)比特寫入至存儲(chǔ)行200g、且將5個(gè)填充比特寫入至存儲(chǔ)行200g。如果傳輸信道#2的傳輸信道編碼區(qū)塊具有8比特，信道編碼器174將8個(gè)數(shù)據(jù)比特寫入至l個(gè)存儲(chǔ)行200h，而不需寫入額外的填充比特。如果傳輸信道#3的傳輸信道編碼區(qū)塊具有6比特，信道編碼器174將6個(gè)數(shù)據(jù)比特寫入至1個(gè)存儲(chǔ)行200i且將2個(gè)填充比特寫入至存儲(chǔ)行200i。在每一傳輸信道編碼區(qū)塊中的比特?cái)?shù)量可以介于數(shù)個(gè)比特至數(shù)千個(gè)比特之間。在不同的傳輸信道編碼區(qū)塊中的比特?cái)?shù)量可以不同，且對(duì)于相同傳輸信道而言，在傳輸信道編碼區(qū)塊中的比特?cái)?shù)量可在不同時(shí)間期間上變化。通過(guò)配置TTI存儲(chǔ)器168為具有多個(gè)存儲(chǔ)行(每一存儲(chǔ)行具有8比特)，通過(guò)總是在一存儲(chǔ)行的末端加入填充比特，以及總是在下一字節(jié)邊界開(kāi)始下一傳輸信道編碼區(qū)塊，當(dāng)加入填充比特時(shí)，就不需要使用關(guān)于TTI值的數(shù)據(jù)。對(duì)于每一傳輸信道而言，數(shù)據(jù)比特加上填充比特的總數(shù)量將總是可被區(qū)段數(shù)量Fi除盡，因此，滿足TD-SCDMA標(biāo)準(zhǔn)的無(wú)線幀大小均衡化需求。當(dāng)傳輸信道編碼區(qū)塊數(shù)據(jù)自TTI存儲(chǔ)器168被讀出時(shí)，DSP軟件將指明在每一傳輸信道的比特?cái)?shù)量、與此傳輸信道相關(guān)的TTI值。例如，在圖6的例子中，如果傳輸信道糾所使用的TT^40ms，區(qū)段數(shù)量Fj等于4。在40ms的期間，第一交錯(cuò)器180需要讀取數(shù)據(jù)比特以及多個(gè)填充比特，使得比特的總數(shù)能被4除盡。由于具有33個(gè)數(shù)據(jù)比特，在40ms的期間，第一交錯(cuò)器180可讀取33個(gè)數(shù)據(jù)比特及3個(gè)填充比特，即總共讀取36個(gè)比特(36=9*4)。第一交錯(cuò)器180在第一個(gè)10ms期間讀取9個(gè)數(shù)據(jù)比特，在第二個(gè)10ms期間讀取9個(gè)數(shù)據(jù)比特，在第3個(gè)10ms期間讀取9個(gè)數(shù)據(jù)比特，且在第4個(gè)10ms期間讀取6個(gè)數(shù)據(jù)比特及3個(gè)填充比特。如另一例子，如果傳輸信道糾所使用的TTI-80ms，區(qū)段數(shù)量Fi等于8。在80ms的期間，第一交錯(cuò)器180需要讀取數(shù)據(jù)比特以及多個(gè)填充比特，使得比特的總數(shù)能被8除盡。由于具有33個(gè)數(shù)據(jù)比特，在80ms的期間，第一交錯(cuò)器180可讀取33個(gè)數(shù)據(jù)比特及7個(gè)填充比特，即總共讀取40個(gè)比特(40=5*8)。第一交錯(cuò)器180在第一個(gè)至第六個(gè)10ms期間讀取5個(gè)數(shù)據(jù)比特、在第七個(gè)10ms期間讀取3個(gè)數(shù)據(jù)比特及2個(gè)填充比特、且在第八個(gè)10ms期間讀取5個(gè)填充比特。BRP-CRP介面及幀存儲(chǔ)器架構(gòu)28下面敘述BRP-CRP介面及幀存儲(chǔ)器架構(gòu)。在一些實(shí)施中，上鏈路徑160的功能劃分于在DSP核心122上執(zhí)行的軟件與上鏈協(xié)同處理器100之間。上鏈協(xié)同處理器100可處理在計(jì)算上的繁重任務(wù)。參閱圖7，表格1概述了上鏈協(xié)同處理器100所支持的物理信道以及對(duì)于不同物理信道這些任務(wù)如何在硬件與軟件之間劃分(參閱行206)的列表。例如，對(duì)于專屬物理信道(DedicatedPhysicalChannel,DPCH)而言，數(shù)據(jù)符號(hào)的BRP及CRP可由硬件來(lái)執(zhí)行，而控制符號(hào)的BRP由軟件來(lái)執(zhí)行且控制符號(hào)的CRP由硬件來(lái)執(zhí)行。對(duì)于物理隨機(jī)存取信道(P-RACH)而言，隨機(jī)存取識(shí)別碼的BRP與CRP可由軟件來(lái)執(zhí)行，而隨機(jī)存取信道數(shù)據(jù)的BRP及CRP由硬件來(lái)執(zhí)行。如上所述，可實(shí)施介于比特速率處理與芯片速率處理之間的介面，使得BRP后端處理器162、芯片速率處理器166、以及軟件可共享傳輸幀存儲(chǔ)器170，而不需使用仲裁器來(lái)仲裁對(duì)傳輸幀存儲(chǔ)器170的存取。如圖3所示，上鏈比特速率處理器(ULBRP)硬件172提供進(jìn)一步由上鏈芯片速率處理器(ULCRP)166來(lái)處理的數(shù)據(jù)。上鏈比特速率處理器硬件172將數(shù)據(jù)寫入至傳輸幀存儲(chǔ)器170，且上鏈芯片速率處理器166自傳輸幀存儲(chǔ)器170讀出數(shù)據(jù)。因此，ULBRP硬件172的硬件與ULCRP166的硬件需要對(duì)傳輸幀存儲(chǔ)器170進(jìn)行存取。此外，來(lái)自DSP核心122的軟件需要對(duì)傳輸幀存儲(chǔ)器170進(jìn)行讀出及寫入。因此，三個(gè)分別的實(shí)體(稱為主控器)需要對(duì)傳輸幀存儲(chǔ)器170存取，導(dǎo)致可能的總線沖突。相關(guān)技術(shù)的處理總線沖突的方法是實(shí)施總線仲裁器，其執(zhí)行期望的總線仲裁機(jī)制。例如，圖8表示相關(guān)技術(shù)用來(lái)解決可能發(fā)生總線沖突的存儲(chǔ)器存取的方式。在圖8的例子中，傳輸幀存儲(chǔ)器220被三個(gè)主控器來(lái)存取ULBRP硬件222、ULCRP硬件224、DSP軟件226。為了在不同主控器(每一主控器企圖同時(shí)存取傳輸幀存儲(chǔ)器220)之間仲裁，仲裁器228實(shí)施仲裁機(jī)制來(lái)決定哪一沖突的主控器被分配到總線以存取傳輸幀存儲(chǔ)器220。實(shí)施仲裁22829對(duì)芯片設(shè)計(jì)可能會(huì)增加復(fù)雜性與成本。實(shí)施仲裁機(jī)制需要復(fù)雜的演算規(guī)則，來(lái)保證沒(méi)有主控器急需總線存取，而保證高優(yōu)先處理獲得優(yōu)先權(quán)。參閱圖9，其表示一個(gè)存儲(chǔ)器介面，其消除以總線仲裁器來(lái)操控多個(gè)控制器存取傳輸幀存儲(chǔ)器的需求。傳輸幀存儲(chǔ)器170使用雙口存儲(chǔ)器來(lái)實(shí)施，其允許兩個(gè)主控器的同時(shí)存取，因此，減少了可能發(fā)生的多個(gè)沖突中的一個(gè)。此雙口傳輸幀存儲(chǔ)器170可由ULBRP硬件172、ULCRP硬件166、以及DSP軟件232來(lái)存取。申請(qǐng)人認(rèn)為，三個(gè)主控器的本質(zhì)可用來(lái)消除剩下的沖突，因此，雙口存儲(chǔ)器可由三個(gè)主控器來(lái)存取而沒(méi)有總線仲裁的需求。ULBRP硬件172對(duì)傳輸幀存儲(chǔ)器170進(jìn)行寫入，但不從傳輸幀存儲(chǔ)器170讀出。ULCRP硬件自傳輸幀存儲(chǔ)器170讀出，但不對(duì)傳輸幀存儲(chǔ)器170進(jìn)行寫入。DSP軟件232對(duì)傳輸幀存儲(chǔ)器170進(jìn)行寫入也自傳輸幀存儲(chǔ)器170讀出。通過(guò)將ULBRP硬件172連接至雙口存儲(chǔ)器170的第一輸出/輸入端234且將ULCRP硬件166連接至雙口存儲(chǔ)器170的第二輸出/輸入端236，可消除介于此兩主控器之間的沖突。通過(guò)在輸出/輸入端234及236之間分享DSP軟件232，DSP軟件232與ULBRP硬件172共享寫入權(quán)利，而與ULCRP硬件166共享讀出權(quán)利。申請(qǐng)人認(rèn)為，DSP軟件232了解硬件主控器172及266對(duì)傳輸幀存儲(chǔ)器170進(jìn)行讀出與寫入的消息，但硬件主控器172及166并不了解DSP軟件或另一硬件主控器對(duì)傳輸幀存儲(chǔ)器170的存取的消息。因此，通過(guò)當(dāng)軟件主控器偵測(cè)到對(duì)應(yīng)的硬件主控器正存取總線時(shí)將軟件主控器程式化以遵從硬件主控器，且通過(guò)劃分輸出/輸入端234及236之間的硬件主控器，此三個(gè)主控器可存取傳輸幀存儲(chǔ)器170，而不需任何總線仲裁需求。在一些實(shí)施中，可加入一個(gè)簡(jiǎn)單電路以執(zhí)行硬件讀出或?qū)懭氆@得第一優(yōu)先權(quán)的策略(例如硬件可總是假定其具有總線存取)。如果偵測(cè)到ULBRP硬件172需要對(duì)傳輸幀存儲(chǔ)器170進(jìn)行寫入存取，DSP軟件232將被阻止不能對(duì)傳輸幀存儲(chǔ)器170進(jìn)行寫入。同樣地，如果決定ULCRP硬件166需要對(duì)傳輸幀存儲(chǔ)器170進(jìn)行讀出存取，DSP軟件232將被阻止不能對(duì)傳輸幀存儲(chǔ)器170進(jìn)行讀出。圖IO說(shuō)明用來(lái)執(zhí)行硬件優(yōu)先權(quán)策略的電路的示意圖。ULBRP硬件172經(jīng)由多路復(fù)用器242通過(guò)第一輸出輸入端234來(lái)對(duì)傳輸幀存儲(chǔ)器170進(jìn)行存取，而ULCRP硬件166經(jīng)由多路復(fù)用器244通過(guò)第二輸出輸入端236來(lái)對(duì)傳輸幀存儲(chǔ)器170進(jìn)行存取。DSP軟件232經(jīng)由多路復(fù)用器242通過(guò)第一輸出輸入端234來(lái)對(duì)傳輸幀存儲(chǔ)器170進(jìn)行寫入操作，且經(jīng)由多路復(fù)用器244通過(guò)第二輸出輸入端236來(lái)對(duì)傳輸幀存儲(chǔ)器170進(jìn)行讀出操作。因?yàn)镈SP軟件232知道硬件何時(shí)讀取或?qū)懭肭覂?nèi)在地避免本身同時(shí)讀出或?qū)懭?，包含多路?fù)用器242及244對(duì)于執(zhí)行此策略是有益處的，因其可簡(jiǎn)化認(rèn)證。例如，如果DSP軟件232正確執(zhí)行，額外邏輯操作就是多余且不必要的。然而，如果DSP軟件232錯(cuò)誤地操作，此邏輯操作提供自動(dòng)防止故障危害機(jī)制(failsafemechanism)以執(zhí)行此策略。因此，圖10的邏輯操作可用來(lái)驗(yàn)證DSP軟件232正確操作以及/或提供一個(gè)額外量測(cè)以保證此期望的策略被執(zhí)行。在一些實(shí)施中，除非BRPDONE選擇信號(hào)246為高電平，多路復(fù)用器242允許ULBRP硬件172執(zhí)行寫入存取，此時(shí)多路復(fù)用器242將允許DSP軟件232對(duì)傳輸幀存儲(chǔ)器170執(zhí)行寫入存取。同樣地，除非CRPDONE選擇信號(hào)248為高電平，多路復(fù)用器244允許ULCRP硬件166執(zhí)行寫讀出存取，此時(shí)多路復(fù)用器244將允許DSP軟件232對(duì)傳輸幀存儲(chǔ)器170執(zhí)行讀出存取。圖IIA及圖11B表示TD-SCDMA幀架構(gòu)。每一幀具有10ms的持續(xù)時(shí)間且劃分成2個(gè)5ms的子幀，圖11A顯示了一個(gè)子幀。TD-SCDMA幀的兩子幀是相同的。每一子幀被劃分成7個(gè)時(shí)間槽，以0至6來(lái)標(biāo)示。每一時(shí)間槽不是分配給下鏈傳輸(以向下箭頭表示)就是分配給上鏈傳輸(以向上箭頭表示)。在一些實(shí)施方式中，第一時(shí)間槽(時(shí)間槽0)—直分配給下鏈傳31輸，且第二時(shí)間槽(時(shí)間槽1)一直分配給上鏈傳輸。在第一與第二時(shí)間槽之間具有一個(gè)切換點(diǎn)。例如。在圖11A中，時(shí)間槽均衡地分配在下鏈與上鏈傳輸之間。在圖11B中，第一與最后時(shí)間槽分配給下鏈，而剩余的5個(gè)時(shí)間槽分配給上鏈。當(dāng)上鏈傳輸需要較多的帶寬時(shí)，例如從移動(dòng)裝置至基地臺(tái)的上傳操作，在圖11B中的分配則是較合理的。時(shí)間槽的動(dòng)態(tài)分配有助于在非對(duì)稱傳輸時(shí)的適應(yīng)性。申請(qǐng)人認(rèn)為，通過(guò)安排由ULBRP硬件172所寫入以及由ULCRP166所讀取的存儲(chǔ)器來(lái)反映TD-SCDMA幀的時(shí)間槽架構(gòu)，可提供高效率的實(shí)際應(yīng)用。參閱圖IO，傳輸幀存儲(chǔ)器170被劃分成兩個(gè)幀緩沖器，例如幀緩沖器A250以及幀緩沖器B252，幀緩沖器A250與幀緩沖器B252中的每一個(gè)具有對(duì)應(yīng)TD-SCDMA幀的多個(gè)時(shí)間槽的多個(gè)區(qū)段(例如254a、254b)。幀緩沖器A250包括第一幀的多個(gè)區(qū)段(例如254a、254b、254c等等，共同以254來(lái)表示)，幀緩沖器B252包括第二幀的多個(gè)區(qū)段(例如256a、256b、256c等等，共同以256來(lái)表示)。每一幀被劃分成2個(gè)子幀(例如258a及258b)，以反映TD-SCDMA幀架構(gòu)。每一子幀被劃分成5個(gè)相異區(qū)段TS1-TS5，例如，對(duì)應(yīng)5個(gè)可動(dòng)態(tài)配置給上鏈的時(shí)間槽(有效時(shí)間槽)。在一些應(yīng)用中，幀緩沖器A250以及幀緩沖器B252中的每一個(gè)的大小為1760字節(jié)，且?guī)彌_器A平均地劃分為2個(gè)子幀。在一個(gè)子幀內(nèi)，每一個(gè)時(shí)間槽(以及在一個(gè)時(shí)間槽中每一個(gè)物理信道)的位址(或位置)固定，且分配給每一時(shí)間槽的區(qū)段大小為176字節(jié)。通過(guò)使用時(shí)間槽的固定存儲(chǔ)器位址，對(duì)于既定時(shí)間槽而言，能更方便決定寫入哪一個(gè)存儲(chǔ)器區(qū)段或是從哪一個(gè)存儲(chǔ)器區(qū)段讀出數(shù)據(jù)。如果ULBRP硬件172或DSP軟件232分配到一個(gè)特定時(shí)間槽，硬件或軟件則知道哪一個(gè)存儲(chǔ)器區(qū)段是在對(duì)應(yīng)時(shí)間槽期間內(nèi)被寫入將傳輸?shù)臄?shù)據(jù)。同樣地，如果CLCRP166或DSP軟件232知道哪一個(gè)存儲(chǔ)器區(qū)段被讀取，以獲得特定時(shí)間槽的傳輸數(shù)據(jù)。例如，如果一個(gè)無(wú)線裝置上鏈傳輸使用時(shí)間槽TS1及TS3但沒(méi)有使用時(shí)間槽TS2、TS4、及TS5，ULBRP硬件172與DSP軟件232將與時(shí)間槽TS1及TS3相關(guān)的數(shù)據(jù)分別寫入至存儲(chǔ)器區(qū)段254a及254c，跳過(guò)存儲(chǔ)器區(qū)段254b。在圖10中，傳輸幀存儲(chǔ)器170包括至少兩幀的多個(gè)區(qū)段。具體地，幀緩沖器A250儲(chǔ)存第一幀的數(shù)據(jù)，幀緩沖器B252是儲(chǔ)存第二幀的數(shù)據(jù)。儲(chǔ)存兩幀的數(shù)據(jù)在幀存儲(chǔ)器170中是有益的，因?yàn)樵谏湘溙幚砥陂g，ULBRP硬件172與ULCRP166可同時(shí)寫入和讀出不同幀的數(shù)據(jù)。例如，當(dāng)ULBRP硬件172在一個(gè)既定時(shí)間間隔期間內(nèi)寫入第一幀的數(shù)據(jù)至幀緩沖器A250時(shí)，ULCRP166自幀緩沖器B252讀取在前一個(gè)時(shí)間間隔內(nèi)由ULBRP硬件172所寫入且對(duì)應(yīng)前一個(gè)幀的數(shù)據(jù)。在下一時(shí)間間隔，ULBRP硬件172將對(duì)應(yīng)第二幀的數(shù)據(jù)寫入幀緩沖器B252，且ULCRP166將從幀緩沖器A250讀取數(shù)據(jù)，以獲得第一幀。以這種方式，ULBRP硬件172及ULCRP166可同時(shí)對(duì)不同的幀緩沖器進(jìn)行讀取及寫入，以避免對(duì)傳輸幀存儲(chǔ)器170的相同位置執(zhí)行的讀取與寫入。這種A-B緩沖器機(jī)制在ULCRP166完成讀取幀數(shù)據(jù)之前，能防止ULBRP硬件172對(duì)傳輸幀存儲(chǔ)器170過(guò)度寫入。在一些實(shí)施中，A-B幀緩沖器機(jī)制的管理由DSP軟件232來(lái)操控。DSP軟件232可決定ULBRP硬件172的輸出是寫入幀緩沖器A250還是寫入幀緩沖器B252。同樣地，DSP軟件232決定ULCRP166的輸入是從幀緩沖器A250讀出還是從幀緩沖器B252讀出。在一些實(shí)施中，于BRP旁路模式的情況下，DSP軟件232可直接傳送CRP輸入數(shù)據(jù)至傳輸幀存儲(chǔ)器170。當(dāng)傳送此CRP輸入數(shù)據(jù)時(shí)，DSP軟件232根據(jù)子幀數(shù)量及時(shí)間槽數(shù)量來(lái)選擇目標(biāo)位址(例如幀緩沖器A或幀緩沖器B)與選擇幀存儲(chǔ)器的位址偏移。在一些實(shí)施中，ULBRP硬件172與ULCRP硬件166配置為控制對(duì)應(yīng)元件是對(duì)幀緩沖器A-B中哪一個(gè)進(jìn)行讀取及寫入。圖IO所示的存儲(chǔ)器排列能促使相對(duì)簡(jiǎn)單且有效的架構(gòu)，其能利用TD-SCDMA標(biāo)準(zhǔn)所提供的靈活性。在一些實(shí)施中，存儲(chǔ)器區(qū)段TS1-TS5中的每一個(gè)更劃分成兩個(gè)或更多個(gè)物理信道，每一個(gè)信道與一種獨(dú)立的傳輸編碼(例如偽隨機(jī)(Pseudo-random，PN)編碼)相關(guān)聯(lián)。S卩，時(shí)間槽可被兩相異編碼所編碼的數(shù)據(jù)共享。這反映出TD-SCDMA標(biāo)準(zhǔn)的分時(shí)以及分碼的技術(shù)特性。圖12A及圖12B表示在一個(gè)時(shí)間槽中物理信道比特的結(jié)構(gòu)。如圖所示，每一時(shí)間槽可以用兩種模式來(lái)排列。圖12A表示使用兩物理信道的存儲(chǔ)器區(qū)段254。此存儲(chǔ)器結(jié)構(gòu)用于擴(kuò)頻系數(shù)2、4、8、或16。此擴(kuò)頻系數(shù)是芯片對(duì)基帶數(shù)據(jù)速率的比率。當(dāng)物理信道的擴(kuò)頻系數(shù)大于1時(shí)，時(shí)間槽可用的存儲(chǔ)器平均地劃分成兩物理信道。例如，存儲(chǔ)器區(qū)段254劃分成兩個(gè)區(qū)段255a及255b，每一區(qū)段對(duì)應(yīng)一個(gè)物理信道。在一時(shí)間槽內(nèi)，每一物理信道的位址(或位置)固定，且分配給每一物理信道的區(qū)段大小為88字節(jié)。通過(guò)使用物理信道的固定存儲(chǔ)器位址，對(duì)于既定的物理信道而言，能更方便判斷對(duì)哪一區(qū)段(例如255a或255b)執(zhí)行數(shù)據(jù)寫入或數(shù)據(jù)讀出。存儲(chǔ)器區(qū)段255a及255b可儲(chǔ)存冗余比特257，其中，冗余比特的數(shù)量對(duì)應(yīng)控制信道比特與擴(kuò)頻系數(shù)的數(shù)量。在一些實(shí)施中，ULCRP166忽略冗余比特257。在此具有4個(gè)可能的例子(對(duì)于所有4個(gè)例子，如圖12A所示，物理信道0(Ph#0)及物理信道l(Ph#l)起始于相同的固定位置)PM0與Ph#l皆有效只有Ph#0有效(Ph#l無(wú)效)只有Ph#l有效(Ph#0無(wú)效)Ph弁0與Ph弁l皆無(wú)效例如，在對(duì)應(yīng)的時(shí)間槽期間，物理信道O可用來(lái)傳輸?shù)谝粩?shù)據(jù)，而第一數(shù)據(jù)儲(chǔ)存在存儲(chǔ)器區(qū)段的位置0-87。在既定的時(shí)間槽期間，物理信道l可用來(lái)傳輸?shù)诙?shù)據(jù)，而第二數(shù)據(jù)儲(chǔ)存在存儲(chǔ)器區(qū)段的位置88-175。第一數(shù)據(jù)與第二數(shù)據(jù)使用相異的編碼來(lái)傳送。圖12B表示僅使用單一物理信道的存儲(chǔ)器區(qū)段。時(shí)間槽可利用的存儲(chǔ)器被單一物理信道使用。如果擴(kuò)頻系數(shù)為1，則在時(shí)間槽內(nèi)將只有一個(gè)物理信道(Ph#0)。ULCRP166忽略冗余比特257。例如，物理信道0在對(duì)應(yīng)的時(shí)間槽期間內(nèi)用來(lái)傳送數(shù)據(jù)，而此數(shù)據(jù)儲(chǔ)存在存儲(chǔ)器區(qū)段的位置0-175。應(yīng)可知，存儲(chǔ)器區(qū)段的大小以及如何根據(jù)物理信道來(lái)劃分?jǐn)?shù)據(jù)區(qū)段僅是一個(gè)范例，而也可使用其它結(jié)構(gòu)。此外，盡管在圖12A及圖12B所示的存儲(chǔ)器區(qū)段中兩個(gè)物理信道是可利用的，但也可使用任何數(shù)量的物理信道。DSP軟件232可選擇性地基于物理信道或時(shí)間槽來(lái)塞填數(shù)據(jù)。此提供了在傳輸幀存儲(chǔ)器170內(nèi)以任何希望的順序塞填數(shù)據(jù)的能力。例如，在多個(gè)CCTrCH的情況下，DSP軟件232可提供CRP數(shù)據(jù)給第一CCTrCH，而B(niǎo)RP硬件提供CRP數(shù)據(jù)給第二CCTrCH。CRP架構(gòu)及程式流程下文敘述CRP架構(gòu)，其使用一種靈活且方便的方法，以控制程式流程。如上關(guān)于圖1的說(shuō)明，DSP核心122可以UL協(xié)同處理器100的主控器身份操作，且控制UL協(xié)同處理器100的操作，以促進(jìn)由移動(dòng)裝置至基地臺(tái)的上鏈傳輸。申請(qǐng)人認(rèn)為給DSP核心程式設(shè)計(jì)師提供關(guān)于控制在何時(shí)以及在何種順序下指定數(shù)據(jù)自UL協(xié)同處理器100傳送的靈活性是有益的，且開(kāi)發(fā)靈活且效率高的架構(gòu)可便于DSP核心程式設(shè)計(jì)師控制UL協(xié)同處理器100。特別的是，對(duì)一軟件程式設(shè)計(jì)師來(lái)說(shuō)明如何設(shè)計(jì)UL協(xié)同處理器100是相對(duì)困難的，尤其是關(guān)于處理儲(chǔ)存在傳輸幀存儲(chǔ)器170的數(shù)據(jù)。申請(qǐng)人開(kāi)發(fā)出對(duì)軟件程式設(shè)計(jì)師簡(jiǎn)化的架構(gòu)，其能促進(jìn)健全且靈活的程式設(shè)計(jì)平臺(tái)。圖13表示ULCRP核心260(其為ULCRP166的一部分)以及許多配置元件來(lái)促進(jìn)靈活的介面，以允許DSP軟件232以靈活且高效率的方法來(lái)控制ULCRP核心260。如上所述，ULCRP166是可靠的，尤其是讀取由ULBRP硬件172所寫入的幀以及更進(jìn)一步處理將由數(shù)字基帶處理器120所傳輸?shù)膸Ｔ谝恍?shí)施中，TD-SCDMA幀的每一個(gè)子幀具有最多5個(gè)關(guān)于上鏈的有效時(shí)間槽。配置寄存器262儲(chǔ)存關(guān)于當(dāng)處理每一個(gè)上鏈時(shí)間槽的數(shù)據(jù)時(shí)，ULCRP核心260如何被配置的數(shù)據(jù)。提供寄存器組來(lái)儲(chǔ)存關(guān)于每一有效時(shí)間槽的時(shí)間槽配置參數(shù)。在此實(shí)施中，由于具有最多5個(gè)上鏈的有效時(shí)間槽，因此，5個(gè)寄存器組用來(lái)儲(chǔ)存5組時(shí)間槽配置參數(shù)。此5個(gè)寄存器組分別為TS配置組A264、TS配置組B266、TS配置組C268、TS配置組D270以及TS配置組E272。每一寄存器組包括相關(guān)時(shí)間槽的配置數(shù)據(jù)(例如264a、266a、268a、270a、272a)。特別的是，每一TS配置組儲(chǔ)存一個(gè)參數(shù)列表，其敘述對(duì)應(yīng)時(shí)間槽的數(shù)據(jù)應(yīng)如何被處理。關(guān)于CRP的參數(shù)列表(例如264b、266b、268b、270b、272b)可包括，例如，每一物理信道的擴(kuò)頻系數(shù)、擾亂編碼、功率控制數(shù)據(jù)、以及功率調(diào)整系數(shù)。每一配置組可包括關(guān)于ULCRP166的所有必要數(shù)據(jù)，以處理對(duì)應(yīng)的時(shí)間槽。此外，每一TS配置組包括一個(gè)觸發(fā)欄位(triggerfield,例如264c、266c、268c、270c、272c)，每一TS配置組更包含參數(shù)欄位(例如欄位264b、266b、268b、270b、272b)。每一TS配置組更包含子幀編號(hào)欄位。TS配置組A264更包含有效TS配置A的欄位246a，TS配置組B266、TS配置組C268、TS配置組D270、以及TS配置組E272也分別包含有效TS配置B的欄位266a、有效TS配置C的欄位268a、有效TS配置D的欄位270a、有效TS配置E的欄位272a。下文將詳細(xì)說(shuō)明。配置數(shù)據(jù)告知ULCRP166如何處理在對(duì)應(yīng)時(shí)間槽內(nèi)待傳送的數(shù)據(jù)。例如，儲(chǔ)存在每一TS配置的參數(shù)配置ULCRP166所使用的演算法，以處理儲(chǔ)存在相關(guān)子幀的數(shù)據(jù)。為了簡(jiǎn)化ULCRP166的軟件概觀，申請(qǐng)人開(kāi)發(fā)出一種隊(duì)列觸發(fā)(queuetrigger)方案，以提供一種靈活機(jī)制來(lái)設(shè)計(jì)如何排序時(shí)間槽(例如，ULCRP處理的時(shí)間槽應(yīng)如何排序)以及每一時(shí)間槽應(yīng)用哪一參數(shù)。處理時(shí)間槽的順序由觸發(fā)FIFO274所控制，其可實(shí)施作為標(biāo)準(zhǔn)先進(jìn)先出36隊(duì)列，決定哪一TS配置組被用來(lái)在特定時(shí)間槽內(nèi)處理數(shù)據(jù)。例如，圖示的觸發(fā)FIFO274在第一輸出位置儲(chǔ)存TS配置A、接著儲(chǔ)存TS配置E以及TS配置C，其表示TA配置組A將使用來(lái)處理一個(gè)時(shí)間槽，接著使用TS配置配組E來(lái)處理一個(gè)時(shí)間槽，接著再使用TS配置配組C來(lái)處理一個(gè)時(shí)間槽等等。應(yīng)在既定時(shí)間內(nèi)處理哪一個(gè)時(shí)間槽(例如TS0、TS1…或TS6)可由DSP軟件來(lái)決定。無(wú)線裝置所使用的有效時(shí)間槽數(shù)量可隨著不同裝置而變化，且也可根據(jù)在無(wú)線裝置上執(zhí)行的軟件來(lái)變化。例如，移動(dòng)電話可使用時(shí)間槽TS1及TS5用于上鏈的操作。因此，在圖13的例子中，TS配置組A及E可使用于當(dāng)前幀(以分別在處理TSl及TS5時(shí)用來(lái)配置CRP)，且TS配置組C可使用給隨后的幀(以在處理隨后幀的TS2時(shí)用來(lái)配置CRP)。儲(chǔ)存在觸發(fā)FIFO274的TS配置組群被提供至一個(gè)多路復(fù)用器276，其選擇哪一個(gè)TS配置組提供至CRP核心260以做處理。如圖13所示，上鏈CRP核心260輸出信號(hào)IRQ。更進(jìn)一步說(shuō)明，在一些例子中，一個(gè)無(wú)線裝置可分配5個(gè)有效時(shí)間槽TS1、TS2、TS3、TS5、及TS6用于上鏈操作。TS配置組A、B、C、D、及E可用來(lái)配置ULCRP核心260，以分別處理與時(shí)間槽TS1、TS2、TS3、TS5、及TS6相關(guān)的數(shù)據(jù)。在一些例子中，一個(gè)無(wú)線裝置可分配5個(gè)有效時(shí)間槽TS1、TS2、TS3、TS4、及TS5用于上鏈操作。TS配置組A、B、C、D、及E可用來(lái)配置ULCRP核心260，以分別處理與時(shí)間槽TS1、TS2、TS3、TS4、及TS5相關(guān)的數(shù)據(jù)。在一些例子中，一個(gè)無(wú)線裝置可分配3個(gè)有效時(shí)間槽TS4、TS5、及TS6給上鏈。TS配置組A、B、C、D、及E中的三個(gè)可用來(lái)配置ULCRP核心260，以分別處理與時(shí)間槽TS4、TS5、及TS6相關(guān)的數(shù)據(jù)。對(duì)于每一有效時(shí)間槽而言，ULCRP核心260通過(guò)多路復(fù)用器(例如圖10的242及244)接收來(lái)自傳輸幀存儲(chǔ)器170的數(shù)據(jù)以及根據(jù)儲(chǔ)存在選擇的TS配置組內(nèi)的參數(shù)傳送數(shù)據(jù)。時(shí)間槽配置組以一個(gè)順序被寫入至觸發(fā)FIFO274，而在此順序中，在TS配置組內(nèi)的相關(guān)觸發(fā)寄存器(例如264c)被使能(例如設(shè)定較高或其它預(yù)設(shè)觸發(fā)值)。一旦觸發(fā)寄存器被使能，相關(guān)TS配置組(例如TSA、TSE、或TSC)被寫入至觸發(fā)FIFO且因而被處理。因此，觸發(fā)的順序成為在相關(guān)時(shí)間槽內(nèi)數(shù)據(jù)的順序，且觸發(fā)FIFO274控制多個(gè)有效配置組中何者在任一既定時(shí)間內(nèi)控制ULCRP核心260。ULCRP核心260的輸出在傳送至DSP核心122之前，可傳送至UL協(xié)同處理器100的內(nèi)部存儲(chǔ)器278。內(nèi)部存儲(chǔ)器278可以是32字深的輸出FIFO278。一旦輸出FIF0278包含16-比特字的最高突發(fā)數(shù)量(burstablenumber)例如4個(gè)字，DSP直接存儲(chǔ)器存取125被告知，其開(kāi)始傳送數(shù)據(jù)至DSP存儲(chǔ)器。此程序還可以用其它適當(dāng)?shù)姆椒▉?lái)完成。因此，配置寄存器262及觸發(fā)FIFO274允許一個(gè)軟件開(kāi)發(fā)者定義大致在任何時(shí)間的理想配置，且接著通過(guò)在既定順序上使能相關(guān)觸發(fā)來(lái)選擇每一時(shí)間槽對(duì)應(yīng)哪一配置。圖13的架構(gòu)的一個(gè)優(yōu)點(diǎn)是在配置與實(shí)際物理時(shí)間槽之間沒(méi)有固定(hard-coded)關(guān)系，此允許軟件動(dòng)態(tài)地決定哪一參數(shù)應(yīng)用在哪一時(shí)間槽。例如，不需要使用第一TS配置組A264來(lái)配置CRP核心260，以處理關(guān)于5個(gè)有效時(shí)間槽中第一者(例如圖10的TS1)的數(shù)據(jù)，但可使用第一TS配置組A264來(lái)配置CRP核心260以處理有效時(shí)間槽中的任一者(例如圖10的TS1至TS5)。在一些實(shí)施中，用于不同時(shí)間槽的TS配置組的順序可能具有一些限制。在一些例子中，選擇性地連續(xù)使用TS配置組A至E以處理一個(gè)幀內(nèi)的多個(gè)時(shí)間槽。因此，在兩時(shí)間槽TS2及TS3內(nèi)傳送數(shù)據(jù)的移動(dòng)電話中，TS配置組A可用于TS2而TS配置組B可用于TS3，或者TS配置組B可用于TS2，而TS配置組C可用于TS3(不使用TS配置組A)。在此例子中，此移動(dòng)電話可能無(wú)法支持TS2來(lái)使用TS配置組B以及無(wú)法支持TS3來(lái)使用TS配置組A。應(yīng)能領(lǐng)會(huì)多個(gè)TS配置組可一次全部被寫入，且接著以不同的順序被觸發(fā)，或者TS配置組的一些次組(subset)可被多次寫入且被多次觸發(fā)。通過(guò)每當(dāng)多個(gè)配置組為可利用時(shí)允許軟件將多個(gè)配置組寫入，如果配置是可利用的，軟件可一次寫入所有的5個(gè)有效配置以減少在CRP硬件166與DSP軟件32之間的相互影響。然而，為了在參數(shù)無(wú)效的情況下能維持靈活度，可一個(gè)接著一個(gè)寫入配置組，且接著以既定順序來(lái)觸發(fā)。圖1所示的芯片配置可使用在一個(gè)無(wú)線裝置，例如移動(dòng)臺(tái)(例如智能手機(jī)(smartphone)或個(gè)人數(shù)字助理(PersonalDigitalAssistant,PDA))中，其遵從TD-SCDMA標(biāo)準(zhǔn)以及/或?qū)拵Тa分多址存取(W-CDMA)標(biāo)準(zhǔn)。圖14是一個(gè)無(wú)線網(wǎng)絡(luò)280的例子示意圖，其中，無(wú)線裝置或移動(dòng)臺(tái)252(在一些通信標(biāo)準(zhǔn)中也稱為使用者設(shè)備)包括圖1的數(shù)字基帶處理器120以及加速器110，且傳送器(稱為手機(jī)基地臺(tái)284)用來(lái)使能對(duì)手機(jī)網(wǎng)絡(luò)的上鏈傳輸。數(shù)字基帶處理器120以及加速器110可組成一個(gè)集成電路的一部分(例如一個(gè)無(wú)線芯片組)，且設(shè)置在移動(dòng)臺(tái)282的電路板上。此手機(jī)網(wǎng)絡(luò)可將移動(dòng)臺(tái)282連接至其它裝置，例如其它移動(dòng)臺(tái)286。應(yīng)可了解，本發(fā)明的觀點(diǎn)形態(tài)可單獨(dú)使用、結(jié)合使用，或者以前文所討論的實(shí)施方式中未指明的配置變化來(lái)使用，因此不將本申請(qǐng)案限制在前文或圖示所提出的細(xì)節(jié)以及元件配置。雖然前文已經(jīng)討論一些例子，但其它實(shí)施或應(yīng)用也可在后述申請(qǐng)專利范圍的精神內(nèi)。此處所敘述的本發(fā)明的多種形態(tài)可以多種方法來(lái)實(shí)施。例如，前述的多種元件可以用硬件、固件、軟件、或其結(jié)合來(lái)實(shí)施。圖6的TTI存儲(chǔ)器架構(gòu)并不限制在上鏈傳輸中使用，還可用于其它目的。多個(gè)主控器共享雙口存儲(chǔ)器而不需使用仲裁器來(lái)仲裁對(duì)雙口存儲(chǔ)器存取(如圖9所示)，可使用于其它系統(tǒng)。時(shí)間槽配置組及觸發(fā)FIFO(如圖13所示)在控制器與數(shù)據(jù)處理器的不同配置種類下可用來(lái)提供更大靈活度。在圖9的例子中，傳輸幀存儲(chǔ)器170可由能被多個(gè)控制器所存取的其它存儲(chǔ)器來(lái)取代，BRP硬件172、CRP硬件166、以及DSP軟件232可以用其它種類的主控器來(lái)取代。本發(fā)明雖用較佳實(shí)施方式說(shuō)明如上，然而其并非用來(lái)限定本發(fā)明的范圍，任何本領(lǐng)域中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，做的任何更動(dòng)與改變，都在本發(fā)明的保護(hù)范圍內(nèi)，具體以權(quán)利要求界定的范圍為準(zhǔn)。39權(quán)利要求1.一種無(wú)線通信方法，上述方法適用于實(shí)施無(wú)線幀均衡化且遵從通信標(biāo)準(zhǔn)的無(wú)線通信裝置中，其中，上述通信標(biāo)準(zhǔn)指定的傳輸時(shí)間間隔為T0*2N毫秒，T0表示預(yù)設(shè)時(shí)間間隔，N表示在由0至M的范圍中的任一整數(shù)，M表示正整數(shù)，上述方法包括將傳輸信道的信道編碼數(shù)據(jù)區(qū)塊儲(chǔ)存至存儲(chǔ)器中，其中，上述存儲(chǔ)器包括多個(gè)存儲(chǔ)行，且每一上述存儲(chǔ)行具有2M個(gè)比特；如果上述信道編碼數(shù)據(jù)區(qū)塊具有多個(gè)比特且上述多個(gè)比特不是2M的整數(shù)倍時(shí)，在上述信道編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述信道編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端；以及以多個(gè)相等大小的區(qū)段自上述存儲(chǔ)器讀取上述信道編碼數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特。2.如權(quán)利要求1所述的無(wú)線通信方法，其特征在于，上述通信標(biāo)準(zhǔn)包括時(shí)分-同步碼分多址存取與寬帶碼分多址存取中至少一者。3.如權(quán)利要求1所述的無(wú)線通信方法，其特征在于，所述的方法更包括對(duì)于每一有效傳輸信道而言，在每一與各自上述有效信道相關(guān)的傳輸時(shí)間間隔，儲(chǔ)存上述有效傳輸信道的信道編碼數(shù)據(jù)區(qū)塊至上述存儲(chǔ)器。4.如權(quán)利要求1所述的無(wú)線通信方法，其特征在于，T0等于10毫秒且M等于3。5.如權(quán)利要求1所述的無(wú)線通信方法，其特征在于，儲(chǔ)存一個(gè)或多個(gè)填充比特的步驟包括儲(chǔ)存比特值均等于0的一個(gè)或多個(gè)填充比特，儲(chǔ)存比特值均等于1的一個(gè)或多個(gè)填充比特以及儲(chǔ)存具有隨機(jī)比特值的一個(gè)或多個(gè)填充比特中至少一個(gè)。6.如權(quán)利要求1所述的無(wú)線通信方法，其特征在于，在上述信道編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述信道編碼數(shù)據(jù)區(qū)塊所占用的上述最后存儲(chǔ)行的末端的步驟的執(zhí)行不需計(jì)算被儲(chǔ)存的上述多個(gè)填充比特的數(shù)量。7.—種無(wú)線通信方法，所述的方法包括以在每一傳輸時(shí)間間隔內(nèi)一個(gè)編碼數(shù)據(jù)區(qū)塊的速率來(lái)儲(chǔ)存編碼數(shù)據(jù)至一個(gè)存儲(chǔ)器，其中，上述傳輸時(shí)間間隔是選擇自一個(gè)預(yù)設(shè)數(shù)值組，上述存儲(chǔ)器包括多個(gè)存儲(chǔ)行，且每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的比特，上述預(yù)設(shè)數(shù)量的比特是根據(jù)上述預(yù)設(shè)數(shù)值組來(lái)決定；對(duì)于上述編碼數(shù)據(jù)區(qū)塊的末端非對(duì)應(yīng)于上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端的每一上述編碼數(shù)據(jù)區(qū)塊而言，在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端，使得上述最后存儲(chǔ)行由部分的上述編碼數(shù)據(jù)區(qū)塊與一個(gè)或多個(gè)填充比特所填滿；以及以一個(gè)或多個(gè)相等大小區(qū)段來(lái)讀取上述編碼數(shù)據(jù)區(qū)塊及上述多個(gè)填充比特。8.如權(quán)利要求7所述的無(wú)線通信方法，其特征在于，每一上述傳輸時(shí)間間隔為T(^2W毫秒，TO表示預(yù)設(shè)時(shí)間間隔，N表示在由0至M的范圍中的任一整數(shù)，M表示正整數(shù)。9.如權(quán)利要求7所述的無(wú)線通信方法，其特征在于，儲(chǔ)存上述編碼數(shù)據(jù)區(qū)塊的步驟、儲(chǔ)存上述多個(gè)填充比特的步驟、以及讀取上述編碼數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特的步驟遵從時(shí)分-同步碼分多址存取標(biāo)準(zhǔn)與寬帶碼分多址存取標(biāo)準(zhǔn)中至少一個(gè)。10.如權(quán)利要求7所述的無(wú)線通信方法，其特征在于，所述的方法更包括在輸入數(shù)據(jù)上執(zhí)行比特速率處理前端處理，以產(chǎn)生上述編碼數(shù)據(jù)。11.如權(quán)利要求7所述的無(wú)線通信方法，其特征在于，所述的方法更包括在從上述存儲(chǔ)器讀取的多個(gè)數(shù)據(jù)區(qū)段上執(zhí)行比特速率處理后端處理。12.如權(quán)利要求7所述的無(wú)線通信方法，其特征在于，在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述編碼數(shù)據(jù)區(qū)塊所占用的上述最后存儲(chǔ)行的末端的步驟的執(zhí)行不需計(jì)算被儲(chǔ)存的上述多個(gè)填充比特的數(shù)量。13.—種無(wú)線通信裝置，其特征在于，所述的裝置包括存儲(chǔ)器，包括多個(gè)存儲(chǔ)行，每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的多個(gè)比特；第一電路，用以將與無(wú)線傳輸鏈相關(guān)的傳輸信道的多個(gè)數(shù)據(jù)區(qū)塊儲(chǔ)存至上述存儲(chǔ)器，以及對(duì)于具有多個(gè)比特且上述多個(gè)比特的數(shù)量非上述預(yù)設(shè)數(shù)量的整數(shù)倍的每一上述數(shù)據(jù)區(qū)塊而言，上述第一電路在上述數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特至上述數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端；以及第二電路，以多個(gè)相等大小的區(qū)段自上述存儲(chǔ)器讀取上述數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特。14.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，對(duì)于與上述無(wú)線傳輸鏈相關(guān)的每一有效傳輸信道而言，上述第一電路在與各自上述有效信道相關(guān)的每一傳輸時(shí)間間隔內(nèi)，儲(chǔ)存數(shù)據(jù)區(qū)塊至上述存儲(chǔ)器。15.如權(quán)利要求14所述的無(wú)線通信裝置，其特征在于，上述第一電路遵從通信標(biāo)準(zhǔn)，上述通信標(biāo)準(zhǔn)指定上述傳輸時(shí)間間隔為T(^2W毫秒，T0表示預(yù)設(shè)時(shí)間間隔，N表示在由O至M的范圍中的任一整數(shù)，M表示正整數(shù)，且每一上述存儲(chǔ)器列包含個(gè)2M比特。16.如權(quán)利要求13所述無(wú)線通信裝置，其特征在于，T0等于10毫秒且M等于3。17.如權(quán)利要求15所述的裝置，其特征在于，上述第二電路在每一上述預(yù)設(shè)時(shí)間間隔T0內(nèi)自上述存儲(chǔ)器讀取數(shù)據(jù)區(qū)段。18.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，上述第一電路在上述多個(gè)數(shù)據(jù)區(qū)塊后儲(chǔ)存上述多個(gè)填充比特至上述存儲(chǔ)器，且不需執(zhí)行計(jì)算要在上述多個(gè)數(shù)據(jù)區(qū)塊的末端后所儲(chǔ)存的上述多個(gè)填充比特的數(shù)量的操作。19.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，上述第一電路與上述第二電路遵從時(shí)分-同步碼分多址存取標(biāo)準(zhǔn)。20.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，上述第一電路包括信道編碼器。21.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，上述第一電路包括比特速率處理前端處理單元。22.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，上述第二電路包括交錯(cuò)器，用來(lái)交錯(cuò)讀取自上述存儲(chǔ)器的數(shù)據(jù)。23.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，上述第二電路包括比特速率處理前端處理單元。24.如權(quán)利要求13所述的無(wú)線通信裝置，其特征在于，儲(chǔ)存一個(gè)或多個(gè)填充比特包括儲(chǔ)存比特值均等于O的一個(gè)或多個(gè)填充比特、儲(chǔ)存比特值均等于1的一個(gè)或多個(gè)填充比特、以及儲(chǔ)存具有隨機(jī)比特值的一個(gè)或多個(gè)填充比特中至少一個(gè)。25.—種無(wú)線芯片組，用以處理上鏈傳輸?shù)臄?shù)據(jù)，其特征在于，所述的無(wú)線芯片組包括傳輸時(shí)間間隔存儲(chǔ)器，包括多個(gè)存儲(chǔ)行，每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的多個(gè)比特；比特速率處理前端處理單元，對(duì)于每一有效傳輸信道而言，在每一傳輸時(shí)間間隔內(nèi)將一個(gè)編碼數(shù)據(jù)區(qū)塊儲(chǔ)存至上述傳輸時(shí)間間隔存儲(chǔ)器，且對(duì)于具有多個(gè)比特且上述多個(gè)比特的數(shù)量非上述預(yù)設(shè)數(shù)量的整數(shù)倍的每一上述編碼數(shù)據(jù)區(qū)塊而言，上述比特速率處理前端處理單元在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特，以填滿上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行；以及比特速率處理后端處理單元，以一個(gè)或多個(gè)相等大小的區(qū)段自上述傳輸時(shí)間間隔存儲(chǔ)器讀取每一上述編碼數(shù)據(jù)區(qū)塊以及相關(guān)的上述填充比特。26.如權(quán)利要求25所述的無(wú)線芯片組，其特征在于，上述比特速率處理前端處理單元在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存一個(gè)或多個(gè)填充比特，以填滿上述編碼數(shù)據(jù)區(qū)塊所占用的上述最后存儲(chǔ)行，且不需執(zhí)行計(jì)算要在上述多個(gè)編碼數(shù)據(jù)區(qū)塊的末端后的上述多個(gè)填充比特的數(shù)量的操作。27.—種無(wú)線通信裝置，其特征在于，所述的裝置包括存儲(chǔ)器，包括多個(gè)存儲(chǔ)行，每一上述存儲(chǔ)行具有預(yù)設(shè)數(shù)量的多個(gè)比特；第一電路，以每一傳輸時(shí)間間隔內(nèi)一個(gè)編碼數(shù)據(jù)區(qū)塊的速率來(lái)儲(chǔ)存編碼數(shù)據(jù)至上述存儲(chǔ)器，其中，上述傳輸時(shí)間間隔是選擇自預(yù)設(shè)數(shù)值組；儲(chǔ)存裝置，將多個(gè)填充比特儲(chǔ)存至上述存儲(chǔ)器，其中，對(duì)于上述編碼數(shù)據(jù)區(qū)塊餓末端非對(duì)應(yīng)于上述編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端的每一上述編碼數(shù)據(jù)區(qū)塊而言，在上述編碼數(shù)據(jù)區(qū)塊的末端后儲(chǔ)存上述多個(gè)填充比特至上述編碼數(shù)據(jù)區(qū)塊所占用的上述最后存儲(chǔ)行的末端，而不需計(jì)算上述多個(gè)填充比特的數(shù)量；以及第二電路，以一個(gè)或多個(gè)相等大小的區(qū)段自上述存儲(chǔ)器讀取上述編碼數(shù)據(jù)區(qū)塊以及上述多個(gè)填充比特。全文摘要本發(fā)明提供一種無(wú)線通信的方法、裝置以及無(wú)線芯片組。其中無(wú)線通信的方法以每一傳輸時(shí)間間隔(TTI)內(nèi)一個(gè)編碼數(shù)據(jù)區(qū)塊的速率來(lái)儲(chǔ)存編碼數(shù)據(jù)至存儲(chǔ)器；對(duì)于信道編碼數(shù)據(jù)區(qū)塊的末端非對(duì)應(yīng)于信道編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行的末端的每一信道編碼數(shù)據(jù)區(qū)塊而言，從信道編碼數(shù)據(jù)區(qū)塊末端儲(chǔ)存一個(gè)或多個(gè)填充比特至信道編碼數(shù)據(jù)區(qū)塊所占用的最后存儲(chǔ)行末端，使得最后存儲(chǔ)行由部分信道編碼數(shù)據(jù)區(qū)塊與一個(gè)或多個(gè)填充比特所填滿；以一個(gè)或多個(gè)相等大小區(qū)段來(lái)讀取信道編碼數(shù)據(jù)區(qū)塊及填充比特。本發(fā)明通過(guò)加入填充比特執(zhí)行無(wú)線幀均衡化操作，達(dá)到速率匹配而不需知道TTI值、以及消除根據(jù)TTI值來(lái)計(jì)算填充比特?cái)?shù)量的需求，硬件設(shè)計(jì)及認(rèn)證可簡(jiǎn)單化。文檔編號(hào)H04B7/26GK101465690SQ20081018568公開(kāi)日2009年6月24日申請(qǐng)日期2008年12月19日優(yōu)先權(quán)日2007年12月20日發(fā)明者托馬斯·F·豪,普瑞何拉得·帕那索塔申請(qǐng)人:聯(lián)發(fā)科技股份有限公司