專利名稱：一種同步動態(tài)存儲器的使用方法
技術領域：
本發(fā)明涉及一種同步動態(tài)存儲器，尤其涉及一種同步動態(tài)存儲器的使 用方法。
背景技術：
同步動態(tài)存儲器(Synchronous Dynamic Random Access Memory, SDRAM)是目前通信和數(shù)碼產品中應用較廣泛的一種存儲器，而其中的2M x32(即2兆x32，下面均采用2M x 32的表述)比特的SDRAM，由于 大多數(shù)芯片并不支持，其運用范圍受到限制，所以價位也較低。相反，4M xl6(即4兆xl6，下面均采用4Mx 16的表述)比特的SDRAM卻廣為 流行，其價位也相對較高，提高了產品成本。
解碼芯片上有一個很重要的引腳，即數(shù)據(jù)掩碼引腳(Data I/O Mask， DQM)，其主要是用來屏蔽不需要的數(shù)據(jù)線，實現(xiàn)存儲系統(tǒng)的設備選擇和總 線控制，包括DQM0 DQM3。其中DQM0控制DQ0 ~ DQ7, DQM1控 制DQ8 ~ DQ15, DQM2 4空制DQ16 ~ DQ23 ， DQM3 4空制DQ24 ~ DQ31 。 對于4比特位寬芯片，兩個芯片共用一個DQM信號線，對于8比特位寬芯 片， 一個芯片占用一個DQM信號，而對于16比特位寬芯片，則需要兩個 DQM引腳。正常情況下，DQM2和DQM3是用于控制VGA行場同步，或 普通的輸入輸出。

發(fā)明內容
本發(fā)明的目的在于針對現(xiàn)有技術的上述缺點，提供一種將2M x 32比特的SDRAM作為4M x 16比特的SDRAM用于解碼芯片的使用方法，以節(jié) 省產品成本。
本發(fā)明的技術方案如下
一種同步動態(tài)存儲器的使用方法，所述方法包括以下步驟
A、 將存儲設備與解碼芯片連接；
B、 軟件判斷所述解碼芯片連接的存儲設備是否為2Mx32比特的 SDRAM;
C、 當所述連接的存儲設備為2M x 32比特的SDRAM時,通過軟件配置 所述解碼芯片的數(shù)據(jù)掩碼引腳和數(shù)據(jù)接口 ，使所述解碼芯片能夠通過其低 16位數(shù)據(jù)線讀寫所述2M x 32比特的SDRAM。
本發(fā)明所述的使用方法，其中，所述步驟A還包括以下步驟 Al、當SDRAM為2Mx32比特的SDRAM時，將其0~ 15位引腳與 16~ 31位引腳從低到高依次并聯(lián)，得到新的0~15位引腳；
本發(fā)明所述的使用方法，其中，所述步驟A還包括以下步驟 A2、將所迷新的0~15位引腳依次與所述解碼芯片的低16位數(shù)椐線 DQ0-DQ15相連接。
本發(fā)明所述的使用方法，其中，所述步驟C中的所述的數(shù)據(jù)掩碼引腳 為DQM2和DQM3。
本發(fā)明通過軟件配置解碼芯片的數(shù)據(jù)掩碼引腳和數(shù)據(jù)接口 ，并修改解 碼芯片與SDRAM的硬件連接，將2Mx32比特的SDRAM當作4M x 16 比特的SDRAM使用，其性能與4M x 16比特的SDRAM是完全一樣，而 使用本發(fā)明方案卻會使成本大幅度降低。


圖1為本發(fā)明實施例的同步動態(tài)存儲器的使用方法的流程圖。
具體實施例方式
以下結合附圖，對本發(fā)明的較佳實施例加以詳細說明。
本發(fā)明中的同步動態(tài)存儲器的使用方法流程如圖l所示，下面結合圖1 對該方法流程作詳細介紹。
步驟S101中，在解碼芯片讀寫外部存儲器之前，先將外部存儲器與解
碼芯片的數(shù)據(jù)接口連接，如果是4Mx 16比特的SDRAM， 一般將其接入解 碼芯片數(shù)據(jù)接口的高16位。當接入的外部存儲器為2M x 32比特的SDRAM 時，先將其32個引腳并聯(lián)，即將引腳0~ 15從低位到高位與16-31的低 位到高位依次并聯(lián)，形成新的0 15位引腳，并將這16位引腳對應連接到 解碼芯片的DQO ~ DQ15數(shù)據(jù)接口上。
在步驟S102中，解碼芯片中的軟件部分判斷其連接的存儲設備是否為 2Mx32比特的SDRAM。
由于采用16比特的SDRAM時，只需要啟用解碼芯片上的DQMO和 DQM1,而當采用32比特的SDRAM時，則必須啟用DQM2和DQM3。本
常打開DQM2和DQM3。這樣可以將SDRAM的32比特數(shù)據(jù)分成兩個解 碼芯片所需要的16比特數(shù)據(jù)，而2M x 32比特也就變成了 2M x 2 x 16比特， 可以替代常用的4M x 16比特的SDRAM。
所以，如杲解碼芯片連接的存儲設備為2M x 32比特的SDRAM的話， 則執(zhí)行步驟S103,即軟件配置解碼芯片上的數(shù)據(jù)掩碼引腳DQM2和DQM3 的屬性，啟用DQM2和DQM3，并配置解碼芯片的輸入輸出數(shù)據(jù)接口屬性， 使解碼芯片可以通過其低16位數(shù)據(jù)接口 DQ0-DQ15讀寫外接的SDRAM。 然后執(zhí)行步驟S104,解碼芯片.讀寫2M x 32比特的SDRAM。 如果解碼芯片上連接的存儲設備不是2M x 32比特的SDRAM,例如是 4Mx 16比特的SDRAM,則按照一般的存儲設備來讀寫，其具體讀寫方式 不再贅述。本發(fā)明通過軟件配置解碼芯片的數(shù)據(jù)掩碼引腳和數(shù)據(jù)接口 ，并修改解
碼芯片與SDRAM的硬件連接，將2Mx 32比特的SDRAM當作4M x 16 比特的SDRAM使用，其性能與4M x 16比特的SDRAM是完全一樣，而 使用本發(fā)明方案卻會使成本大幅度降低。
應當理解的是，對本領域普通技術人員來說，可以才艮據(jù)上述說明加以 改進或變換，而所有這些改進和變換都應屬于本發(fā)明所附權利要求的保護 范圍。
權利要求
1、一種同步動態(tài)存儲器的使用方法，所述方法包括以下步驟A、將存儲設備與解碼芯片連接；B、軟件判斷所述解碼芯片連接的存儲設備是否為2M×32比特的SDRAM；C、當所述連接的存儲設備為2M×32比特的SDRAM時，通過軟件配置所述解碼芯片的數(shù)據(jù)掩碼引腳和數(shù)據(jù)接口，使所述解碼芯片能夠通過其低16位數(shù)據(jù)線讀寫所述2M×32比特的SDRAM。
2、 如權利要求1所述的使用方法，其特征在于，所述步驟A還包括以下步驟Al、當SDRAM為2Mx32比特的SDRAM時，將其0~15位引腳與16~ 31位引腳從低到高依次并聯(lián)，得到新的0~ 15位引腳；。
3、 如權利要求2所述的使用方法，其特征在于，所述步驟A還包括以下步驟A2、將所述新的0~15位引腳依次與所述解碼芯片的低16位數(shù)據(jù)線DQ0 DQ15相連接。
4、 如權利要求3所述的使用方法，其特征在于，所述步驟C中的所述的數(shù)據(jù)掩碼引腳為DQM2和DQM3 。
全文摘要
本發(fā)明公開了一種同步動態(tài)存儲器的使用方法，所述方法包括以下步驟將存儲設備與解碼芯片連接；軟件判斷所述解碼芯片連接的存儲設備是否為2M×32比特的SDRAM；當所述連接的存儲設備為2M×32比特的SDRAM時，通過軟件配置所述解碼芯片的數(shù)據(jù)掩碼引腳和數(shù)據(jù)接口，使所述解碼芯片能夠通過其低16位數(shù)據(jù)線讀寫所述2M×32比特的SDRAM。本發(fā)明通過軟件配置解碼芯片的數(shù)據(jù)掩碼引腳和數(shù)據(jù)接口，并修改解碼芯片與SDRAM的硬件連接，將2M×32比特的SDRAM當作4M×16比特的SDRAM使用，其性能與4M×16比特的SDRAM是完全一樣，而使用本發(fā)明方案卻會使成本大幅度降低。
文檔編號H04N7/24GK101489124SQ20081024212
公開日2009年7月22日 申請日期2008年12月31日 優(yōu)先權日2008年12月31日
發(fā)明者張國志, 雄 祝, 蔣宏鈺 申請人:深圳裕達富電子有限公司