專利名稱：多載波數(shù)字中頻濾波器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種多載波并可進行帶寬調(diào)整的數(shù)字中頻濾波器。
技術(shù)背景
常規(guī)的模擬濾波器載波數(shù)只能是一個中頻濾波器硬件對應(yīng)一個載波。這樣如果需要做成 多載波的話，就需要多個硬件。而目前市場上存在的專用芯片數(shù)字濾波器，也存在著單硬件 板載波總數(shù)僅能達到4載波水平的限制，這也就是說如果市場需求是8載頻，那么該專用芯 片設(shè)計只能用兩套硬件來實現(xiàn)，這樣就大大地提高了硬件成本。分析當(dāng)前市場的需求可知， 當(dāng)前主要的G網(wǎng)多載波濾波器需求的載波數(shù)越來越多，通常8載波數(shù)字基站需要8載中頻濾 波器。而當(dāng)前已經(jīng)有存在12載波數(shù)字基站，也就是需要12載的數(shù)字中頻濾波器。最近，又 提出16載波數(shù)字中頻濾波器的需求。另一方面，當(dāng)市場對載波數(shù)要求越來越多的時候，對數(shù) 字濾波器的帶寬也是一種挑戰(zhàn)。 發(fā)明目的
針對上述問題，本實用新型的目的在于提供一種多載波數(shù)字中頻濾波器，該多載波數(shù)字 中頻濾波器有利于簡化設(shè)備結(jié)構(gòu)，降低硬件成本。
本發(fā)明是這樣實現(xiàn)的模擬前端輸入信號輸入ADC芯片，該芯片的輸出數(shù)據(jù)輸入主處理 器，該主處理器的數(shù)據(jù)輸出又輸入DAC芯片，DAC芯片的輸出數(shù)據(jù)作為模擬后端的輸入信號； 時鐘模塊的輸出連接到各個芯片的時鐘輸入端；主處理器的數(shù)字前端輸出和數(shù)字后端輸入與 數(shù)字接口相連接；單片機的輸出端連接到時鐘模塊和DAC芯片。
本實用新型的有益效果是最多可進行一個天線18載波上下變頻，并且可進行帶寬的微 調(diào)，以滿足不同的需求。該設(shè)計所采用的硬件結(jié)構(gòu)極為簡單，只需要一個資源充足的FPGA芯 片，以及滿足具體設(shè)計要求的ADC和DAC即可實現(xiàn)一個數(shù)字中頻多載波GSM中頻選頻器。并 且可以方便地進行軟件升級。

-
以下結(jié)合附圖和實施例對本實用新型進一步說明。 圖1是本實用新型的硬件原理框圖。 圖2下變頻器的原理框圖。 圖3上變頻器的原理框圖。 具體實施例
本實用新型多載波數(shù)字中頻濾波器，模擬前端輸入信號輸入ADC芯片，該芯片的輸出數(shù)
據(jù)輸入主處理器，該主處理器的數(shù)據(jù)輸出又輸入DAC芯片，DAC芯片的數(shù)據(jù)作為模擬后端的 輸入信號；時鐘模塊的輸出連接到各個芯片的時鐘輸入端；主處理器的數(shù)字前端輸出和數(shù)字 后端輸入與數(shù)字接口相連接；單片機的輸出端連接到時鐘模塊和DAC芯片。
上述的ADC芯片為AD14155，主處理器為XC4VSX35， DAC芯片為AD9779,時鐘模塊為 CDCM7005，單片機為ATMEL16L。
本實用新型采用FPGA芯片作為設(shè)計的核心硬件，這樣可以達到設(shè)計足夠靈活，可方便進 行軟件升級的目的。主要的解決方案在于所設(shè)計的軟件部分。該軟件主要分為兩個大模^i， 一是數(shù)字下變頻，二是數(shù)字上變頻。主要的核心處理單元是DSP模塊(主要用來作乘法運算)。 為了實現(xiàn)更多載波數(shù)，在設(shè)計中采用DSP多通道復(fù)用技術(shù)。DSP的多通道利用技術(shù)主要體現(xiàn) 在輸入的信號為多載波混合信號。數(shù)據(jù)速率為76.8MSPS，系統(tǒng)時鐘為307.2MHz。 DSP模塊的 時鐘為系統(tǒng)時鐘。因此，DSP有4個可用的數(shù)據(jù)處理時鐘。第一級濾波器采用10階半帶濾波 器。則用來表達該半帶濾波器的系數(shù)有l(wèi)l個。如下-
由濾波器系數(shù)可以看出，利用該半帶濾波器,只需要4個系數(shù)的計算量，而當(dāng)前一個DSP 模塊剛好夠處理該濾波器系數(shù)。其它的三級濾波器也采用同樣的方法處理濾波器系數(shù)。這樣 通過提高系統(tǒng)時鐘頻率來提高DSP的處理能力。數(shù)據(jù)先經(jīng)過NCO進行整體的下搬移，再進行 抽取濾波把數(shù)據(jù)速率降低到19.2MSPS，接著分通道進行各個載波的微調(diào)，使每個載波均下搬 到0頻，最后再分別進入抽取濾波器，把數(shù)據(jù)速率降低到1.28MSPS,從而實現(xiàn)了數(shù)字下變頻。 濾波器的帶寬可調(diào)體現(xiàn)在濾波器的系數(shù)在一定的范圍里可調(diào)。 一定的范圍指在DSP模塊處理 能力范圍里可調(diào)。比如說第一級濾波器采用半帶濾波器，則其非零系數(shù)可以等于4個，也可 以小于4。因此也達到了設(shè)計的靈活性。同理，數(shù)字上變頻過程和下變頻剛好相反。
圖1中，AD14C155為14位模數(shù)轉(zhuǎn)換芯片。它把外部的中頻信號數(shù)字化后送給后級FPGA 進行中頻選頻處理，最后把輸出的數(shù)字信號經(jīng)數(shù)模轉(zhuǎn)換芯片，轉(zhuǎn)為模擬量輸出。整個系統(tǒng)的 時鐘由CDCM7005提供。各芯片寄存器的配置由ATMEL16L單片機完成。
圖2和圖3分別是下變頻器和上變頻器的原理圖。從圖中可以看到DDC和DUC的幾個基 本模塊是一致的。重點在于濾波器模塊的設(shè)計，設(shè)計中用到4級級聯(lián)濾波。最多可以進行一 個天線18載波上下變頻，并且可以進行帶寬的微調(diào)，以滿足不同的需求。該設(shè)計所采用的硬 件結(jié)構(gòu)極為簡單，只需要一個資源充足的FPGA芯片，以及滿足具體設(shè)計要求的ADC和DAC即 可實現(xiàn)一個數(shù)字中頻多載波GSM中頻選頻器。并且可以方便地進行軟件升級。
權(quán)利要求1. 一種多載波數(shù)字中頻濾波器，其特征在于模擬前端輸入信號輸入ADC芯片，該芯片的輸出數(shù)據(jù)輸入主處理器，該主處理器的數(shù)據(jù)輸出又輸入DAC芯片，DAC芯片的數(shù)據(jù)輸出作為模擬后端的輸入信號；時鐘模塊的輸出連接到各個芯片的時鐘輸入端；主處理器的數(shù)字前端輸出和數(shù)字后端輸入與數(shù)字接口相連接；單片機的輸出端連接到時鐘模塊和DAC芯片。
2. 根據(jù)權(quán)利要求書1所述的一種多載波數(shù)字中頻濾波器，其特征在于所述的ADC芯片為 AD14155，主處理器為XC4VSX35， DAC芯片為AD9779，時鐘模塊為CDCM7005，單 片機為ATMEL16L。
專利摘要本實用新型涉及一種多載波數(shù)字中頻濾波器，模擬前端輸入信號輸入ADC芯片，該芯片的輸出數(shù)據(jù)輸入主處理器，該主處理器的數(shù)據(jù)輸出又輸入DAC芯片，DAC芯片的輸出數(shù)據(jù)作為模擬后端的輸入信號；時鐘模塊的輸出連接到各個芯片的時鐘輸入端；主處理器的數(shù)字前端輸出和數(shù)字后端輸入與數(shù)字接口相連接；單片機的輸出端連接到時鐘模塊和DAC芯片。本實用新型的有益效果是最多可進行一個天線18載波上下變頻，并且可進行帶寬的微調(diào)，以滿足不同的需求。該設(shè)計所采用的硬件結(jié)構(gòu)極為簡單，只需要一個資源充足的FPGA芯片，以及滿足具體設(shè)計要求的ADC和DAC即可實現(xiàn)一個數(shù)字中頻多載波GSM中頻選頻器。并且可以方便地進行軟件升級。
文檔編號H04B1/00GK201207640SQ20082010244
公開日2009年3月11日 申請日期2008年5月28日 優(yōu)先權(quán)日2008年5月28日
發(fā)明者陳玉海 申請人:福建三元達通訊股份有限公司