專利名稱：：半導(dǎo)體集成電路及其設(shè)計方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及對在半導(dǎo)體集成電路的異步時鐘域之間的數(shù)據(jù)傳輸(交接)中發(fā)生的電路工作異常進(jìn)行檢測并救濟(jì)的技術(shù)。
背景技術(shù)：
：半導(dǎo)體集成電路由以相位和頻率不同的各種時鐘進(jìn)行工作的多個同步電路構(gòu)成，將以共用時鐘進(jìn)行工作的電路部分稱作時鐘域。需要在不同的時鐘域之間進(jìn)行數(shù)據(jù)傳輸，以往，異步時鐘域之間的數(shù)據(jù)傳輸是采用直接連接以不同的時鐘工作的數(shù)據(jù)發(fā)送方觸發(fā)器和數(shù)據(jù)接收方觸發(fā)器的構(gòu)造來進(jìn)行數(shù)據(jù)傳輸?shù)摹Ｔ谶@種構(gòu)造的情況下，有時引起被稱作"亞穩(wěn)定(metastable)，，的問題。亞穩(wěn)定是在接收方觸發(fā)器的時鐘轉(zhuǎn)變的同時改變數(shù)據(jù)值的情況下產(chǎn)生的，接收方觸發(fā)器的輸出進(jìn)行有限時間振蕩，其間該值是不確定的。當(dāng)該數(shù)據(jù)傳送到后級的邏輯電路時，引起錯誤或不可靠的工作。作為其對策，采取在接收方觸發(fā)器的后級追加觸發(fā)器而成為雙緩沖的對策。由此，即使在接收方觸發(fā)器中數(shù)據(jù)不確定，也能夠防止向后級的邏輯電路傳送不確定的數(shù)據(jù)。亞穩(wěn)定狀態(tài)一般設(shè)為到下一個時鐘沿之前是穩(wěn)定的，所追加的觸發(fā)器的輸出將已穩(wěn)定的數(shù)據(jù)輸出。另外，在觸發(fā)器的時鐘轉(zhuǎn)變的同時改變數(shù)據(jù)值的情況下，存在與亞穩(wěn)定問題不同的、輸出不表示正常值的問題。這是由于在建立保持時間(setupholdtime)中存在接收數(shù)據(jù)的變化點(diǎn)時不知道取得變化前數(shù)據(jù)和變化后數(shù)據(jù)中的哪一個而發(fā)生的。該問題用上述的雙緩沖對策是不能應(yīng)對的。對于該課題，通過采用控制數(shù)據(jù)的變換定時的數(shù)據(jù)變換電路和使用了數(shù)據(jù)緩沖裝置的信號交換電路，不會在6建立保持時間中存在接收數(shù)據(jù)變化點(diǎn)這樣的情況下產(chǎn)生"數(shù)據(jù)的錯誤鎖存"，實(shí)施了可靠地進(jìn)行數(shù)據(jù)傳輸?shù)膶Σ?。例如，專利文獻(xiàn)1涉及數(shù)據(jù)變換電路，公開了如下這樣的數(shù)據(jù)變換電路，即當(dāng)在異步時鐘間進(jìn)行數(shù)據(jù)的變換時，通過控制數(shù)據(jù)的變換定時，使變換時不發(fā)生數(shù)據(jù)錯誤。另外，專利文獻(xiàn)2公開了經(jīng)由數(shù)據(jù)緩沖裝置在異步時鐘域間傳輸數(shù)據(jù)的傳送方法及裝置。專利文獻(xiàn)1:日本特開平8-237232號公報專利文獻(xiàn)2:國際公開第03/039061號
發(fā)明內(nèi)容但是，在異步數(shù)據(jù)傳輸中，除了上述問題之外，還存在應(yīng)取得的數(shù)據(jù)在發(fā)送到接收方之前發(fā)生變化而用接收方的觸發(fā)器不能取得數(shù)據(jù)的"數(shù)據(jù)丟失"的問題。關(guān)于這個問題，數(shù)據(jù)原本未發(fā)送到是問題所在，其是與以往解決的課題不同的課題。如果使用數(shù)據(jù)變換電路和信號交換電路，則能夠比較安全地進(jìn)行異步數(shù)據(jù)的傳輸。但是，難以根據(jù)由電路資源的再利用而產(chǎn)生的時鐘域之間數(shù)據(jù)傳輸標(biāo)準(zhǔn)的限制和異步傳輸位置的多少來進(jìn)行電路修正等，因此有很多不能采用這種數(shù)據(jù)傳輸電路構(gòu)造的情況。根據(jù)以上的理由，異步傳輸通常幾乎是具有直接連接發(fā)送方觸發(fā)器和接收方觸發(fā)器這樣的構(gòu)造的情況。這種異步傳輸構(gòu)造依賴于時鐘之間的定時，不會保證準(zhǔn)確地傳輸數(shù)據(jù)，所以具有上述"亞穩(wěn)定"、"數(shù)據(jù)的錯誤鎖存"、"數(shù)據(jù)丟失，，的問題，在開發(fā)中進(jìn)行驗(yàn)證是必須的。該驗(yàn)證在RTL設(shè)計階段通過邏輯模擬和電路數(shù)據(jù)的構(gòu)造驗(yàn)證來實(shí)施，在掩膜訂購前發(fā)現(xiàn)所有的電路工作異常，且完成對所有的電路工作異常的電路修正，以此為前提推進(jìn)開發(fā)。但是，在設(shè)計階段，很難徹底地預(yù)測最終商品上可產(chǎn)生的相位偏差，當(dāng)前不能實(shí)施設(shè)想了多種時鐘相位關(guān)系的驗(yàn)證。其結(jié)果，在芯片評價時或商品設(shè)置(set)評價時發(fā)現(xiàn)電路工作異常，產(chǎn)生掩膜的重新制作，結(jié)果，導(dǎo)致產(chǎn)生掩膜修正費(fèi)用，這已成為課題。本發(fā)明用于解決上述課題，其目的在于提供一種電路構(gòu)造，即使在芯片評價時、或設(shè)置商品開發(fā)時也能夠監(jiān)視在異步時鐘域之間的數(shù)據(jù)傳輸中是否發(fā)生電路工作異常，在發(fā)現(xiàn)電路工作異常的情況下能夠救濟(jì)電路工作異常而不會進(jìn)行掩膜的重新制作。為了達(dá)成上述目的，本發(fā)明的半導(dǎo)體集成電路是在以不同的時鐘工作的異步時鐘域之間進(jìn)行數(shù)據(jù)傳輸?shù)陌雽?dǎo)體集成電路，其特征在于，例如具有如下那樣的異步異常檢測電路和異步異常救濟(jì)電路。即，異步異常檢測電路具有將彼此為異步的時鐘信號和與數(shù)據(jù)傳輸相關(guān)聯(lián)的信號作為輸入信號并判斷是否滿足所希望的信號條件的異步異常判斷部。另外，異步異常救濟(jì)電路具有用于在不滿足能夠正常地進(jìn)行數(shù)據(jù)傳送的條件時修正異步傳輸位置的信號狀態(tài)以使?jié)M足所希望的信號條件的異步異常救濟(jì)部。根據(jù)本發(fā)明，即使在難以進(jìn)行完整驗(yàn)證的異步傳輸部中，在設(shè)計階段不能進(jìn)行異步傳輸位置的充分驗(yàn)證，在開發(fā)芯片內(nèi)殘留有異步異常的情況下，也能夠利用異步異常檢測電路在評價芯片時、商品設(shè)置時容易地檢測異步異常。而且，即使在評價芯片時、商品設(shè)置評價時發(fā)現(xiàn)電路異常的情況下，也能夠通過使異步異常救濟(jì)電路變?yōu)橛行硇迯?fù)異常位置(異常之處)，而不進(jìn)行電路數(shù)據(jù)的修正和掩膜的重新制作圖1是表示本發(fā)明的異步傳輸部中的基本電路結(jié)構(gòu)的圖。圖2是表示異步異常檢測電路的基本內(nèi)部結(jié)構(gòu)的圖。圖3是表示異步異常救濟(jì)電路的基本內(nèi)部結(jié)構(gòu)的圖。圖4是表示異步數(shù)據(jù)傳送電路的圖。圖5是圖4的數(shù)據(jù)傳送工作正常時的時序圖。圖6是圖4的數(shù)據(jù)傳送工作異常時的時序圖。圖7是表示判斷是否滿足抽樣定理的異步異常檢測電路的結(jié)構(gòu)8例的圖。圖8是表示使用了控制信號的異步數(shù)據(jù)傳送電路的圖。圖9是圖8的數(shù)據(jù)傳送工作正常時的時序圖。圖IO是圖8的數(shù)據(jù)傳送工作異常時的時序圖。圖11是表示進(jìn)行數(shù)據(jù)變化點(diǎn)校驗(yàn)的異步異常檢測電路的圖。圖12是表示利用觸發(fā)器延長發(fā)送數(shù)據(jù)長度的異步異常救濟(jì)電路的圖。圖13是表示圖12的異步異常救濟(jì)電路變?yōu)橛行r的時序圖。圖14是表示利用數(shù)據(jù)存儲電路延長發(fā)送數(shù)據(jù)長度的異步異常救濟(jì)電路的圖。圖15是圖14的異步異常救濟(jì)電路變?yōu)橛行r的時序圖。圖16是表示檢測并救濟(jì)亞穩(wěn)定異常的異步數(shù)據(jù)傳送電路的圖。圖17是表示圖16中的亞穩(wěn)定異常檢測電路的結(jié)構(gòu)例的圖。圖18是表示圖16中的亞穩(wěn)定異常救濟(jì)電路的結(jié)構(gòu)例的圖。圖19是表示由掃描鏈構(gòu)成圖2中的輸出部時的結(jié)構(gòu)例的圖。圖20是表示具有歷史存儲功能的異步異常救濟(jì)電路的圖。圖21是表示控制異步異常檢測電路和異步異常救濟(jì)電路的系統(tǒng)結(jié)構(gòu)例的圖。圖22是表示安裝有異步異常檢測電路和異步異常救濟(jì)電路的半導(dǎo)體集成電路的初始啟動例程(routine)的例子的圖。圖23導(dǎo)體集成電路的設(shè)計環(huán)境例的圖到半導(dǎo)體集成電路中的設(shè)計流程例的圖才示號^兌明101異步異常檢測電路102異步異常救濟(jì)電路201異步異常判斷部202輸出部301異步異常救濟(jì)部302救濟(jì)切換部303救濟(jì)電路控制部401數(shù)據(jù)發(fā)送方觸發(fā)器402數(shù)據(jù)接收方觸發(fā)器701發(fā)送數(shù)據(jù)變化檢測電路702接收時鐘計數(shù)器電路703發(fā)送數(shù)據(jù)存儲電路704比較器801數(shù)據(jù)發(fā)送方觸發(fā)器802數(shù)據(jù)接收方觸發(fā)器1101發(fā)送數(shù)據(jù)存儲電路1102比較器1204~1209數(shù)據(jù)延遲觸發(fā)器1402數(shù)據(jù)存儲電路1601數(shù)據(jù)發(fā)送方觸發(fā)器1602、1603數(shù)據(jù)接收方觸發(fā)器1604亞穩(wěn)定異常檢測電^各1605亞穩(wěn)定異常救濟(jì)電路1701發(fā)送數(shù)據(jù)變化檢測電路1702發(fā)送數(shù)據(jù)存儲電路1703接收時鐘計數(shù)器電路1704比較器1801異步異常救濟(jì)部1802救濟(jì)電路控制部1803救濟(jì)切換部1804~1806亞穩(wěn)定應(yīng)對觸發(fā)器1901~1904掃描觸發(fā)器1905數(shù)據(jù)輸出控制電路2001異步相關(guān)信號歷史存儲部2100半導(dǎo)體集成電路2101、2102時鐘域電路2103微型控制器單元(MCU)具體實(shí)施例方式以下，根據(jù)附圖詳細(xì)說明涉及半導(dǎo)體集成電路的電路驗(yàn)證方法的本發(fā)明的實(shí)施方式?！秾?shí)施方式1》圖1表示本發(fā)明的半導(dǎo)體集成電路內(nèi)的異步傳輸部的基本電路結(jié)構(gòu)。101是檢測異步傳輸?shù)碾娐樊惓５漠惒疆惓z測電路，102是救濟(jì)異步異常的異步異常救濟(jì)電路。異步異常檢測電路101采用將發(fā)送數(shù)據(jù)、時鐘以及控制信號等異步傳輸相關(guān)信號組Asyn—SIG—II作為輸入，并輸出異步異常信息ERROR—SIG—I和ERROR-SIG-0的結(jié)構(gòu)。異步異常信息ERROR-SIG—I是在半導(dǎo)體集成電路的內(nèi)部使用的信息，異步異常信息ERROR—SIG—是被輸入到半導(dǎo)體集成電路的外部的信息。異步異常救濟(jì)電路102采用將發(fā)送數(shù)據(jù)、時鐘、控制信號等異步傳輸相關(guān)信號組Asyn—SIG—12和上述異步異常信息ERROR—SIG—I作為輸入，并輸出救濟(jì)處置后的異步傳輸相關(guān)信號組Asyn—SIG—O的結(jié)構(gòu)。異步傳輸相關(guān)信號組Asyn—SIG—II和Asyn—SIG圖2是表示異步異常檢測電路101的基本內(nèi)部結(jié)構(gòu)的圖。其包括針對預(yù)先定義的為正常傳輸數(shù)據(jù)而應(yīng)滿足的信號條件來判斷輸入信號是否滿足所希望的信號條件的異步異常判斷部201;和在不滿足信號條件的情況下將異步異常信息輸出到外部的輸出部202。ERROR—SIG—X是從異步異常判斷部201發(fā)送到輸出部202的異步異常信息。ii圖3是表示異步異常救濟(jì)電路102的基本內(nèi)部結(jié)構(gòu)的圖。其包括用于在各信號狀態(tài)不滿足能夠以異步傳輸正常地進(jìn)行數(shù)據(jù)傳送的條件時修正異步傳輸位置的信號狀態(tài)以滿足所希望的信號條件的異步異常救濟(jì)部301;使該異步異常救濟(jì)部301對電路異常位置為有效、無效的救濟(jì)切換部302;以及生成并輸出通過管理并掌握救濟(jì)狀態(tài)來控制救濟(jì)電路的控制信號的救濟(jì)電路控制部303。首先，異步異常檢測電路101利用判斷部201來判斷在異步傳輸中是否滿足應(yīng)滿足的信號條件。在信號狀態(tài)不符合應(yīng)滿足的信號條件的情況下，異步異常檢測電路101利用輸出部202輸出異步異常信息ERROR—SIG—O和ERROR—SIG—I。所輸出的異步異常信息ERROR一SIG一I被輸入到異步異常救濟(jì)電路102。在接收到異步異常信息的救濟(jì)電路102中，由救濟(jì)電路控制部303生成控制信號，由救濟(jì)切換部302使異步異常救濟(jì)部301為有效。由此，能夠進(jìn)行異步異常的修正。《實(shí)施方式2》對以下結(jié)構(gòu)進(jìn)行說明在實(shí)施方式1所示的異步異常檢測電路101中檢測各異步相關(guān)信號是否滿足用于在接收方觸發(fā)器接收數(shù)據(jù)之前發(fā)送數(shù)據(jù)不會丟失，而由接收方觸發(fā)器可靠地接收數(shù)據(jù)的發(fā)送時鐘、接收時鐘以及發(fā)送數(shù)據(jù)應(yīng)滿足的條件。圖4表示從高速時鐘域向低速時鐘域的異步數(shù)據(jù)傳送電路，401是數(shù)據(jù)發(fā)送方的觸發(fā)器，402是數(shù)據(jù)接收方的觸發(fā)器。另外，CLK-A是發(fā)送時鐘，DATA—A是發(fā)送數(shù)據(jù)，CLK—B是接收時鐘，DATA—B是接收數(shù)據(jù)。兩個觸發(fā)器401，402以異步的時鐘進(jìn)行工作，兩個觸發(fā)器401,402之間異步地傳輸數(shù)據(jù)。圖5表示圖4的數(shù)據(jù)傳送工作為正常時的時序圖。另外，圖6表示圖4的數(shù)據(jù)傳送工作為異常時的時序圖?？芍趫D5中，發(fā)送數(shù)據(jù)DATA—A在足夠長的期間被保持，所以數(shù)據(jù)正常地被傳送到數(shù)據(jù)接收方的觸發(fā)器402，而在圖6中直到接收時鐘CLK-B的上升沿為止發(fā)送數(shù)據(jù)DATA—A發(fā)生了變化，所以數(shù)據(jù)沒有正常地被傳送到數(shù)據(jù)接收方的觸發(fā)器402。在異步數(shù)據(jù)傳輸中，為了可靠地接收發(fā)送方數(shù)據(jù)，必須是發(fā)送數(shù)據(jù)寬度>接收時鐘周期的關(guān)系，當(dāng)在上述關(guān)系中將收發(fā)的各時鐘周期和時鐘周期數(shù)作為參數(shù)來表現(xiàn)發(fā)送數(shù)據(jù)寬度的條件，將各時鐘周期和時鐘周期數(shù)變形時，需要滿足如下關(guān)系式發(fā)送數(shù)據(jù)的周期數(shù)^(接收時鐘周期+發(fā)送時鐘周期)/發(fā)送時鐘周期…(式1)如果周期比為1:1.2(發(fā)送接收)時，則發(fā)送數(shù)據(jù)的周期數(shù)為2.2以上，發(fā)送數(shù)據(jù)的值在3個發(fā)送周期內(nèi)不能變化。在本發(fā)明中，將(式1)的條件稱作"抽樣定理"。圖7表示檢測是否滿足上述關(guān)系的電路結(jié)構(gòu)例。圖7的異步異常檢測電路101包括檢測發(fā)送數(shù)據(jù)的變化點(diǎn)的發(fā)送數(shù)據(jù)變化檢測電路701;對接收方觸發(fā)器的時鐘進(jìn)行計數(shù)的接收時鐘計數(shù)器電路702;暫時保持?jǐn)?shù)據(jù)變化時刻的發(fā)送數(shù)據(jù)DATA—A—Pl的發(fā)送數(shù)據(jù)存儲電路703;以及將發(fā)送時鐘CLK—A、接收時鐘計數(shù)值CNT-B、存儲在發(fā)送數(shù)據(jù)存儲電路703中的數(shù)據(jù)變化時的發(fā)送數(shù)據(jù)DATA一A—P2以及最新的發(fā)送數(shù)據(jù)DATA—A作為輸入的比較器704。發(fā)送數(shù)據(jù)DATA-A、發(fā)送時鐘CLK—A以及接收時鐘CLK—B相當(dāng)于圖1中的Asyn—SIG—II。當(dāng)發(fā)送數(shù)據(jù)變化檢測電路701檢測出發(fā)送數(shù)據(jù)DATA—A變化時，利用復(fù)位信號RST使接收時鐘計數(shù)器電路702復(fù)位。接收時鐘計數(shù)器電路702的計數(shù)值CNT—B是以發(fā)送周期為單位示出保持有發(fā)送數(shù)據(jù)DATA—A的期間。接收數(shù)據(jù)變化檢測電路701使接收時鐘計數(shù)器電路702復(fù)位時，將此時刻的發(fā)送數(shù)據(jù)DATA—A—PI暫時存儲到發(fā)送數(shù)據(jù)存儲電路703。存儲在發(fā)送數(shù)據(jù)存儲電路703的數(shù)據(jù)DATA—A—P2被保持到下一次校驗(yàn)開始為止。比較器704是在從發(fā)送數(shù)據(jù)DATA—A發(fā)生變化時刻到存儲到發(fā)送數(shù)據(jù)存儲電路703中的發(fā)送數(shù)據(jù)DATA—A—P2和發(fā)送數(shù)據(jù)DATA—A滿足(式1)的條件的發(fā)送時鐘周期期間，比較數(shù)據(jù)變化時的發(fā)送數(shù)據(jù)DATA—A—P2與最新的發(fā)送數(shù)據(jù)DATA—A的值是否一致。如果數(shù)據(jù)不一致時，判斷為發(fā)生異常，輸出包括錯誤信息和不足的時鐘周期數(shù)的信息的異步異常信息ERROR—SIG-I和ERROR—SIG-O?！秾?shí)施方式3》對以下結(jié)構(gòu)進(jìn)行說明在實(shí)施方式1所示的異步異常檢測電路101中檢測各信號是否滿足用于在帶控制信號的觸發(fā)器之間的異步數(shù)據(jù)傳送中由接收方觸發(fā)器可靠地接收數(shù)據(jù)的條件。圖8表示使用控制信號時從高速時鐘域向低速時鐘域的數(shù)據(jù)傳送電路，801是數(shù)據(jù)發(fā)送方的觸發(fā)器，802是數(shù)據(jù)接收方的觸發(fā)器。兩個觸發(fā)器801、802以異步的時鐘進(jìn)行工作，表示數(shù)據(jù)的有效性的控制信號CNTL—B被斷言(assert)時，接收方觸發(fā)器802在接收時鐘CLK—B的上升沿定時將從發(fā)送方觸發(fā)器801傳送來的數(shù)據(jù)進(jìn)行鎖存。圖9表示圖8的數(shù)據(jù)傳送工作為正常時的時序圖。另外，圖10表示圖8的數(shù)據(jù)傳送工作為異常時的時序圖。在圖9的例子中，以控制信號CNTL—B被斷言的下一個接收時鐘CLK—B的上升沿為基準(zhǔn)，在接收方時鐘周期內(nèi)前后1周期的期間，發(fā)送數(shù)據(jù)DATA—A未發(fā)生變化。因此，可知數(shù)據(jù)正常地被傳送到接收方觸發(fā)器802。但是，在圖10的例子中，以控制信號CNTL—B被斷言的下一個接收時鐘CLK—B的上升沿為基準(zhǔn)，在接收方時鐘周期的前后1周期的期間，發(fā)送數(shù)據(jù)DATA—A發(fā)生變化。在這種情況下，在實(shí)際電路中由于信號的物理延遲和時鐘波動，有時數(shù)據(jù)沒有基于定時正常地被傳送到接收方觸發(fā)器802。為了使用這種控制信號CNTL—B在異步時鐘域之間可靠地接收發(fā)送方的數(shù)據(jù)，必須是以接收方控制信號CNTL—B發(fā)生變化的下一個接收時鐘CLK-B的上升沿為基準(zhǔn)，在接收時鐘前后1周期期間發(fā)送數(shù)據(jù)DATA—A未發(fā)生變化。在本發(fā)明中，將是否滿足該條件的確認(rèn)稱為"數(shù)據(jù)變化點(diǎn)校驗(yàn)"。圖11表示檢測是否滿足上述關(guān)系的異步異常檢測電路101。接收時鐘CLK—B、控制信號CNTL-B、發(fā)送數(shù)據(jù)DATA—A相當(dāng)于圖1中的Asyn—SIG-Il。圖11的異步異常檢測電路101包括預(yù)先存儲接收時鐘1周期前的發(fā)送數(shù)據(jù)的發(fā)送數(shù)據(jù)存儲電路1101;和將最新的發(fā)送數(shù)據(jù)DATA-A、保持在發(fā)送數(shù)據(jù)存儲電路1101中的發(fā)送數(shù)據(jù)DATA—A—R以及控制信號CNTL—B作為輸入、在接收時鐘CLK—B的上升沿的定時進(jìn)行發(fā)送數(shù)據(jù)DATA—A與接收時鐘1周期前的發(fā)送數(shù)據(jù)DATA—A-R的比較的比較器1102。比較器1102是在控制信號CNTL—B變?yōu)橛行r，在下一個接收方時鐘沿的檢測后進(jìn)行保持在發(fā)送數(shù)據(jù)存儲電路1101的發(fā)送數(shù)據(jù)DATA—A—R與最新的發(fā)送數(shù)據(jù)DATA—A的比較。然后，如果數(shù)據(jù)一致，則進(jìn)而在下一個時鐘沿再與發(fā)送數(shù)據(jù)存儲電路1101所保持的發(fā)送數(shù)據(jù)進(jìn)行比較。此時，同時還確認(rèn)控制信號CNTL-B是否仍然有效。如果數(shù)據(jù)不一致時、或者在比較時控制信號CNTL—B變?yōu)闊o效時，為發(fā)生異常，輸出包括異常發(fā)生的定時的異步異常信息ERROR—SIG—I和ERROR—SIG—0。比較器1102在控制信號CNTL—B變?yōu)闊o效時結(jié)束比較?！秾?shí)施方式4》對在實(shí)施方式1所示的異步異常救濟(jì)電路102中通過延長數(shù)據(jù)信號長度來救濟(jì)異步異常的結(jié)構(gòu)進(jìn)行說明。如實(shí)施方式2所說明的那樣，在發(fā)送數(shù)據(jù)沒有在足夠的期間被保持的情況下，有時數(shù)據(jù)沒有正常地被傳送。為了防止該情況，需要延長發(fā)送數(shù)據(jù)長度。圖12表示使用了數(shù)據(jù)延遲觸發(fā)器的延長發(fā)送數(shù)據(jù)長度的異步異常救濟(jì)電路102的例子，其包括串聯(lián)連接有多級的以發(fā)送時鐘CLK—A進(jìn)行工作的數(shù)據(jù)延遲觸發(fā)器1204~1209的異步異常救濟(jì)部301;在異步異常救濟(jì)時，生成并輸出數(shù)據(jù)線切換控制信號SEL的救濟(jì)電路控制部303，該數(shù)據(jù)線切換控制信號SEL將向接收方觸發(fā)器輸入的輸入數(shù)據(jù)線DATA—A2的連接從發(fā)送方觸發(fā)器的輸出數(shù)據(jù)線DATA-A切換到數(shù)據(jù)延遲觸發(fā)器的輸出數(shù)據(jù)線DATA—AF1~DATA—AF6中的任意一個；以及由選擇器構(gòu)成的救濟(jì)切換部302,該選擇器以發(fā)送方觸發(fā)器的輸出數(shù)據(jù)線DATA—A和數(shù)據(jù)延遲觸發(fā)器的輸出數(shù)據(jù)線DATA—AF1~DATA—AF6為輸入，并將數(shù)據(jù)線切換控制信號SEL作為控制信號來選擇接收方觸發(fā)器的輸入數(shù)據(jù)線DATA_A2。在異步異常救濟(jì)部301中，數(shù)據(jù)延遲觸發(fā)器1級能夠以發(fā)送時鐘周期使數(shù)據(jù)延遲1個周期。如圖12那樣，串聯(lián)連接有6級時，能夠以發(fā)送周期使數(shù)據(jù)延遲6個周期。在圖12中，作為例子，示出了連接有6級的數(shù)據(jù)延遲觸發(fā)器1204-1209的情況，但連接級數(shù)設(shè)為針對要延長的數(shù)據(jù)長度任意設(shè)定的級數(shù)。能夠通過將數(shù)據(jù)延遲觸發(fā)器1204~1209的輸出信號中某一個作為接收方觸發(fā)器的輸入數(shù)據(jù)來延長發(fā)送數(shù)據(jù)。救濟(jì)電路控制部303將從異步異常檢測電路101輸出的異步異常信息ERROR—SIG—I作為輸入、并根據(jù)該信息生成用于選擇數(shù)據(jù)延遲觸發(fā)器1204~1209的輸出的數(shù)據(jù)線切換控制信號SEL。另外，救濟(jì)電路控制部303將發(fā)送方觸發(fā)器的輸出數(shù)據(jù)線DATA—A作為輸入，觀察DATA—A，若為空閑狀態(tài)，則提供用于數(shù)據(jù)延遲觸發(fā)器1204~1209復(fù)位的信號RST。發(fā)送方觸發(fā)器的輸出數(shù)據(jù)線DATA—A相當(dāng)于圖1中的Asyn—SIG—12,DATA—A2相當(dāng)于圖1中的Asyn—SIG-O。圖13表示檢測異步異常、圖12所述的異步異常救濟(jì)電路102變?yōu)橛行r的時序圖。如實(shí)施方式2中說明的那樣，當(dāng)所發(fā)送的數(shù)據(jù)DATA—A到下一個接收時鐘CLK—B的上升沿之前發(fā)生變化時，數(shù)據(jù)沒有正常地被傳送到數(shù)據(jù)接收方的觸發(fā)器。檢測該狀態(tài)的異步異常檢測電路101輸出異步異常信息ERROR-SIG—I。該異步異常信息ERROR-SIG-I比0大時表示異常，其值表示正常地傳送數(shù)據(jù)所要求的發(fā)送數(shù)據(jù)的延長周期數(shù)。接收到ERROR-SIG—I的救濟(jì)電已延長的數(shù)據(jù)長度與所要求的延長周期數(shù)相加后的值，將該值作為數(shù)據(jù)線切換控制信號SEL而輸出。在圖13中，所要求的數(shù)據(jù)延長周期為1周期，過去已延長的數(shù)據(jù)長度為0，數(shù)據(jù)線切換控制信號SEL選擇DATA-AF1。由此，如DATA—A2所示那樣，以發(fā)送時鐘CLK—A延遲1周期后的DATA—AF1的輸出被輸入到接收方觸發(fā)器，數(shù)據(jù)被延長了1個周期。該異步異常救濟(jì)電路102不僅是應(yīng)用于實(shí)施方式2，還可作為與實(shí)施方式3組合的救濟(jì)電^各來應(yīng)用?！秾?shí)施方式5》對以下情況的結(jié)構(gòu)進(jìn)行說明在實(shí)施方式4所示的通過延長數(shù)據(jù)信號長度來救濟(jì)異步異常的異步異常救濟(jì)電路102中，與串聯(lián)連接有多級數(shù)據(jù)延遲觸發(fā)器的結(jié)構(gòu)不同，使用一個數(shù)據(jù)存儲電路來延長數(shù)據(jù)信號長度并救濟(jì)。圖14表示使用一個數(shù)據(jù)存儲電路1402來延長發(fā)送數(shù)據(jù)長度的異步異常救濟(jì)電路102的例子，其包括由數(shù)據(jù)存儲電路1402構(gòu)成的異步異常救濟(jì)部301，該數(shù)據(jù)存儲電路1402在發(fā)送數(shù)據(jù)丟失時為向接收方補(bǔ)充數(shù)據(jù)，與發(fā)送時鐘CLK—A同步而預(yù)先暫時存儲發(fā)送數(shù)據(jù)DATA—A;救濟(jì)電路控制部303，在救濟(jì)時生成并輸出將接收方觸發(fā)器的輸入數(shù)據(jù)切換為數(shù)據(jù)存儲電路1402的輸出數(shù)據(jù)線的控制信號SEL,而且在進(jìn)行發(fā)送數(shù)據(jù)的救濟(jì)時對發(fā)送方時鐘域電路進(jìn)行傳達(dá)，使得在發(fā)送數(shù)據(jù)的救濟(jì)中暫時停止下一個數(shù)據(jù)發(fā)送；以及在發(fā)送數(shù)據(jù)的救濟(jì)時切換路徑以使得將存儲在數(shù)據(jù)存儲電路1402的數(shù)據(jù)DATA—AMI輸入到接收方觸發(fā)器的救濟(jì)切換部302。圖15表示檢測異步異常、圖14所述的異步異常救濟(jì)電路102變?yōu)橛行r的時序圖。如實(shí)施方式4中說明的那樣，當(dāng)所發(fā)送的數(shù)據(jù)DATA—A在下一個接收時鐘CLK—B的上升沿之前發(fā)生變化時，數(shù)據(jù)沒有正常地被傳送到數(shù)據(jù)發(fā)送方的觸發(fā)器。檢測到該狀態(tài)的異步異常檢測電路101輸出異步異常信息ERROR—SIGJ。該異步異常信息ERRORSIGI比0大時表示異常，該值表示正常傳送數(shù)據(jù)所要17求的發(fā)送數(shù)據(jù)的延長周期數(shù)。圖15的情況表示不足2周期的情況。當(dāng)接收異步異常信息ERROR-SIG—I時，救濟(jì)電路控制部303生成在發(fā)送周期為2周期期間選擇存儲于數(shù)據(jù)存儲電路1402的發(fā)送數(shù)據(jù)的控制信號SEL。另外，同時在發(fā)送周期2周期期間生成控制信號STOP,該控制信號STOP對發(fā)送方時鐘域電路進(jìn)行傳達(dá)使得在發(fā)送數(shù)據(jù)的救濟(jì)中暫時停止下一個數(shù)據(jù)的發(fā)送。由此，發(fā)送數(shù)據(jù)能夠正常地被傳送到接收方觸發(fā)器?！秾?shí)施方式6》對以下結(jié)構(gòu)進(jìn)行說明在實(shí)施方式1中，檢測當(dāng)接收方觸發(fā)器的時鐘轉(zhuǎn)變的同時數(shù)據(jù)值發(fā)生變化時，接收方觸發(fā)器的輸出進(jìn)行有限時間振蕩，其間該值變得不確定的"亞穩(wěn)定"的異步異常的異步異常檢測電路和異步異常救濟(jì)電路。圖16表示在異步數(shù)據(jù)傳送電路中檢測并救濟(jì)亞穩(wěn)定異常的電路結(jié)構(gòu)，其包括發(fā)送方觸發(fā)器1601;接收方第一級觸發(fā)器1602;為應(yīng)對亞穩(wěn)定而連接的接收方第二級觸發(fā)器1603;將發(fā)送數(shù)據(jù)DATA—A、接收時鐘CLK—B、接收方第二級觸發(fā)器的輸出DATA—B作為輸入、并輸出亞穩(wěn)定異常信息ERROR-SIG-I的亞穩(wěn)定異常檢測電路1604;以及將亞穩(wěn)定異常信息ERROR—SIG—I作為輸入、并救濟(jì)亞穩(wěn)定異常的亞穩(wěn)定異常救濟(jì)電路1605。DATA—B2是救濟(jì)處理后的接收數(shù)據(jù)。亞穩(wěn)定異常檢測電路1604監(jiān)視在異步數(shù)據(jù)傳送中是否發(fā)生由亞穩(wěn)定引起的數(shù)據(jù)傳送異常，在發(fā)生亞穩(wěn)定異常時輸出亞穩(wěn)定異常信息ERROR—SIG—I和ERROR—SIG-O。另外，亞穩(wěn)定異常救濟(jì)電路1605將亞穩(wěn)定異常信息ERROR—SIG—I作為輸入，當(dāng)發(fā)生亞穩(wěn)定異常時救濟(jì)亞穩(wěn)定異常。圖17是進(jìn)一步詳細(xì)說明亞穩(wěn)定異常檢測電路1604的結(jié)構(gòu)例的圖。其包括檢測發(fā)送數(shù)據(jù)DATA-A的變化的發(fā)送數(shù)據(jù)變化檢測電路1701;預(yù)先暫時存儲發(fā)送數(shù)據(jù)DATA—A發(fā)生變化時的數(shù)據(jù)的發(fā)送數(shù)據(jù)存儲電路1702;從發(fā)送數(shù)據(jù)變化時開始對接收時鐘CLK-B進(jìn)行計數(shù)的接收時鐘計數(shù)器電路1703;以及比較接收方第二級觸發(fā)器的輸出DATA—B和存儲在發(fā)送數(shù)據(jù)存儲電路1702的數(shù)據(jù)變化時的發(fā)送數(shù)據(jù)DATA—A—Y的值的比較器1704。發(fā)送數(shù)據(jù)變化檢測電路1701在檢測發(fā)送數(shù)據(jù)DATA—A的變化時，使該發(fā)送數(shù)據(jù)DATA—A存儲到發(fā)送數(shù)據(jù)存儲電路1702。與此同時，利用復(fù)位信號RST使接收時鐘計數(shù)器電路1703的計數(shù)進(jìn)行復(fù)位。由此，同時，接收時鐘計數(shù)器電路1703開始對接收時鐘CLK一B進(jìn)行計數(shù)。比較器1704將最新的接收數(shù)據(jù)DATA—B、從發(fā)送數(shù)據(jù)存儲電路1702輸出的發(fā)送數(shù)據(jù)DATA-A—Y以及從接收時鐘計數(shù)器電路1703輸出的計數(shù)值CNT作為輸入。比較器1704預(yù)先在內(nèi)部保持用于應(yīng)對亞穩(wěn)定而連接的觸發(fā)器插入級數(shù)的值，當(dāng)該插入級數(shù)與1相加后的周期數(shù)和計數(shù)值CNT—致時，比較最新的接收數(shù)據(jù)DATA-B和從發(fā)送數(shù)據(jù)存儲電路1702輸出的發(fā)送數(shù)據(jù)DATA—A—Y,確認(rèn)一致的情況。如果數(shù)據(jù)不一致，則認(rèn)為已發(fā)生亞穩(wěn)定異常，輸出異步異常信息ERROR—SIG—I和ERROR—SIG—0。圖18表示救濟(jì)亞穩(wěn)定異常的亞穩(wěn)定異常救濟(jì)電路1605的結(jié)構(gòu)例，其包括串聯(lián)連接有多級的亞穩(wěn)定應(yīng)對觸發(fā)器1804~1806的異步異常救濟(jì)部1801;輸出控制信號SEL的救濟(jì)電路控制部1802,該控制信號SEL將要輸出到圖16的救濟(jì)處理后的接收數(shù)據(jù)DATA—B2的信號從接收方觸發(fā)器的輸出數(shù)據(jù)DATA—B切換為通過亞穩(wěn)定應(yīng)對觸發(fā)器1804~1806輸出的數(shù)據(jù)線DATA—AG1~DATA—AG3;以及按照該控制信號SEL通過選擇要輸出到接收數(shù)據(jù)線DATA一B2的數(shù)據(jù)的選擇器來實(shí)現(xiàn)的救濟(jì)切換部1803。救濟(jì)電路控制部1802在接收異步異常信息ERROR—SIG—I時，生成控制信號SEL,將從DATA—B到DATA—B2的輸出路徑切換為從DATA—B經(jīng)由DATA一AG1~DATA-AG3中某一個的路徑?！秾?shí)施方式7》說明實(shí)施方式1(圖2)中的將異步異常信息輸出到外部的輸出部202的一例。圖19是表示由掃描鏈構(gòu)成了將異步異常信息輸出到外部的輸出部202時的結(jié)構(gòu)例的圖。圖19的異步異常檢測電路101包括針對為正常地傳輸數(shù)據(jù)而應(yīng)滿足的預(yù)先定義的信號條件來判斷輸入信號是否滿足所希望的信號條件的異步異常判斷部201;和將異步異常信息輸出到外部的輸出部202。輸出部202包括與掃描線SCAN-LINE連接的掃描觸發(fā)器1901-1904、和控制數(shù)據(jù)輸出的數(shù)據(jù)輸出控制電路1905。當(dāng)由異步異常判斷部201檢測異步異常時，數(shù)據(jù)輸出控制電路1905使半導(dǎo)體集成電路的工作中止并生成切換到測試模式的控制信號STOP—RUN。當(dāng)半導(dǎo)體集成電路切換到測試模式時，數(shù)據(jù)輸出控制電路1905將從異步異常判斷部201輸入的異步異常信息ERROR—SIG—X分成ERROR—SIG—01ERROR—SIG—ON的位，在掃描觸發(fā)器1901-1904中進(jìn)行設(shè)定。接著，為了將掃描觸發(fā)器19011904中所設(shè)定的異步異常信息ERROR—SIG—01-ERROR—SIG—ON輸出到外部，生成設(shè)定為掃描模式的控制信號SCAN—ON。由此，掃描鏈進(jìn)行工作，通過該掃描鏈將異步異常信息輸出到外部。《實(shí)施方式8》對以下結(jié)構(gòu)進(jìn)行說明在實(shí)施方式1的異步異常檢測電路101中還具有用于為調(diào)試而在某一定期間存儲異步傳輸相關(guān)信號組Asyn—SIG—II和Asyn—SIG—12的信號狀態(tài)的歷史(履歷)的存儲單元。圖20是表示還具有存儲元件的異步異常檢測電路101的結(jié)構(gòu)例的圖。變成在圖2的異步異常檢測電路101的結(jié)構(gòu)中追加了異步相關(guān)信號歷史存儲部2001的結(jié)構(gòu)。異步相關(guān)信號歷史存儲部2001由存儲元件構(gòu)成，在異步異常檢測的同時，在一定期間保存異步傳輸相關(guān)信號組Asyn—SIG—II的信號歷史。成為如果超出存儲容量時，則對舊歷史進(jìn)行改寫更新來保存信號歷史的結(jié)構(gòu)。從異步相關(guān)信號歷史存儲部2001輸出的異步相關(guān)信號歷史信息DEBUG—SIG-X被輸入到輸出部202,能夠經(jīng)由輸出部202作為調(diào)試信息DEBUG-SIG-O輸出到外部。《實(shí)施方式9》對實(shí)施方式1中說明的、安裝有異步異常檢測電路101和異步異常救濟(jì)電路102的半導(dǎo)體集成電路的控制方法進(jìn)行說明。圖21是表示在安裝有異步異常檢測電路101和異步異常救濟(jì)電路102的半導(dǎo)體集成電路2100中控制異步異常檢測電路101和異步異常救濟(jì)電路102的系統(tǒng)結(jié)構(gòu)例的圖，由異步異常檢測電路101、異步異常救濟(jì)電路102、第一時鐘域電路2101、第二時鐘域電路2102、控制整個系統(tǒng)的微型控制器單元(MCU)2103構(gòu)成。MCU2103能夠利用軟件通過控制線D—CONT對異步異常檢測電路101進(jìn)行任意控制，通過另一控制線R—CONT對異步異常救濟(jì)電路102進(jìn)行任意控制。圖22表示使用MCU2103執(zhí)行的、安裝有異步異常檢測電路101和異步異常救濟(jì)電路102的半導(dǎo)體集成電路2100的初始啟動例程的例子，其包括使異步異常檢測電路101為有效的檢測電路有效化工序2201、進(jìn)行初始測試的初始測試處理工序2202、在存在異步異常時使異步異常救濟(jì)電路102為有效的救濟(jì)電路有效化工序2203、以及在初始測試處理結(jié)束后使異步異常檢測電路101為無效的檢測電路無效化工序2204。《實(shí)施方式10》對實(shí)施方式1中說明的用于將異步異常檢測電路101和異步異常救濟(jì)電路102組裝在半導(dǎo)體集成電路的設(shè)計流程例進(jìn)行說明。圖23是表示用于設(shè)計半導(dǎo)體集成電路的設(shè)計環(huán)境例的圖。設(shè)計環(huán)境包括設(shè)計用終端2301、存儲器程序庫2302、標(biāo)準(zhǔn)單元程序庫2303、電路IP2304、異步程序庫2305、以及設(shè)計數(shù)據(jù)庫2306。通常不包括異步程序庫2305，但為了組裝本發(fā)明的異步異常檢測電路IOI和異步異常救濟(jì)電路102而新追加了異步程序庫2305。圖24是表示用于將異步異常檢測電路101和異步異常救濟(jì)電路102組裝到半導(dǎo)體集成電路的設(shè)計流程例的圖。其包括用硬件描述語言來描述要求功能規(guī)格的RTL設(shè)計'描述工序2401、異步檢測'救濟(jì)電路組裝工序2402、驗(yàn)證RTL描述的HDL校驗(yàn)RTL模擬工序2403、邏輯合成RTL描述的邏輯合成工序2404、插入測試電路的測試電路插入工序2405、進(jìn)行芯片布局的布置方案的布置方案工序2406、以及在布局方案上配置布線連線表的門極、存儲器的配置布線工序2407,為了組裝本發(fā)明的異步異常檢測電路101和異步異常救濟(jì)電路102，新追加了異步檢測.救濟(jì)電路組裝工序2402。在異步檢測救濟(jì)電路組裝工序2402中，使用包含異步異常檢測電路101和異步異常救濟(jì)電路102的異步程序庫2305來組裝到RTL數(shù)據(jù)中。組裝在RTL數(shù)據(jù)的異步異常檢測電路101和異步異常救濟(jì)電路102利用邏輯合成工序2404、配置布線工序2407自動變換為單元程序庫，被配置在實(shí)際芯片上。產(chǎn)業(yè)上的可利用性根據(jù)以上的說明，本發(fā)明的半導(dǎo)體集成電路及其設(shè)計方法具有以下的效果即使在難以進(jìn)行完整驗(yàn)證的異步傳輸部中，在設(shè)計階段不能進(jìn)行異步傳輸位置的充分驗(yàn)證而在開發(fā)芯片內(nèi)殘留有異步異常的情況下，也能夠利用異步異常檢測電路在評價芯片時或商品設(shè)置時容易地檢測出異步異常，而且，即使在評價芯片時或商品設(shè)置評價時發(fā)現(xiàn)電路異常的情況下，也能夠通過使異步異常救濟(jì)電路有效來修復(fù)異常位置，而不進(jìn)行電路數(shù)據(jù)的修正或掩膜的重新制作，作為異步時鐘域之間的數(shù)據(jù)傳輸?shù)仁怯杏玫摹?quán)利要求1.一種半導(dǎo)體集成電路，在以不同的時鐘進(jìn)行工作的異步時鐘域之間進(jìn)行數(shù)據(jù)傳輸，其特征在于，其包括異步異常檢測電路，該異步異常檢測電路具有將彼此為異步的時鐘信號和與數(shù)據(jù)傳輸相關(guān)聯(lián)的信號作為輸入信號并判斷是否滿足所希望的信號條件的異步異常判斷部。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，上述異步異常檢測電路還包括在不滿足所希望的信號條件時將電路異常信息向外部輸出的輸出部。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，還包括異步異常救濟(jì)電路，該異步異常救濟(jì)電路具有用于在不滿足能正常進(jìn)行數(shù)據(jù)傳送的條件時修正異步傳輸位置的信號狀態(tài)以滿足所希望的信號條件的異步異常救濟(jì)部。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于，上述異步異常救濟(jì)電路還包括使上述異步異常救濟(jì)部對電路異常位置為有效或無效的救濟(jì)切換部；和生成并輸出通過管理、掌握救濟(jì)狀態(tài)來控制救濟(jì)電路的控制信號的救濟(jì)電路控制部。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，上述異步異常檢測電路將接收方時鐘、發(fā)送方時鐘和發(fā)送數(shù)據(jù)作為輸入，當(dāng)接收方時鐘的頻率低于發(fā)送方時鐘時，檢測發(fā)送數(shù)據(jù)的數(shù)據(jù)變化，并從此時刻開始監(jiān)視在接收方的一定時鐘周期期間發(fā)送數(shù)據(jù)不發(fā)生變化的情況，在相反的情況下輸出電路異常信息。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，上述異步異常檢測電路將接收時鐘、發(fā)送數(shù)據(jù)和表示發(fā)送數(shù)據(jù)為有效的控制信號作為輸入，監(jiān)視在上述控制信號變化前后發(fā)送數(shù)據(jù)在一定期間不發(fā)生變化的情況，在相反的情況下輸出電路異常信白、'"、o7.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于，上述異步異常救濟(jì)電路在發(fā)送數(shù)據(jù)的長度短而不能將發(fā)送數(shù)據(jù)正常地傳輸?shù)浇邮辗降那闆r下補(bǔ)充在傳輸?shù)浇邮辗街八鶃G失的發(fā)送數(shù)據(jù)。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路，其特征在于，上述異步異常救濟(jì)電路包括異步異常救濟(jì)部，其通過串聯(lián)連接多級的以發(fā)送方時鐘進(jìn)行工作的數(shù)據(jù)延遲觸發(fā)器來延長發(fā)送數(shù)據(jù)長度；救濟(jì)電路控制部，其生成并輸出用于在救濟(jì)時將向接收方觸發(fā)器輸入的輸入數(shù)據(jù)切換到上述數(shù)據(jù)延遲觸發(fā)器的輸出數(shù)據(jù)線上的控制信號；以及救濟(jì)切換部，其由選擇器構(gòu)成，該選擇器將發(fā)送方觸發(fā)器的輸出數(shù)據(jù)線和上述數(shù)據(jù)延遲觸發(fā)器的輸出數(shù)據(jù)線作為輸入，并將上述數(shù)據(jù)線切換控制信號作為控制信號來選擇要輸入到接收方觸發(fā)器的婆t據(jù)線9.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路，其特征在于，上述異步異常救濟(jì)電路包括異步異常救濟(jì)部，其由數(shù)據(jù)存儲電路構(gòu)成，該數(shù)據(jù)存儲電路為時存儲發(fā)送數(shù)據(jù)；救濟(jì)電路控制部，其生成并輸出用于在救濟(jì)時將向接收方觸發(fā)器輸入的輸入數(shù)據(jù)切換到上述數(shù)據(jù)存儲電路的輸出數(shù)據(jù)線上的控制在發(fā)送數(shù)據(jù)的救濟(jì)中暫時停止下一數(shù)據(jù)的發(fā)送；以及救濟(jì)切換部，其在發(fā)送數(shù)據(jù)的救濟(jì)時切換路徑，使得將存儲在上述數(shù)據(jù)存儲電路中的數(shù)據(jù)輸入到接收方觸發(fā)器。10.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，上述異步異常檢測電路包括亞穩(wěn)定異常檢測電路，該亞穩(wěn)定異常檢測電路監(jiān)視發(fā)送方觸發(fā)器輸出的發(fā)送數(shù)據(jù)和對接收方觸發(fā)器串?dāng)?shù)據(jù)發(fā)生變化的時間為基準(zhǔn)，當(dāng)以接收時鐘周期作為時間單位時在將上述亞穩(wěn)定應(yīng)對觸發(fā)器的插入級數(shù)作為周期數(shù)的下一周期相一致情況，在相反的情況下輸出電路異常信息。11.根據(jù)權(quán)利要求IO所述的半導(dǎo)體集成電路，其特征在于，上述亞穩(wěn)定異常檢測電路包括發(fā)送數(shù)據(jù)變化檢測電路，其將發(fā)送方觸發(fā)器的發(fā)送數(shù)據(jù)作為輸入，在檢測到該發(fā)送數(shù)據(jù)發(fā)生變化時輸出發(fā)送數(shù)據(jù)變化信息；發(fā)送數(shù)據(jù)存儲電路，其在發(fā)送方觸發(fā)器的發(fā)送數(shù)據(jù)發(fā)生變化時暫時存儲發(fā)送數(shù)據(jù)；接收時鐘計數(shù)器電路，其將接收時鐘和發(fā)送數(shù)據(jù)變化信息作為輸入，在檢測到數(shù)據(jù)變化時被復(fù)位；以及比較器，其將存儲在上述發(fā)送數(shù)據(jù)存儲電路中的發(fā)送數(shù)據(jù)、亞穩(wěn)定應(yīng)對觸發(fā)器的接收數(shù)據(jù)、以及上述接收時鐘計數(shù)器電路的計數(shù)值作為輸入，比較當(dāng)上述計數(shù)值表示所希望的計數(shù)值時存儲在上述發(fā)送數(shù)據(jù)存儲電路中的發(fā)送數(shù)據(jù)與上述亞穩(wěn)定應(yīng)對觸發(fā)器的接收數(shù)據(jù)是否一致。12.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于，上述輸出部包括對信號狀態(tài)信息進(jìn)行簡單編碼的編碼單元；使整個系統(tǒng)停止，且將利用上述編碼單元編碼后的位信息存儲到配置在異步位置附近的掃描鏈上的觸發(fā)器中的單元；將系統(tǒng)切換為測試模式的單元；以及將掃描路徑上的信號信息向外部傳送的單元。13.根據(jù)權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于，上述異步異常檢測電路還具有由用于在某一定期間存儲異步相關(guān)信號的歷史的存儲裝置構(gòu)成的異步相關(guān)信號歷史存儲部。14.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于，還包括控制上述半導(dǎo)體集成電路的整個系統(tǒng)的控制裝置，上述控制裝置包括在系統(tǒng)啟動時的自初始測試時使上述異步異常檢測電路為有效的檢測電路有效化單元；在上述異步異常檢測電路檢測到異步異常時針對異常位置使上述異步異常救濟(jì)電路為有效的救濟(jì)電路有效化單元；以及在通常工作模式時停止上述異步異常檢測電路的工作的檢測電路無效化單元。15.—種半導(dǎo)體集成電路的設(shè)計方法，其特征在于，使權(quán)利要求3所述的半導(dǎo)體集成電路中的上述異步異常檢測電路和上述異步異常救濟(jì)電路程序庫化并對其進(jìn)行再利用。全文摘要本發(fā)明提供一種半導(dǎo)體集成電路及其設(shè)計方法。該半導(dǎo)體集成電路設(shè)置有將發(fā)送數(shù)據(jù)和時鐘、控制信號等異步傳輸相關(guān)信號組作為輸入、判斷是否滿足所希望的信號條件后輸出異步異常信息的異步異常檢測電路(101)；和將發(fā)送數(shù)據(jù)、時鐘、控制信號等異步傳輸相關(guān)信號組以及上述異步異常信息作為輸入、并輸出救濟(jì)處置后的異步傳輸相關(guān)信號組的異步異常救濟(jì)電路(102)。利用這些電路，能夠救濟(jì)已芯片化的半導(dǎo)體集成電路的異步異常而不進(jìn)行掩膜的重新制作。文檔編號H04L7/00GK101601220SQ20088000159公開日2009年12月9日申請日期2008年7月7日優(yōu)先權(quán)日2007年12月27日發(fā)明者槌矢浩則,水野雅信,竹田津弘州申請人:松下電器產(chǎn)業(yè)株式會社