專利名稱：對編碼器輸出緩存器使用線性存儲模型的裝置和方法
對編碼器輸出緩存器使用線性存儲模型的裝置和方法根據(jù)35U. S. C. § 119的優(yōu)先權要求本專利申請要求2007年12月5日提交、且已被轉讓給本發(fā)明受讓人并因而被 明確援引納入于此的題為 “LINEAR MEMORY MODEL FOR THE UMBFLDCH ENCODER OUTPUT BUFFERS(用于UMB FLDCH編碼器輸出緩存器的線性存儲模型)”的臨時申請No. 60/992，463 的優(yōu)先權。背景領域本公開一般涉及對編碼器輸出緩存器使用線性存儲模型的裝置和方法，尤其涉及 在處置擴展幀傳輸?shù)目刂菩诺谰幋a器輸出緩存器中利用線性或順序存儲模型來降低編碼 器輸出存儲設計的復雜度。背景在一些無線通信系統(tǒng)中，將在無線網絡上傳送的媒體接入控制(MAC)層分組首先 被分拆成子分組。子分組被饋送到編碼器中以被編碼、交織和重復。每個子分組的輸出比 特流——被稱為碼字可比該子分組至多長5倍。碼字隨后通過重復(若必要的話)在多次 混合自動重復請求(HARQ)傳輸上被傳送。HARQ傳輸一般被分隔開一時間長度。例如，在 HARQ8中，碼字每8幀傳送一次。對于所傳送的每一幀，整個碼字的僅部分比特被傳送。在常規(guī)設計中，整個經編碼的碼字或操作被存儲在編碼器存儲器或緩存器中。這 種設計要求總存儲器至少是所有傳入MAC分組的長度總和的5倍。例如，在超移動寬帶 (UMB)系統(tǒng)的前向鏈路專用信道(FLDCH)傳輸中，假設最差情形的數(shù)目(例如，對所有瓦片 (128個)為最高分組格式、4層、以及8幀的HARQ交織深度)，常規(guī)設計需要約25M比特的 片上存儲器。在用以減小存儲器大小的提議方案中，整個碼字不作存儲，而是再次運行編碼器 以重新生成整個碼字并僅僅節(jié)省特定HARQ幀傳輸所需的比特。因此，即使編碼器為所有 HARQ傳輸進行再運行，也不增加編碼器的峰值每秒百萬條指令(MIPS)預算，且可靈活處置 任意數(shù)目的HARQ傳輸。編碼器的輸出被多路復用器(mux)引擎用來涂抹(paint)信道資源，諸如舉例而 言FLDCH資源。編碼器將總是為每個子分組提供足夠的比特。然而，在FLDCH資源的部分 被一些其他信道所占用的情形下，mux引擎可能未使用為子分組所提供的所有比特。為了 處置這些情形，為每個子分組維護一組比特流狀態(tài)變量。具體而言，比特流狀態(tài)變量可由編 碼器在第一幀(即，HARQ幀)傳輸開始時初始化，并隨后在每一傳輸結束時由mux引擎進 行更新。在編碼用于每一傳輸?shù)臄?shù)據(jù)時，編碼器使用這些變量來定位每個子分組的碼字中 要被寫入到存儲器的那部分。Mux引擎對狀態(tài)變量的維護簡化了編碼器設計，因為其無需與 FLDCH資源交疊的任何其他信道的知識(例如，CQI、信標等)。注意，以上設計中的編碼器總是作用于針對下一幀所調度的操作或指派，而mux 引擎作用于當前幀。因此，在指派或操作跨毗連幀擴展的情形下，諸如在擴展幀傳輸中，(經 擴展或延長的幀)，編碼器將沒有來自mux引擎的最新狀態(tài)變量信息。在這種情形下，編碼器可基于對比特流狀態(tài)變量的某些最差情形數(shù)目的假設來配置，并為每個子分組提供一些 額外比特。當mux引擎到達下一幀時，比特流狀態(tài)變量將被更新并被用于選擇僅恰適的比 特。在UMB FLDCH擴展幀傳輸?shù)奶囟ㄊ纠?，一個FLDCH指派將傳送一行3幀。常規(guī)編 碼器設計被配置成生成3幀的經編碼比特并將它們保存在編碼器輸出存儲器或緩存器中。 然而，此方案導致來自不同指派或操作的經編碼比特具有不同的壽命。例如，來自非擴展傳 輸指派或操作的經編碼比特將持續(xù)僅一幀，而來自擴展傳輸指派的經編碼比特將持續(xù)兩幀 或兩幀以上。存儲在存儲器中的比特的壽命的不同導致編碼器輸出存儲器的設計和操作的 極大復雜化。因此，一種編碼器輸出存儲器或緩存器設計降低復雜度同時仍能提供高效編 碼器操作。概述根據(jù)一方面，公開了一種用在無線通信系統(tǒng)中的方法。該方法包括將使得由編碼 器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳輸?shù)腘個編碼器操作。此 外，該方法包括在編碼器輸出緩存器中順序地緩存N個編碼器操作中的每個操作的比特， 其中這N個編碼器操作中的經緩存編碼器操作的比特從編碼器輸出緩存器被讀出到多路 復用器引擎，而這N個編碼器操作中的下一編碼器操作的比特正被存儲到編碼器輸出緩存 器中。根據(jù)另一方面，公開了一種用在無線通信系統(tǒng)中的收發(fā)機。該收發(fā)機包括編碼器 輸出緩存器、多路復用器引擎、以及編碼器。編碼器被配置成將使得由編碼器編碼N個順序 幀的編碼器操作劃分為各自被指定用于單個幀傳輸?shù)腘個編碼器操作。另外，編碼器被配 置成在編碼器輸出緩存器中順序地緩存N個編碼器操作的比特，其中這N個編碼器操作中 的經緩存編碼器操作的比特從編碼器輸出緩存器被讀出到多路復用器引擎，而這N個編碼 器操作中的下一編碼器操作的比特正被存儲到編碼器輸出緩存器中。根據(jù)又一方面，公開了用在無線通信系統(tǒng)中的一種裝置，該裝置包括處理器。該處 理器被配置成將使得由編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個 幀傳輸?shù)腘個編碼器操作。此外，該處理器被配置成在編碼器輸出緩存器中順序地緩存N 個編碼器操作中的每個操作的比特，其中這N個編碼器操作中的經緩存編碼器操作的比特 從編碼器輸出緩存器被讀出到多路復用器引擎，而這N個編碼器操作中的下一編碼器操作 的比特正被存儲到編碼器輸出緩存器中；以及存儲器被耦合于處理器以用于存儲數(shù)據(jù)。根據(jù)再一方面，公開了一種用于無線通信系統(tǒng)中的設備，該設備包括用于將使得 由編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳輸?shù)腘個編碼器操 作的裝置。該設備還包括用于在編碼器輸出緩存器中順序地緩存N個編碼器操作中的每個 操作的比特的裝置，其中這N個編碼器操作中的經緩存編碼器操作的比特從編碼器輸出緩 存器被讀出到多路復用器引擎，而這N個編碼器操作中的下一編碼器操作的比特正被存儲 到編碼器輸出緩存器中。根據(jù)另一方面，公開了一種包括計算機可讀介質的計算機程序產品。該計算機可 讀介質包括用于使計算機將使得由編碼器編碼N個順序幀的編碼器操作劃分為各自被指 定用于單個幀傳輸?shù)腘個編碼器操作的代碼。該計算機可讀介質還包括用于使計算機在編 碼器輸出緩存器中順序地緩存N個編碼器操作中的每個操作的比特的代碼，其中這N個編
7碼器操作中的經緩存編碼器操作的比特從編碼器輸出緩存器被讀出到多路復用器引擎，而 這N個編碼器操作中的下一編碼器操作的比特正被存儲到編碼器輸出緩存器中。附圖簡述

圖1解說了可在其中利用本公開的裝置和方法的多址無線通信系統(tǒng)。圖2解說了可在其中利用本公開的裝置和方法的發(fā)射機系統(tǒng)或接入點(AP)和接 收機系統(tǒng)或接入終端(AT)的示例性框圖。圖3解說了可在其中采用本裝置和方法的收發(fā)機的示例性框圖。圖4解說了用在圖3的收發(fā)機中的緩存器配置的示例性框圖配置。圖5解說了圖3的收發(fā)機進行的幀編碼、幀緩存、以及多路復用的時間線。圖6解說了根據(jù)本公開的在無線通信系統(tǒng)中所用的用于編碼和順序緩存數(shù)據(jù)的 方法的流程圖。圖7解說了根據(jù)本公開的具有用于編碼和緩存數(shù)據(jù)的裝置的另一收發(fā)機的框圖。詳細描述首先注意，本文中描述的技術可用于各種無線通信網絡，諸如碼分多址(CDMA) 網絡、時分多址(TDMA)網絡、頻分多址(FDMA)網絡、正交FDMA(OFDMA)網絡、單載波 FDMA(SC-FDMA)網絡等。術語“網絡”和“系統(tǒng)”常被可互換地使用。CDMA網絡可實現(xiàn)諸如 通用地面無線電接入(UTRA)、cdma2000等無線電技術。UTRA包括寬帶CDMA(W-CDMA)和 低碼片率(LCR)。cdma2000涵蓋IS-2000、IS-95和IS-856標準。TDMA網絡可實現(xiàn)諸如 全球移動通信系統(tǒng)(GSM)等無線電技術。OFDMA網絡可實現(xiàn)諸如演進UTRA(E-UTRA)、IEEE 802. IUIEEE 802. 16、IEEE 802. 20、Flash-OFDM 等無線電技術。UTRA、E-UTRA 和 GSM 是 通用移動電信系統(tǒng)(UMTS)的部分。長期演進(LTE)是即將發(fā)布的使用E-UTRA的UMTS版 本。UTRA、E-UTRA、GSM、UMTS和LTE在來自名為“第三代伙伴項目”(3GPP)的組織的文獻中 描述。cdma2000在來自名為“第三代合作伙伴項目2”(3GPP2)的組織的文獻中有記載，并 可包括諸如超移動寬帶(UMB)等改進。這些各色無線電技術和標準是本領域公知的。為了 清楚起見，以下針對UMB或LTE來描述這些技術的某些方面，并且在以下描述的很大部分中 使用UMB和LTE術語。利用單載波調制和頻域均衡的單載波頻分多址(SC-FDMA)是一種技術。SC-FDMA 具有與OFDMA系統(tǒng)相近的性能以及本質上相同的總體復雜度。SC-FDMA信號因其固有的 單載波結構而具有較低的峰均功率比(PAPR)。SC-FDMA已引起極大的注意，尤其是在較低 PAPR在發(fā)射功率效率的意義上將極大地裨益移動終端的上行鏈路通信中。它目前是3GPP 長期演進(LTE)或演進UTRA中的上行鏈路多址方案中的工作設想。參照圖1，解說了可在其中采用本公開的裝置和方法的示例性多址無線通信系統(tǒng)。 接入點IOO(AP)包括多個天線群，一群包括104和106，另一群包括108和110，而再一群包 括112和114。在圖1中，每個天線群僅示出了兩個天線，然而，每個天線群可利用更多或 更少的天線。接入終端Iie(AT)與天線112和114正處于通信，其中天線112和114在前 向鏈路(FL) 120上向接入終端116發(fā)射信息，并在反向鏈路(RL) 118上接收來自接入終端 116的信息。接入終端122與天線106和108正處于通信，其中天線106和108在前向鏈路 126上向接入終端122發(fā)射信息，并在反向鏈路124上接收來自接入終端122的信息。在 FDD系統(tǒng)中，通信鏈路118、120、124和126可使用不同頻率進行通信。例如，前向鏈路120可使用與反向鏈路118所使用的頻率不同的頻率。接入點可以是用于與諸終端通信的固定站，并且也可以被稱為接入點、B節(jié)點、或 其他某個術語。接入終端也可被稱為接入終端、用戶裝備(UE)、無線通信設備、終端、接入終 端、或其他某個術語。圖2是多輸入多輸出(MIMO)系統(tǒng)200的示例的框圖，其僅作為可在其中利用本方 法和裝置的無線系統(tǒng)的一個示例。系統(tǒng)200包括發(fā)射機系統(tǒng)210 (亦被稱為接入點)和接 收機系統(tǒng)250 (亦被稱為接入終端)。在發(fā)射機系統(tǒng)210處，數(shù)個數(shù)據(jù)流的話務數(shù)據(jù)從數(shù)據(jù) 源212被提供給發(fā)射(TX)數(shù)據(jù)處理器214。在一個方面中，每一數(shù)據(jù)流在各自的發(fā)射天線上被發(fā)射。TX數(shù)據(jù)處理器214基于 為每個數(shù)據(jù)流選擇的特定編碼方案來格式化、編碼、和交織該數(shù)據(jù)流的話務數(shù)據(jù)以提供經 編碼數(shù)據(jù)。可使用OFDM技術將每個數(shù)據(jù)流的經編碼數(shù)據(jù)與導頻數(shù)據(jù)進行復用。導頻數(shù)據(jù)通 常是以已知方式處理的已知數(shù)據(jù)碼型，并且可在接收機系統(tǒng)處被用來估計信道響應。每 一數(shù)據(jù)流的經復用的導頻和經編碼數(shù)據(jù)隨后基于為該數(shù)據(jù)流選擇的特定調制方案(例如 BPSK、QPSK、M-PSK或M-QAM)被調制(即，碼元映射)以提供調制碼元。每個數(shù)據(jù)流的數(shù)據(jù) 率、編碼、和調制可由處理器230執(zhí)行的指令來決定。所有數(shù)據(jù)流的調制碼元隨后被提供給TX MIMO處理器220，后者可進一步處理這 些調制碼元(例如，針對OFDM)。TX ΜΙΜΟ處理器220隨后向NT個發(fā)射機(TMTR) 222a到 222t提供NT個調制碼元流。在某些實施例中，TXMIMO處理器220向這些數(shù)據(jù)流的碼元并 向從其發(fā)射該碼元的天線應用波束成形權重。每個發(fā)射機222接收并處理各自的碼元流以提供一個或更多個模擬信號，并進一 步調理(例如，放大、濾波、和上變頻)這些模擬信號以提供適于在MIMO信道上傳輸?shù)慕浾{ 制信號。來自發(fā)射機222a到222t的NT個經調制信號隨后分別從NT個天線224a到224t 被發(fā)射。在接收機系統(tǒng)250處，所發(fā)射的經調制信號被NR個天線252a到252r所接收，并 且從每個天線252接收到的信號被提供給各自的接收機(RCVR) 254a到254r。每個接收機 254調理(例如，濾波、放大、及下變頻)各自的收到信號，數(shù)字化該經調理的信號以提供樣 本，并且進一步處理這些樣本以提供相對應的“收到”碼元流。RX數(shù)據(jù)處理器260隨后從NR個接收機254接收這NR個收到碼元流并基于特定接 收機處理技術對其進行處理以提供NT個“檢出”碼元流。RX數(shù)據(jù)處理器260然后解調、解 交織、以及解碼每個檢出碼元流以恢復該數(shù)據(jù)流的話務數(shù)據(jù)。RX數(shù)據(jù)處理器260所執(zhí)行的 處理與發(fā)射機系統(tǒng)210處由TX MIMO處理器220和TX數(shù)據(jù)處理器214所執(zhí)行的處理互補。處理器270周期性地確定要使用哪個預編碼矩陣(以下討論)。處理器270編制 包括矩陣索引部分和秩值部分的反向鏈路消息。該反向鏈路消息可包括涉及通信鏈路和/或收到數(shù)據(jù)流的各種類型的信息。反向 鏈路消息隨后由還從數(shù)據(jù)源236接收數(shù)個數(shù)據(jù)流的話務數(shù)據(jù)的TX數(shù)據(jù)處理器238處理，由 調制器280調制，由發(fā)射機254a到254r調理，并被回傳給發(fā)射機系統(tǒng)210。 在發(fā)射機系統(tǒng)210處，來自接收機系統(tǒng)250的經調制信號被天線224所接收，由接 收機222調理，由解調器240解調，并由RX數(shù)據(jù)處理器242處理以提取接收機系統(tǒng)250所發(fā)射的反向鏈路消息。處理器230隨后可確定要使用哪個預編碼矩陣來確定波束成形權重， 然后處理所提取的消息。圖3解說了可在其中采用本裝置和方法的收發(fā)機300的示例。收發(fā)機300可在一 個方面被實現(xiàn)為接入點，諸如圖2中的發(fā)射機210。具體而言，圖3僅解說了收發(fā)機300的 發(fā)射機部分，因為本裝置和方法與編碼器操作有關。收發(fā)機300包括可由數(shù)字信號處理器 (DSP)或任何其他合適的處理器設備實現(xiàn)的作業(yè)處理單元302。單元302處理和組織將由 收發(fā)機300傳送的數(shù)據(jù)并將比特流輸出到編碼器304。所示的作業(yè)處理單元302在一個方 面可被配置用于組織UMB系統(tǒng)的FLDCH數(shù)據(jù)。在LTE系統(tǒng)的另一示例中，處理單元302可 被配置成處理和組織物理下行鏈路共享信道(PDSCH)。編碼器304使用諸如卷積或turbo編碼(僅作為示例)等任何數(shù)目的已知編碼方 案來編碼比特流數(shù)據(jù)。在一方面，編碼器304可被配置成生成和輸出僅足夠用于下一幀傳 輸?shù)慕浘幋a比特，而不是用于諸如擴展幀傳輸?shù)忍囟ㄖ概傻娜拷浘幋a比特。注意，幀為設 定數(shù)目的比特，且?guī)部砂瑪?shù)個指派。如所提及的，對于委托兩個或兩個以上的順序幀上 的傳輸(諸如UMB系統(tǒng)中的FLDCH擴展幀傳輸)的指派或編碼器操作，編碼器304可被配 置成將包括數(shù)目N個順序幀的編碼器作業(yè)(即，擴展幀傳輸，其中N為2或更大，或者多幀) 劃分成等于數(shù)目N個順序幀的相等數(shù)目的N個編碼器操作。這些編碼器操作中的每一個被 輸出到編碼器輸出緩存器或存儲器306供單個幀傳輸。擴展幀傳輸?shù)倪@種劃分消除了緩存 器306中具有不同壽命的指派或編碼器操作(例如，一些指派持續(xù)一幀而擴展幀傳輸指派 持續(xù)一幀以上)。當從編碼器304輸出的經編碼比特流被緩存在編碼器輸出緩存器306中時，僅輸 出足夠用于單個幀傳輸?shù)慕浘幋a比特。在一方面，輸出緩存器306根據(jù)線性存儲模型來配 置，其中經編碼幀的經編碼比特被順序地緩存或存儲在緩存器306中。在特定示例中，輸出 緩存器306可根據(jù)用于編碼器輸出存儲器的乒乓線性緩存存儲模型來配置，因為線性存儲 模型是高MIPS且存儲效率高。乒乓線性緩存模型意味著經編碼比特將順序地占據(jù)編碼器 輸出緩存器。作為輸出緩存器306可如何根據(jù)線性乒乓緩存模型來配置的一個示例，圖4解說 緩存器306的一個示例性框圖配置。根據(jù)乒乓緩存模型組織的緩存器306包括兩個在組織 上分開的緩存器402和404，其也被標記為編碼器輸出緩存器0和編碼器輸出緩存器1。通 過利用兩個分開的緩存器，乒乓線性緩存模型允許從一個緩存器向多路復用器輸出與另一 緩存器中的編碼器處理和存儲相交疊。即，一個緩存器中的數(shù)據(jù)正被讀出到多路復用器，而 下一數(shù)據(jù)集被讀進另一緩存器。如在緩存器402和404中可看到的，對應一幀可存儲數(shù)個 不同指派或操作的各種經編碼比特，其中緩存器402和404中的每一個合成地存儲用于單 個傳輸幀的經編碼比特。這些操作或指派中的每一個可包括不同數(shù)目的比特，作為示例，如 緩存器402的緩存器條目406、408和410的不同框大小所示。關于具有多幀擴展傳輸指派的編碼器作業(yè)或操作的緩存——如之前關于緩存器 306的線性存儲模型所討論的，來自不同指派或編碼器操作的經編碼比特在緩存器中應具 有相同壽命。相應地，本公開的編碼器304被配置成將具有數(shù)目N個擴展幀的多幀編碼器 操作劃分或分解成數(shù)目N個分開的操作。例如，在經由三幀的多幀擴展傳輸?shù)木幋a器操作 中，該操作將被劃分為各自為一幀傳輸?shù)娜齻€編碼器作業(yè)或操作。相應地，編碼器304將
10所劃分出的N個編碼器作業(yè)的第一個作業(yè)中所編碼的第一批比特存儲到編碼器輸出緩存 器0(402)中，如緩存器條目410所示。此條目410被示為用于N幀的原始擴展幀傳輸操作 “3”，該操作已被劃分為數(shù)目N個分開的編碼器操作，其在條目410中的比特是所劃分出的 N幀中的第一幀(圖4中被描述為擴展幀0)的經編碼比特。繼對數(shù)目N個分開編碼器操作中的第一個操作進行編碼并存儲在緩存器402中之 后，該數(shù)目N個分開編碼器操作中的下一個操作隨后在通過多路復用器交織之前被編碼或 緩存。繼續(xù)以上示例，原始操作“3”的該下一編碼器操作產生被存儲在編碼器輸出緩存器 1(404)中的經編碼比特，如圖4中條目412所示并被記為擴展幀1。注意，條目410和412 的大小被示為相同，這意味著數(shù)目N個分開編碼器操作中的每一個操作實施近似相同數(shù)目 的經編碼比特的編碼。然而在一方面，對N幀的原始MAC層指派或操作的劃分是基于分配給 該指派或操作的正交頻分復用(OFDM)頻調的數(shù)目。因此，劃分可通過將用于擴展幀傳輸?shù)?所有數(shù)目的所分配OFDM頻調劃分成每幀近似相等數(shù)目的所分配頻調來完成。因此，緩存器 402和404的條目410和412的示例中所分別存儲的經編碼比特的數(shù)目將大小近似相等。再次參照圖3，收發(fā)機設備300還包括多路復用器(本文稱之為MUX引擎)308，其 用于交織從編碼器輸出緩存器306讀出的經編碼數(shù)據(jù)。經編碼和交織的數(shù)據(jù)被遞送至根據(jù) 任何合適的調制方案工作的調制器310以便經由天線312進行無線RF傳輸。注意，MUX引擎308被配置成在幀結束時更新經編碼比特計數(shù)或比特流狀態(tài)。比 特流的這種上下文狀態(tài)被發(fā)送到編碼器304以允許編碼器知曉那些被交織和輸出以供傳 輸?shù)谋忍氐臓顟B(tài)。對于擴展幀傳輸，由于編碼器304將在幀結束前運行編碼操作，所以編碼 器304將沒有來自MUX引擎308的最新狀態(tài)變量信息。在這種情形下，編碼器被配置成對 比特流狀態(tài)假定一些最差情形數(shù)目，并為原始擴展幀傳輸操作的每一個所劃分幀提供一些 額外比特。到MUX引擎308到達數(shù)目N個編碼器操作中的下一幀時，比特流狀態(tài)變量將已 被編碼器304所接收和更新，并被用來選擇僅用于下一幀的恰適比特。注意，生成的這些額 外比特將不會增加編碼器輸出緩存器大小，對于其中擴展幀傳輸僅針對UMB中的低分組格 式的實現(xiàn)尤其如此。作為示例，本公開的方法和裝置還適用于LTE系統(tǒng)中諸如調制和編碼 方案(MCS)下的低分組格式。作為編碼器304、輸出緩存器306、以及MUX引擎308之間交互的時基的解說，圖5 解說了幀編碼、幀緩存、和多路復用的時間線。如所解說的，編碼器304如箭頭502所示的 被初始化以開始對幀的編碼；本示例中即為幀0并用附圖標記504來標示。在初始化時，編 碼器初始化狀態(tài)節(jié)點，并復制狀態(tài)節(jié)點信息(即，比特流狀態(tài)變量)。編碼器304將經編碼 比特輸出到緩存器306的一部分(例如，編碼器輸出緩存器402)進行存儲。在時間tl，所 存儲的幀504被讀出到MUX引擎308并執(zhí)行對經編碼比特的交織。在其間MUX引擎正處理 來自緩存器306的經編碼比特的時間段期間，編碼器304如箭頭506所指示的完成了對第 一幀(幀0 504)的比特的編碼和存儲。此時，編碼器304將開始編碼下一幀的比特，該下 一幀在本示例中被稱為幀1并用附圖標記508標示。編碼器304將沒有來自MUX引擎308 的最新比特流狀態(tài)信息，因為引擎308還沒有終止其對幀0的處理，該終止由時間t2標示。 相應地，編碼器306被配置成為后續(xù)幀的編碼假定對比特流狀態(tài)的保守估計；即編碼器306 假定極少碼元被多路復用掉用于先前的幀0(504)?？稍诮涷灮螂S意的基礎上或基于特定通 信系統(tǒng)被設置為一合適數(shù)目的此保守估計將因此導致生成比下一幀(即，幀1(508))所肯定需要的更多的比特。在時間t2，MUX引擎308將完成多路復用幀0，并隨后將經更新的比特流狀態(tài)信息 復制到子分組中以供傳輸，如箭頭510所指示。另外在此時，MUX引擎308可將經更新的比 特流狀態(tài)信息傳達給編碼器304以用在對下一編碼器操作的編碼中。此外，在時間t2，MUX 引擎308將開始從變?yōu)榛钴S隊列的緩存器306的另一部分(即，編碼器輸出緩存器1 (404)) 讀出經編碼比特。任何擴展幀指派或操作要求MUX引擎308內部地更新比特流狀態(tài)以使得 這N個順序幀中的下一幀與該擴展幀傳輸作業(yè)適當相符，并由MUX引擎308選擇相應恰適 的比特。此操作由箭頭512指示。如本領域技術人員可認識到的，圖5的時間線根據(jù)需要 針對包括擴展幀傳輸?shù)乃凶臃纸M或幀繼續(xù)重復所述操作。圖6解說了無線通信系統(tǒng)中所用的用于基于線性存儲模型來編碼和緩存數(shù)據(jù)的 方法600的流程圖。作為示例，方法600可通過圖3中所解說的收發(fā)機設備300的各種組 件以及圖1或2中所解說的發(fā)射機來實現(xiàn)。方法600始于將要由編碼器編碼的具有數(shù)目N個順序幀的編碼器操作劃分成各自 包括單個幀傳輸?shù)腘個編碼器操作，如框602所示?？?02的過程可由編碼器304、DSP或 其他合適的處理器、或它們的組合來實現(xiàn)。在于框602中劃分編碼器操作之后，流程行進至 框604。這里，N個編碼器操作中每個操作的經編碼比特被順序地緩存在編碼器輸出緩存器 中。即，所劃分出的數(shù)目N個編碼器操作中的每個操作被順序緩存到緩存器306中，其中這 N個操作中的第一個操作被編碼到線性建模緩存器306的一部分中(例如，第一部分402)， 這N個編碼器操作中的下一操作被緩存在緩存器306中(例如，第二部分404)，這N個編碼 器操作中的再下一操作被緩存在緩存器306中(例如，現(xiàn)在為空的第一部分402，因為來自 第一編碼器操作的比特已被MUX引擎408所讀出)，依此類推。如框604中進一步所示的，這N個編碼器操作中經緩存編碼器操作的比特從緩存 器被讀出到多路復用器引擎，而這N個編碼器操作中的下一編碼器操作的比特正被存儲到 編碼器輸出緩存器中。此操作的一個示例是先前討論的乒乓線性緩存模型。注意，作為示 例，框604的過程可由圖3中所解說的編碼器304、緩存器306、以及MUX引擎308來實施。 或者，框604的過程的各部分可由諸如DSP或任何其他合適的處理器等處理器結合存儲代 碼或處理器指令的存儲器來實施。用以實現(xiàn)方法600的過程的其他處理器和存儲器的示例 由圖3中的替換性處理器314和存儲器316示出。方法600還可包括在虛線框606中示出的又一過程，因為這些過程對于方法600 的最寬泛實現(xiàn)的實踐而言并不是必需的。如框606所示，方法600還可包括在多路復用器 引擎多路復用N個編碼器操作中的一個編碼器操作之后基于這一個編碼器操作的經編碼 比特來更新比特流狀態(tài)。因此，如先前討論的，當MUX引擎408已完成多路復用編碼器操作 時，比特流狀態(tài)基于多路復用器408所用的比特被更新。同時要注意，雖然未明確說明，框 606的過程固有地涉及MUX引擎的多路復用操作的執(zhí)行。在更新比特流狀態(tài)之后，還是如 框606中所示的，使用經更新的比特流狀態(tài)從N個編碼器操作中的順序下一操作為多路復 用器引擎選擇恰適比特。圖7解說了用在無線通信系統(tǒng)中的收發(fā)機設備700的框圖，收發(fā)機設備700包括 可被用于編碼操作和對從編碼操作產生的比特進行線性緩存的裝置702。裝置702包括用 于將具有要由編碼器編碼的N個順序幀的編碼器操作化分為各自被指定用于單個幀傳輸?shù)腘個編碼器操作的模塊或裝置704。裝置704可由諸如編碼器304的編碼器內的邏輯或 處理器、作業(yè)處理器303、諸如DSP的另一合適的處理器、或其任意組合來實現(xiàn)。注意，裝置 704的功能性類似于以上結合圖6中的框602所描述的功能。裝置704確定的經編碼的N個編碼器操作隨后可經由總線706、或其他類似合適的 通信耦合被傳達至裝置702中的各種其他模塊或裝置。在圖7的特定示例中，裝置704生 成的經編碼比特經由總線706被傳達給用于在編碼器輸出緩存器中順序地緩存這N個編碼 器操作中的每個操作的比特的裝置708。注意在一方面，N個編碼器操作中經緩存編碼器操 作的比特被裝置708從緩存器讀出到多路復用器引擎，而這N個編碼器操作中的下一編碼 器操作的比特正被裝置708存儲到編碼器輸出緩存器中。作為示例，裝置708可由來自圖 3的示例的編碼器304、處理器302、緩存器306、或MUX引擎308中的一個或更多個來實現(xiàn)、 或者在還有另一 DSP或類似處理器的輔助下實現(xiàn)。注意，裝置708的功能性類似于在圖6 的方法的框604中所執(zhí)行的功能。裝置702還可包括用于在多路復用器引擎將N個編碼器操作中的一個編碼器操作 多路復用之后基于這一個編碼器操作的經編碼比特來更新比特流狀態(tài)的裝置710這一選 項。裝置710例如可由MUX引擎308、緩存器306、編碼器304、諸如DSP的處理器、或其任意 組合來實現(xiàn)。另外，注意裝置710的功能性類似于結合圖6的框606所討論的過程。此外，裝置702可包括用于使用經更新的比特流狀態(tài)從N個編碼器操作中的順序 下一個編碼器操作選擇用于多路復用器引擎的恰適比特的另一個任選裝置712。裝置712 例如可由MUX引擎308、緩存器306、編碼器304、諸如DSP的處理器、或其任意組合來實現(xiàn)。 另外，注意裝置712的功能性類似于結合圖6的框606所討論的過程。裝置702還可包括配置成存儲用于實施各模塊的過程和行為的計算機可讀指令 和數(shù)據(jù)的任選計算機可讀介質或存儲器設備714。另外，裝置702可包括用以執(zhí)行存儲器 714中的計算機可讀指令、且可被配置成執(zhí)行裝置702中各種模塊或裝置的一個或多個功 能的處理器716。本領域技術人員將可理解，信息和信號可使用各種不同技術和技藝中的任何一種 來表示。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、比特、碼元、和 碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。盡管出于解釋簡單化的目的將方法集圖示并描述為一系列或數(shù)個動作，但是將理 解本文中所描述的過程不受動作的次序所限，因為一些動作可按不同次序發(fā)生和/或與來 自本文中圖示和描述的其他動作并發(fā)地發(fā)生。例如，本領域技術人員將領會，方法集可被替 換地表示成一系列相互關聯(lián)的狀態(tài)或事件，就像在狀態(tài)圖中那樣。而且，并非所有例示的動 作皆為實現(xiàn)根據(jù)本文中所公開的主題方法集的方法所必要的。本領域技術人員將進一步領會，結合本文中所公開的實施例來描述的各種解說性 邏輯板塊、模塊、電路、和算法步驟可實現(xiàn)為電子硬件、計算機軟件、或這兩者的組合。為清 楚地解說硬件與軟件的這一可互換性，各種解說性組件、框、模塊、電路、和步驟在上面是以 其功能性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應用和 強加于整體系統(tǒng)的設計約束。技術人員可針對每種特定應用以不同方式來實現(xiàn)所描述的功 能性，但此類設計決策不應被解讀為致使脫離本公開的范圍。結合本文所公開的實施例描述的各種解說性邏輯板塊、模塊、和電路可用通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編 程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其設計成執(zhí)行本文所描述功能的 任何組合來實現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任 何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機。處理器還可以被實現(xiàn)為計算設備的組合，例 如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)作的一個或更多個微處理器、或任 何其他此類配置。結合本文所公開的實施例描述的方法或算法的步驟可直接在硬件中、在由處理器 執(zhí)行的軟件模塊中、或在這兩者的組合中實施。軟件模塊可駐留在RAM存儲器、閃存、ROM存 儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM、或本領域中所知的任 何其他形式的存儲介質中。示例性存儲介質耦合到處理器以使得該處理器能從/向該存儲 介質讀寫信息。在替換方案中，存儲介質可以被整合到處理器。處理器和存儲介質可駐留 在ASIC中。ASIC可駐留在用戶終端中。在替換方案中，處理器和存儲介質可作為分立組件 駐留在用戶終端中。在一個或多個示例性示例中，所述功能可以硬件、軟件、固件、或其任意組合來實 現(xiàn)。如果在軟件中實現(xiàn)，則各功能可以作為一條或更多條指令或代碼存儲在計算機可讀介 質上或藉其進行傳送。計算機可讀介質包括計算機存儲介質和通信介質兩者，其包括促成 計算機程序從一地向另一地轉移的任何介質。存儲介質可以是能被計算機訪問的任何可 用介質。作為示例而非限定，這樣的計算機可讀介質可包括RAM、ROM、EEPROM、CD-ROM或其 它光盤存儲、磁盤存儲或其它磁存儲設備、或能被用來攜帶或存儲指令或數(shù)據(jù)結構形式的 合需程序代碼且能被計算機訪問的任何其它介質。任何連接也被正當?shù)胤Q為計算機可讀介 質。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無 線電、以及微波之類的無線技術從web網站、服務器、或其它遠程源傳送而來，則該同軸電 纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電、以及微波之類的無線技術就被包括在介質 的定義之中。如本文所用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多 用碟(DVD)、軟盤和藍光碟，其中盤(disk)常常磁性地再現(xiàn)數(shù)據(jù)，而碟(disc)用激光來光學 地再現(xiàn)數(shù)據(jù)。上述的組合也應被包括在計算機可讀介質的范圍內。本文公開的示例被提供用以使得本領域的任何技術人員能夠利用或使用當前所 公開的主題。對這些公開的示例的各種修改對于本領域技術人員將是顯而易見的，并且本 文中定義的普適原理可被應用于其他實施例而不會脫離本公開的教義。還應注意，本文中 專門使用措辭“示例性的”來表示“起到示例、實例、或解說的作用”。本文中描述為“示例 性”的任何示例不必被解釋為優(yōu)于或勝過其他示例。由此，本公開并非旨在被限定于本文中 示出的示例，而是應被授予與本文中公開的原理和新穎性特征一致的最廣義的范圍。
權利要求
一種用在無線通信系統(tǒng)中的方法，所述方法包括將使得由編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳輸?shù)腘個編碼器操作；以及在編碼器輸出緩存器中順序地緩存所述N個編碼器操作中的每個操作的比特，其中所述N個編碼器操作中的經緩存編碼器操作的比特從所述編碼器輸出緩存器被讀出到多路復用器引擎，而所述N個編碼器操作中的下一編碼器操作的比特正被存儲到所述編碼器輸出緩存器中。
2.如權利要求1所述的方法，其特征在于，還包括在所述多路復用器引擎將所述N個編碼器操作中的一個編碼器操作多路復用之后基 于這一個編碼器操作的經編碼比特來更新比特流狀態(tài)；以及使用所述經更新的比特流狀態(tài)從所述N個編碼器操作中的順序下一編碼器操作選擇 用于所述多路復用器引擎的恰適比特。
3.如權利要求2所述的方法，其特征在于，還包括將所述經更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作。
4.如權利要求1所述的方法，其特征在于，所述具有N幀的編碼器操作是UMB擴展幀傳輸。
5.如權利要求1所述的方法，其特征在于，所述編碼器輸出緩存器被配置為具有至少 第一和第二緩存器部分的乒乓線性緩存器。
6.如權利要求5所述的方法，其特征在于，所述N個編碼器操作中的第一經緩存編碼器 操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個緩存器部分 被讀出到所述多路復用器引擎，而所述N個編碼器操作中的下一第二順序編碼器操作的比 特正被存儲到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部分中。
7.如權利要求1所述的方法，其特征在于，所述編碼器是UMBFLDCH編碼器。
8.如權利要求1所述的方法，其特征在于，所述編碼器是LTEPDSCH編碼器。
9.如權利要求1所述的方法，其特征在于，所述具有N個順序幀的編碼器操作是擴展幀 傳輸。
10.一種用在無線通信系統(tǒng)中的收發(fā)機，所述收發(fā)機包括編碼器輸出緩存器；多路復用器引擎；以及編碼器，配置成將使得由所述編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳 輸?shù)腘個編碼器操作；以及在所述編碼器輸出緩存器中順序地緩存所述N個編碼器操作的比特，其中所述N個編 碼器操作中的經緩存編碼器操作的比特從所述編碼器輸出緩存器被讀出到所述多路復用 器引擎，而所述N個編碼器操作中的下一編碼器操作的比特正被存儲到所述編碼器輸出緩 存器中。
11.如權利要求10所述的收發(fā)機，其特征在于，所述多路復用器引擎被配置成在多路復用之后基于所述N個編碼器操作中一個編碼器操作的經編碼比特來更新比 特流狀態(tài)；以及使用所述經更新的比特流狀態(tài)從所述N個編碼器操作中的順序下一編碼器操作選擇 用于所述多路復用器引擎的恰適比特。
12.如權利要求11所述的收發(fā)機，其特征在于，所述多路復用器引擎還被配置成將所 述經更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作。
13.如權利要求10所述的收發(fā)機，其特征在于，所述具有N幀的編碼器操作是UMB擴展 幀傳輸。
14.如權利要求10所述的收發(fā)機，其特征在于，所述編碼器輸出緩存器被配置為具有 至少第一和第二緩存器部分的乒乓線性緩存器。
15.如權利要求14所述的收發(fā)機，其特征在于，所述N個編碼器操作中的第一經緩存編 碼器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個緩存器 部分被讀出到所述多路復用器引擎，而所述N個編碼器操作中的下一第二順序編碼器操作 的比特正被存儲到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部 分中。
16.如權利要求10所述的收發(fā)機，其特征在于，所述編碼器是UMBFLDCH編碼器。
17.如權利要求10所述的收發(fā)機，其特征在于，所述編碼器是LTEPDSCH編碼器。
18.如權利要求10所述的收發(fā)機，其特征在于，所述具有N個順序幀的編碼器操作是擴 展幀傳輸。
19.一種用在無線通信系統(tǒng)中的設備，包括用于將使得由編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳 輸?shù)腘個編碼器操作的裝置；以及用于在編碼器輸出緩存器中順序地緩存所述N個編碼器操作中的每個操作的比特的 裝置，其中所述N個編碼器操作中的經緩存編碼器操作的比特從所述編碼器輸出緩存器被 讀出到多路復用器引擎，而所述N個編碼器操作中的下一編碼器操作的比特正被存儲到所 述編碼器輸出緩存器中。
20.如權利要求19所述的設備，其特征在于，還包括用于在所述多路復用器引擎將所述N個編碼器操作中的一個編碼器操作多路復用之 后基于這一個編碼器操作的經編碼比特來更新比特流狀態(tài)的裝置。用于使用所述經更新的比特流狀態(tài)從所述N個編碼器操作中的順序下一編碼器操作 選擇用于所述多路復用器引擎的恰適比特的裝置。
21.如權利要求20所述的設備，其特征在于，還包括用于將所述經更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作的裝置。
22.如權利要求19所述的設備，其特征在于，所述具有N幀的編碼器操作是UMB擴展幀 傳輸。
23.如權利要求19所述的設備，其特征在于，所述編碼器輸出緩存器被配置為具有至 少第一和第二緩存器部分的乒乓線性緩存器。
24.如權利要求23所述的設備，其特征在于，所述N個編碼器操作中的第一經緩存編碼 器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個緩存器部 分被讀出到所述多路復用器引擎，而所述N個編碼器操作中的下一第二順序編碼器操作的 比特正被存儲到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部分中。
25.如權利要求19所述的設備，其特征在于，所述編碼器是UMBFLDCH編碼器。
26.如權利要求19所述的設備，其特征在于，所述編碼器是LTEPDSCH編碼器。
27.如權利要求19所述的設備，其特征在于，所述具有N個順序幀的編碼器操作是擴展 幀傳輸。
28.一種用在無線通信系統(tǒng)中的裝置，所述裝置包括處理器，其被配置成將使得由編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳輸?shù)腘 個編碼器操作；以及在編碼器輸出緩存器中順序地緩存所述N個編碼器操作中的每個操作的比特，其中所 述N個編碼器操作中的經緩存編碼器操作的比特從所述編碼器輸出緩存器被讀出到多路 復用器引擎，而所述N個編碼器操作中的下一編碼器操作的比特正被存儲到所述編碼器輸 出緩存器中；以及耦合至所述處理器的用于存儲數(shù)據(jù)的存儲器。
29.如權利要求28所述的裝置，其特征在于，所述處理器還被配置成在所述多路復用器引擎將所述N個編碼器操作中的一個編碼器操作多路復用之后基 于這一個編碼器操作的經編碼比特來更新比特流狀態(tài)；以及使用所述經更新的比特流狀態(tài)從所述N個編碼器操作中的順序下一編碼器操作選擇 用于所述多路復用器引擎的恰適比特。
30.如權利要求29所述的裝置，其特征在于，所述處理器還被配置成將所述經更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作。
31.如權利要求28所述的裝置，其特征在于，所述具有N幀的編碼器操作是UMB擴展幀 傳輸。
32.如權利要求28所述的裝置，其特征在于，所述編碼器輸出緩存器被配置為具有至 少第一和第二緩存器部分的乒乓線性緩存器。
33.如權利要求32所述的裝置，其特征在于，所述N個編碼器操作中的第一經緩存編碼 器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一個緩存器部 分被讀出到所述多路復用器引擎，而所述N個編碼器操作中的下一第二順序編碼器操作的 比特正被存儲到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一緩存器部分 中。
34.如權利要求28所述的裝置，其特征在于，所述編碼器是UMBFLDCH編碼器。
35.如權利要求28所述的裝置，其特征在于，所述編碼器是LTEPDSCH編碼器。
36.如權利要求28所述的裝置，其特征在于，所述具有N個順序幀的編碼器操作是擴展 幀傳輸。
37.一種計算機程序產品，包括計算機可讀介質，包括用于使計算機將使得由編碼器編碼N個順序幀的編碼器操作劃分為各自被指定用于 單個幀傳輸?shù)腘個編碼器操作的代碼；以及用于使計算機在編碼器輸出緩存器中順序地緩存所述N個編碼器操作中的每個操作的比特的代碼，其中所述N個編碼器操作中的經緩存編碼器操作的比特從所述編碼器輸出 緩存器被讀出到多路復用器引擎，而所述N個編碼器操作中的下一編碼器操作的比特正被 存儲到所述編碼器輸出緩存器中。
38.如權利要求37所述的計算機程序產品，其特征在于，所述計算機可讀介質還包括 用于使計算機在所述多路復用器引擎將所述N個編碼器操作中的一個編碼器操作多路復用之后基于這一個編碼器操作的經編碼比特來更新比特流狀態(tài)的代碼；以及用于使計算機使用所述經更新的比特流狀態(tài)從所述N個編碼器操作中的順序下一編 碼器操作選擇用于所述多路復用器引擎的恰適比特的代碼。
39.如權利要求38所述的計算機程序產品，其特征在于，所述計算機可讀介質還包括 用于使計算機將所述經更新的比特流狀態(tài)發(fā)送至所述編碼器以用于下一編碼器操作的代碼。
40.如權利要求37所述的計算機程序產品，其特征在于，所述具有N幀的編碼器操作是 UMB擴展幀傳輸。
41.如權利要求37所述的計算機程序產品，其特征在于，所述編碼器輸出緩存器被配 置為具有至少第一和第二緩存器部分的乒乓線性緩存器。
42.如權利要求41所述的計算機程序產品，其特征在于，所述N個編碼器操作中的第一 經緩存編碼器操作的比特從所述編碼器輸出緩存器的所述第一和第二緩存器部分中的一 個緩存器部分被讀出到所述多路復用器引擎，而所述N個編碼器操作中的下一第二順序編 碼器操作的比特正被存儲到所述編碼器輸出緩存器的所述第一和第二緩存器部分的另一 緩存器部分中。
43.如權利要求37所述的計算機程序產品，其特征在于，所述編碼器是UMBFLDCH編碼器。
44.如權利要求37所述的計算機程序產品，其特征在于，所述編碼器是LTEPDSCH編碼器。
45.如權利要求37所述的計算機程序產品，其特征在于，所述具有N個順序幀的編碼器 操作是擴展幀傳輸。
全文摘要
公開了用于對編碼器輸出緩存使用線性存儲模型的裝置和方法。該裝置和方法通過將具有要由編碼器編碼的N個順序幀的編碼器操作劃分為各自被指定用于單個幀傳輸?shù)腘個編碼器操作(諸如在具有多個幀的擴展幀傳輸?shù)那樾沃?來實施線性存儲輸出緩存。N個編碼器操作的比特隨后被順序地緩存在編碼器輸出緩存器中，其中N個編碼器操作中的每個經緩存編碼器操作的比特從緩存器被讀出到多路復用器引擎，而這N個編碼器操作中的下一編碼器操作的比特正被存儲到編碼器輸出緩存器中。
文檔編號H04L1/18GK101889411SQ200880119664
公開日2010年11月17日 申請日期2008年12月5日 優(yōu)先權日2007年12月5日
發(fā)明者B·帕哈, J·劉, V·安雷迪 申請人:高通股份有限公司