專利名稱：片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的方法與電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路中片上網(wǎng)絡(luò)設(shè)計領(lǐng)域，特別涉及到片上網(wǎng)絡(luò)設(shè)計中網(wǎng)絡(luò)信息可靠性傳輸技術(shù)或方法。
背景技術(shù)：
隨著集成電路技術(shù)的飛速發(fā)展，越來越多的晶體管和模塊被集成到一個芯片上，使得單個集成電路芯片可以完成一個復(fù)雜系統(tǒng)的全部功能，因此出現(xiàn)了片上系統(tǒng)(System on Chip,SoC)技術(shù)。SoC技術(shù)目前主要應(yīng)用于多媒體個人處理終端、移動通信終端、移動多媒體終端、航空電子、汽車電子、數(shù)字電視等系統(tǒng)和設(shè)備中。另一方面，現(xiàn)代信息越來越大，信息處理終端和設(shè)備所擔(dān)負的算術(shù)計算、邏輯功能的復(fù)雜度也越來越大，需要將越來越多的處理單元
(如IP核)集成到SoC中。傳統(tǒng)的基于總線結(jié)構(gòu)，在可擴展性、功耗、數(shù)據(jù)處理效率等方面己經(jīng)不能滿足SoC處理單元間數(shù)據(jù)交換的^]要求。作為SoC未來片上系統(tǒng)通信方法的片上網(wǎng)絡(luò)
(Network-on-Chip, NoC)的于1999年被提出。
以3X3Mash結(jié)構(gòu)為例片上網(wǎng)絡(luò)結(jié)構(gòu)圖如圖l所示，片上網(wǎng)絡(luò)由數(shù)據(jù)交換模塊l、處理模塊2和單元間信息傳輸模塊3構(gòu)成。數(shù)據(jù)交換模塊1通過單元間信息傳輸模塊3與處理模塊2進行雙向的數(shù)據(jù)傳遞；數(shù)據(jù)交換模塊1同時通過單元間信息傳輸模塊3與其它數(shù)據(jù)交換模塊進行雙向數(shù)據(jù)交換。
片上網(wǎng)絡(luò)的單元間信息傳輸結(jié)構(gòu)組成如圖2所示，由發(fā)送電路單元4，片上互聯(lián)線組5、接收電路單元6組成。片上互聯(lián)線組5為發(fā)送和接收單元提供電信號傳遞的物理通道，它由集成電路中一組并行的金屬互聯(lián)線構(gòu)成。發(fā)送電路單元4負責(zé)對發(fā)送的"0" 、 "1"電信號進行必要的處理，如驅(qū)動等，以滿足電信號在耳聯(lián)線組上的傳遞。接收電路單元6負責(zé)對互聯(lián)線組上的電信號進行判決以恢復(fù)出"0" 、 "1"電信號。圖2的結(jié)構(gòu)可以提供單向信息傳遞，如果收發(fā)模塊中都放置發(fā)送電路單元4和接收電路單元6，發(fā)送電路單元4和接收電路單元6用兩組片上互聯(lián)線組5進行連接就可以為收發(fā)模塊間提供雙向信息傳輸。為了便于說明，本申請中都采用圖2所示的信息傳輸模塊進行分析和介紹。
集成電路的最主要的性能指標(biāo)是集成度、功耗、處理速度及可靠性，但是這些指標(biāo)往往是相互制約的。比如在現(xiàn)有的技術(shù)條件下，集成度越高，功耗就越高，其可靠性就越差。
目前有關(guān)解決功耗、提高可靠性和傳輸速度的方法和/或技術(shù)都是在傳輸信息增加冗余的處理方法，典型的采用編碼方法
一、低功耗編碼(Low Power Coding, LPC)方法可以滿足低功耗要求；二、 串?dāng)_削除編碼(Crosstalk Avoidence Coding, CAC)方法可以提高速和可靠性性能
要；
三、 糾錯編碼(Error Correction Coding, ECC)方法可以解決信號傳輸間的可靠性問
題；
四、 LPC+CAC+ECC編碼結(jié)構(gòu)方法可以提高處理速率和可靠性。
以上方法都是單一地局部地提高某一種性能，如功耗、傳輸速度、可靠性等。但是這些方法會造成其它重要性能指標(biāo)的下降(或者說是在犧牲其它性能指標(biāo)為代價的)，比如低功耗編碼方法，它可以降低功耗，但同時也降低了傳輸速度，且并不能解決集成度高的干擾問題或可靠性問題；糾錯編碼方法提高信號傳輸?shù)目煽啃?，但影響了信息傳輸速度；LPC+CAC+ECC編碼結(jié)構(gòu)方法可以同時提高處理速率和可靠性，但不能滿足低功耗和小面積的要求。
在亞微米和深亞微米集成電路中，影響片上網(wǎng)絡(luò)信號傳輸性能的實質(zhì)是片上網(wǎng)絡(luò)并行的互聯(lián)線組5在集成電路中往往是平行布置的，這些平行的金屬互聯(lián)線之間的耦合電容會隨著線間的距離縮小而增大，當(dāng)一條金屬線上有電信號躍變時(如從"0"變化為"1"或從"1"變化為"0")，則在該金屬線旁邊的金屬線上會產(chǎn)生耦合的干擾信號，即對旁邊的金屬線上傳輸?shù)男盘柈a(chǎn)生干擾，這就是集成電路中的串音干擾。顯然緊鄰的金屬線間的串音干擾最強。例如圖2所示，當(dāng)互聯(lián)線組5中的三連線5a、 5b、 5c上傳輸?shù)臄?shù)據(jù)從l、 1、 l變化到0、 1、 0或者從0、 0、 0變化到1、 0、 l時，片上連線5b上產(chǎn)生的噪聲最大，可靠性最差；當(dāng)連線5a、 5b、5c上傳輸?shù)臄?shù)據(jù)從l、 0、 l變化到0、 1、 0或者從0、 1、 0變化到1、 0、 l時，片上連線5b上產(chǎn)生的延遲最大，速度最慢。針對以上問題，本發(fā)明了提出了片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的均衡方法以及電路單元。
為了便于描述本發(fā)明，在此繼續(xù)對現(xiàn)有片上網(wǎng)絡(luò)的接收過程以及實際電路進行詳細的介紹埃收過程的最前面是一個對輸入信號作出"0"或"1"的判決處理過程，實現(xiàn)判決過程的反相判決電路單元如圖3所示，由一個P溝道場效應(yīng)管7和一個N溝道場效應(yīng)管8組成，輸入信號(被判決的信號)分別同時輸入到兩個場效應(yīng)管的柵極，兩個場效應(yīng)管的源極連接在一起作為判決后的輸出。
本發(fā)明的內(nèi)容為
根據(jù)被干擾的信號線2b緊鄰的兩條信號線2a和2c上信號的變化動態(tài)調(diào)整被干擾信號線2b的判決門限(即均衡)，從而減少串音干擾的影響，提高信號傳遞的可靠性和傳輸速度。
實現(xiàn)該發(fā)明的具體方法為對片上網(wǎng)絡(luò)的現(xiàn)有結(jié)構(gòu)上的每根互聯(lián)線的接收端的反相判決器進行改造，改造的方法為加入一個反饋電路單元，并用一個可控門限判決單元代替現(xiàn)有的反相判決器，所述的原有的反相判決器如圖3所示，所述的反饋電路單元有兩個輸入信號和一個輸出信號，所述的兩個輸入信號分別來自于緊鄰的兩根互聯(lián)線上的接收單元判決后的信號，所述的反饋電路的輸出信號作為門限調(diào)節(jié)信號輸入到可控門限判決單元，從而調(diào)節(jié)判決門限。
本發(fā)明效果為
由于通過反饋電路對臨近互連線上信號的變化進行了判決分析，并以該判決的結(jié)果(是否出現(xiàn)強烈串音干擾)來控制判決門限，'因此這種調(diào)節(jié)判決門限方法的判決過程就限消除了臨近互連線上信號變化產(chǎn)生的耦合信號所引起的串音干擾，從而提高了片上網(wǎng)絡(luò)的傳輸速率等性能。并且下面的一實施例會顯示，這種方法實現(xiàn)簡單，且占用的硬件資源少。
基于本項目發(fā)明的設(shè)計思想，可以完成基于CMOS、 NM0S、 PM0S、 BiCMOS等工藝設(shè)計的NoC數(shù)據(jù)傳輸模塊設(shè)計與實現(xiàn)；可以完成高性能FPGA中可配置邏輯模塊間互聯(lián)網(wǎng)絡(luò)的設(shè)計與實現(xiàn)；可以完成總線形式SoC中總線結(jié)構(gòu)及數(shù)據(jù)傳輸模塊的設(shè)計與實現(xiàn)；可以完成高性能印刷電路板上各集成電路間數(shù)字信號的傳輸設(shè)計與實現(xiàn)。且用CMOS工藝實現(xiàn)的電路結(jié)構(gòu)，很容易轉(zhuǎn)換成用NM0S、 PM0S、 BiCMOS等工藝實現(xiàn)。


圖l是現(xiàn)有片上網(wǎng)絡(luò)示意圖 -圖2是圖1中傳輸線路組成以及傳輸環(huán)境示意3是圖2中接收部分中一條互連線上的接收判決單元電路4是本發(fā)明的用CM0S工藝實施的一個實施例的電路圖
l是數(shù)據(jù)交換模塊，2是處理模塊，3是單元間信息傳輸模塊，4是發(fā)送電路單元，5是互聯(lián)線組，5a、 5b以及5c是互連線組5中以5b為中心的3條緊鄰線，6是接收電路單元，7是p溝道場效應(yīng)管、8是N溝道場效應(yīng)管，9是本發(fā)明實施例中的可控門限判決單元，IO是本發(fā)明實施例中的反饋電路單元，ll是增加的P溝道場效應(yīng)管、12是增加的N溝道場效應(yīng)管、13是反饋電路單元10中的低輸入有效與門甲，14是反饋電路單元10中的低輸入有效或門乙。
實施例
電路實現(xiàn)的實施例如圖4，是由CMOS工藝實現(xiàn)的，其中的可控門限判決單元9是在現(xiàn)有的反相判決器(圖3所示)的基礎(chǔ)上，增加一個P溝道場效應(yīng)管11和一個N溝道場效應(yīng)管12，然后將P溝道場效應(yīng)管7y^^"，口N溝道場效應(yīng)管8的漏極之間的連接點斷開，再將增加的N溝道場效應(yīng)管12的源極與原來的N溝道場效應(yīng)管8的漏極連接，將增加的P溝道場效應(yīng)管11的漏極與原來的P溝道場效應(yīng)管7的源極連接，將增加P溝道場效應(yīng)管11的源極與增加N溝道場效應(yīng)管12的漏極連接在一起作為判決信號的輸出端；反饋電路單元10由一個低輸入有效與門13和一個低輸入有效或門14組成，所述的低輸入有效或門14和低輸入有效與門13之間沒有直接相連，
5所述的低輸入有效或門14和與低輸入有效與門13的兩個輸入信號都分別是緊鄰的兩條互連線上的判決后輸出信號，其中與低輸入有效與門13的輸出端接到增加的P溝道場效應(yīng)管ll的柵極，低輸入有效或門14的輸出端14接入增加的P溝道場效應(yīng)管12的柵極。
需要說明的是片上網(wǎng)絡(luò)中每根互連線的接收端都具有發(fā)明中的電路，這樣就消除了除了片上的每根互連線中的串音干擾，并提高了整個片上網(wǎng)絡(luò)的傳輸速率，從而提高了片上網(wǎng)絡(luò)的性能。
其它實施例按照CMOS工藝實現(xiàn)的審路結(jié)構(gòu)，用NM0S、 PM0S或BiCM0S等工藝實現(xiàn)。由于對于本領(lǐng)域內(nèi)的一般技術(shù)人員來所說，將CM0S工藝的電路換裝成NM0S、 PM0S或BiCM0S等工藝電路是公知技術(shù)，所以，不再詳述用NMOS、 PMOS或BiCMOS等工藝實現(xiàn)的電路。
實施例中的電路的工作原理如下
根據(jù)串音干擾形成機理，當(dāng)圖4電路所在的互連線以及該互連線兩側(cè)緊鄰的互連線上前一次輸出是0、 1、 1 (其中圖4所在的互連線上輸出的是0)或者1、 1、 1 (其中圖4電路所在的互連線上輸出的是l)，圖4電路所在的互連線所形成串音干擾為一個正向干擾信號，反相判決器的門限電壓上升為C以對抗該串音干擾；或當(dāng)圖4電路所在的互連線以及該互連線兩側(cè)緊鄰的互連線上前一次輸出是l、 0、 0 (其中圖4電路所在的互連線上輸出的是1)或者0、0、 0,圖4電路(其中圖4所在的互連線上輸出的是0)所在的互連線所形成的串音干擾為一個負向干擾信號，反相判決器的門限電壓下降上升為G，以對抗該串音干擾。以此方法完成對對串音干擾有效的消除。其他情況下串音干擾很小，均衡器的門限電壓為正常狀態(tài)，^°。就這樣，當(dāng)前一個輸出為0、 0、 0或者0、 1、 0時，P=VDD，否則P二GND;當(dāng)前一個輸出為l、 0、l或者1、 1、 l時，N=GND，否則N,D。于是有
i^Ot/ri-Of/772. (1)
W = OC/ri + OLT2, (2)
圖中0UT1和0UT2是兩條緊鄰線的輸出。
當(dāng)P:GND和^VDD時，^/拔/7廢冶屈是C也就是反相判決器的正常門限電壓模式。當(dāng)P:GND和^GND時，下拉路徑被關(guān)閉，門限電壓增加至C這是反相器的增加門限電壓模式。當(dāng)P^DD和^VDD時，上拉路徑被關(guān)閉，門限電壓.下降為G.這是反相器的降低門限電壓模式?？勺冮T限反相器中的弱反相器用來保證反相器的輸出不會漂移。MOS管MP1， MP2， MN1，和顧2相對大小決定了G和—的值。
在電路設(shè)計中必須要求控制邏輯門電路的延遲要大于IN-to-OUT的延遲，以使得0UT點的充放電在P和N變化之前完成。在均衡的鏈接中，非邊緣的連接線使用均衡器作為接收器，而在邊緣的連接線使用CMOS的反相器。這是因為邊緣的連接線，只有一個相鄰連線，經(jīng)受很小的串?dāng)_影響。
權(quán)利要求
1.片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的方法，其特征在于根據(jù)與被干擾信號線緊鄰的兩條信號線上信號的變化動態(tài)調(diào)整被干擾信號線信號的判決門限。
2. 根據(jù)權(quán)利要其l所述的片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的方法，其特征在于對片上網(wǎng)絡(luò)的現(xiàn)有結(jié)構(gòu)上的每根互聯(lián)線的接收端的反相判決器進行改造，改造的方法為加入一個反饋電路單元，并用一個可控門限判決單元代替現(xiàn)有的反相判決器，所述的反饋電路單元有兩個輸入信號和一個輸出信號，其中兩個輸入信號分別來自于緊鄰的兩根互聯(lián)線上接收單元判決后的信號，反饋電路的輸出信號作為門限調(diào)節(jié)信號輸入到可控門限判決單元，從而調(diào)節(jié)判決門限。 '
3. 根據(jù)權(quán)利要其1或權(quán)利要求2所述的片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的方法的電路，其特征在于由CMOS工藝實現(xiàn)的，其中可控門限判決單元是在現(xiàn)有的反相判決器的基礎(chǔ)上，增加一個P溝道場效應(yīng)管和一個N溝道場效應(yīng)管，然后將P溝道場效應(yīng)管的源極和N溝道場效應(yīng)管的漏極之間的連接點斷開，再將增加的N溝道場效應(yīng)管的漏極與原來的N溝道場效應(yīng)管的源極連接，將增加的P溝道場效應(yīng)管的漏極與原來的P溝道場效應(yīng)管的源極連接，將增加P溝道場效應(yīng)管的漏極與增加N溝道場效應(yīng)管的源極連接在一起作為判決信號的輸出端；反饋電路單元由一個與非門和一個或非門組成，所述的或非門和與非門之間沒有直接相連，所述的或非門和與非門的兩個輸入信號都分別是緊鄰的兩條互連線上的判決后輸出信號，其中與非門的輸出端接到增加的P溝道場效應(yīng)管的柵極，或非門的輸出端接入增加的P溝道場效應(yīng)管的柵極。
4. 根據(jù)權(quán)利要其1或權(quán)利要求2所述的片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的的方法的電路，其特征在于將利用權(quán)利要求3的CMOS電路結(jié)構(gòu)，換用NM0S、 PM0S或BiCM0S等工藝實現(xiàn)。
全文摘要
本發(fā)明提出了一種片上網(wǎng)絡(luò)串音干擾消除及提高傳輸速度的方法和電路，方法根據(jù)與被干擾信號線與緊鄰的兩條信號線上信號的變化動態(tài)調(diào)整被干擾信號線的判決門限，從而減少串音干擾的影響，提高信號傳遞的可靠性和傳輸速度。電路由反饋電路單元和可控門限判決單元(可變門限反相器)組成，實現(xiàn)簡單，且占用的硬件資源少。
文檔編號H04L1/00GK101562501SQ20091005932
公開日2009年10月21日 申請日期2009年5月19日 優(yōu)先權(quán)日2009年5月19日
發(fā)明者周婉婷, 磊 李, 胡劍浩 申請人:電子科技大學(xué)