專利名稱：：高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及儀器系統(tǒng)內(nèi)的數(shù)據(jù)傳輸，具體是應(yīng)用于高速儀器的一種能可靠、快速傳輸數(shù)據(jù)的高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)。
背景技術(shù)：
：儀器系統(tǒng)內(nèi)部需要傳輸大量數(shù)據(jù)?，F(xiàn)有儀器系統(tǒng)主要以并行總線實(shí)現(xiàn)系統(tǒng)內(nèi)的通訊和數(shù)據(jù)傳輸，但隨著儀器系統(tǒng)內(nèi)部所需傳輸數(shù)據(jù)量的不斷增加，并行總線數(shù)據(jù)傳輸結(jié)構(gòu)正面臨著挑戰(zhàn)，成為制約數(shù)據(jù)傳輸速度、可靠性等系統(tǒng)性能的主要瓶頸。如何可靠快速地傳輸數(shù)據(jù)，使系統(tǒng)穩(wěn)定可靠地運(yùn)行，成為儀器系統(tǒng)內(nèi)部的新問題。
發(fā)明內(nèi)容本發(fā)明為了解決儀器系統(tǒng)內(nèi)現(xiàn)有并行總線數(shù)據(jù)傳輸結(jié)構(gòu)因所需傳輸數(shù)據(jù)量的不斷增加，而導(dǎo)致系統(tǒng)性能(如速度、可靠性)受制約的問題，提供了應(yīng)用于高速儀器的一種高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)。本發(fā)明是采用如下技術(shù)方案實(shí)現(xiàn)的高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)，包括采用接觸型插槽結(jié)構(gòu)的環(huán)網(wǎng)總線(即呈首尾相接的閉合環(huán)型總線)、以及插于環(huán)網(wǎng)總線的總線插槽(即擴(kuò)展槽)的上設(shè)有功能模塊電路的功能模塊插板(即擴(kuò)展卡)，還包括至少一路包含與總線插槽等數(shù)量的高速2x2模擬交叉開關(guān)的通信鏈路、以及控制通信鏈路中各開關(guān)工作模式的控制模塊，通信鏈路的開關(guān)依次置于環(huán)網(wǎng)總線的相鄰總線插槽之間，通信鏈路中開關(guān)的輸入端IN0與前一開關(guān)的輸出端OUT0相連，輸出端OUT0與后一開關(guān)的輸入端INO相連，開關(guān)的輸入端IN1與前一總線插槽的信號(hào)輸出引腳相連，輸出端OUTl與后一總線插槽的信號(hào)輸入引腳相連；所述控制模塊包括輸入端與各總線插槽控制信號(hào)輸出引腳相連的可編程門陣列FPGA、與可編程門陣列FPGA輸出端連接的開關(guān)管理電路，通信鏈路中各開關(guān)的片選端與開關(guān)管理電路的輸出端連接；所述環(huán)網(wǎng)總線包含與各總線插槽引腳相連的用以判斷總線插槽內(nèi)是否插有功能模塊插板的狀態(tài)信號(hào)總線；功能模塊插板上設(shè)有并行1/0端口與功能模塊電路并行I/O端口連接的低壓差分信號(hào)收發(fā)器，低壓差分信號(hào)收發(fā)器的串行1/0端口與插板上同總線插槽信號(hào)輸入/輸出引腳對(duì)應(yīng)的信號(hào)輸入/輸出"金手指"相連。當(dāng)環(huán)網(wǎng)系統(tǒng)僅設(shè)置一路通信鏈路時(shí)，環(huán)網(wǎng)系統(tǒng)的主控卡(對(duì)環(huán)網(wǎng)系統(tǒng)數(shù)據(jù)通信起主控制功能的功能模塊插板)首先通過狀態(tài)信號(hào)總線對(duì)環(huán)網(wǎng)系統(tǒng)的其它擴(kuò)展槽(即總線插槽)上有無擴(kuò)展卡進(jìn)行自動(dòng)識(shí)別，根據(jù)擴(kuò)展槽上的狀況(即有無插設(shè)擴(kuò)展卡)、以及主控卡與其它擴(kuò)展卡之間一對(duì)一或一對(duì)多通信關(guān)系的建立需要，通過FPGA控制開關(guān)管理電路，控制通信鏈路上高速2x2模擬交叉開關(guān)使能端的電平，改變開關(guān)的工作模式(即改變開關(guān)的連通路徑)，使主控卡與插于擴(kuò)展槽上的擴(kuò)展卡之間形成閉合通信環(huán)路，主控卡通過該閉合通信環(huán)路與在該閉合通信環(huán)路上的擴(kuò)展卡進(jìn)行一對(duì)一或一對(duì)多通信；當(dāng)環(huán)網(wǎng)系統(tǒng)設(shè)置有多路通信鏈路時(shí)，主控卡通過其中一通信鏈路(該通信鏈路以下稱為主鏈路)與各擴(kuò)展卡進(jìn)行通信，當(dāng)部分?jǐn)U展卡之間有獨(dú)立于主控卡的通信需要時(shí)，請(qǐng)求主控卡授予該部分?jǐn)U展卡的發(fā)送、接受權(quán)限，主控卡在授予該部分?jǐn)U展卡的發(fā)送、接收權(quán)限后，通過FPGA控制開關(guān)管理電路，控制主鏈路外其它通信鏈路(以下稱為副鏈路)的高速2x2模擬交叉開關(guān)使能端的電平，改變副鏈路開關(guān)的工作模式，使環(huán)網(wǎng)系統(tǒng)的副鏈路上形成獨(dú)立于主鏈路上閉合通信環(huán)路的閉合通信環(huán)路，確保當(dāng)主控卡與部分?jǐn)U展卡使用主鏈路進(jìn)行通信時(shí)，其余部分?jǐn)U展卡之間也可使用副鏈路同時(shí)進(jìn)行高速通信，通信完成后，主控卡收回授予該部分?jǐn)U展卡的發(fā)送、接收權(quán)限。其中，環(huán)網(wǎng)系統(tǒng)中可構(gòu)建的閉合通信環(huán)路個(gè)數(shù)與環(huán)網(wǎng)系統(tǒng)中設(shè)置的通信鏈路路數(shù)相等。所述實(shí)現(xiàn)上述功能的開關(guān)管理電路主要由編碼器和譯碼器組成，對(duì)于本
技術(shù)領(lǐng)域：
的技術(shù)人員來說是常規(guī)性開關(guān)陣列控制電路，且電路結(jié)構(gòu)變形很多，因此未在說明書中進(jìn)行描述。同時(shí)，功能模塊插板上設(shè)置的低壓差分信號(hào)收發(fā)器，將功能模塊電路向環(huán)網(wǎng)總線輸入的多路并行信號(hào)轉(zhuǎn)換成高速串行低壓差分信號(hào)，環(huán)網(wǎng)總線向功能模塊電路輸出的高速串行低壓差分信號(hào)轉(zhuǎn)換成多路并行信號(hào)，即"數(shù)據(jù)"信號(hào)(包括指令、數(shù)據(jù)、控制命令等等)在環(huán)網(wǎng)總線各功能模塊插板之間以低壓差分信號(hào)LVDS串行傳輸方式傳輸；其中，所述低壓差分信號(hào)LVDS串行傳輸技術(shù)是一種新興的點(diǎn)對(duì)點(diǎn)串行通信技術(shù)，該串行傳輸技術(shù)以其較少的信號(hào)連線、高帶寬等優(yōu)點(diǎn)正在取代傳統(tǒng)并行總線而成為高速數(shù)據(jù)傳輸技術(shù)的主流，該串行傳輸技術(shù)不但可以充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，大大降低通信成本。而且增強(qiáng)了信號(hào)在總線傳輸時(shí)的抗噪聲、抗干擾能力，能以時(shí)鐘和數(shù)據(jù)恢復(fù)技術(shù)解決了限制數(shù)據(jù)傳輸速率的信號(hào)時(shí)鐘參差問題，大大提高了數(shù)據(jù)傳輸?shù)臄?shù)據(jù)率，在高速傳輸中有著愈來愈廣泛的應(yīng)用。與現(xiàn)有技術(shù)相比，本發(fā)明應(yīng)用高速2X2模擬交叉開關(guān)構(gòu)建通信鏈路，并將環(huán)網(wǎng)總線與多路通信鏈路結(jié)合，通過可編程門陣列FPGA、開關(guān)管理電路對(duì)多路通信鏈路的高速2X2模擬交叉開關(guān)進(jìn)行控制，可使多路通信鏈路與環(huán)網(wǎng)總線形成多個(gè)相對(duì)獨(dú)立的閉合通信環(huán)路，實(shí)現(xiàn)各擴(kuò)展卡之間獨(dú)立于主控卡進(jìn)行通信的目的；同時(shí)應(yīng)用在高速通信傳輸領(lǐng)域中極具優(yōu)勢(shì)的低壓差分信號(hào)LVDS串行傳輸技術(shù)，實(shí)現(xiàn)高速儀器系統(tǒng)中低成本高性能的數(shù)據(jù)傳輸結(jié)構(gòu)，具備硬件結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單、傳輸速率高、通信效率高、可靠性高、工作方式靈活、易于擴(kuò)展、節(jié)省硬件資源的特點(diǎn)。經(jīng)驗(yàn)證，本發(fā)明所述環(huán)網(wǎng)系統(tǒng)中的每路通信鏈路的通信速率最高可達(dá)264Mbyte/s。圖1為本發(fā)明所述高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖2為通信鏈路中高速2X2模擬交叉開關(guān)的一種工作模式圖；圖3為通信鏈路中高速2X2模擬交叉開關(guān)的另一種工作模式圖；圖4為通信鏈路中高速2X2模擬交叉開關(guān)的第三種工作模式圖；圖5為通信鏈路中高速2X2模擬交叉開關(guān)的第四種工作模式圖；圖6為本發(fā)明采用雙鏈路時(shí)僅以主鏈路進(jìn)行通信的具體通信方式圖；圖7為本發(fā)明采用雙鏈路時(shí)同時(shí)以主、副鏈路進(jìn)行通信的具體通信方式圖；圖2-圖5中省略了開關(guān)的使能端引腳；圖2-圖7中虛線表示無效路徑，實(shí)線表示有效路徑。具體實(shí)施例方式如圖1所示，高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)，包括采用接觸型插槽結(jié)構(gòu)的環(huán)網(wǎng)總線、以及插于環(huán)網(wǎng)總線的總線插槽的上設(shè)有功能模塊電路的功能模塊插板，還包括至少一路包含與總線插槽等數(shù)量的高速2x2模擬交叉開關(guān)的通信鏈路、以及控制通信鏈路中各開關(guān)工作模式的控制模塊，通信鏈路的開關(guān)依次置于環(huán)網(wǎng)總線的相鄰總線插槽之間，通信鏈路中開關(guān)的輸入端IN0與前一開關(guān)的輸出端OUT0相連，輸出端OUT0與后一開關(guān)的輸入端IN0相連，開關(guān)的輸入端IN1與前一總線插槽的信號(hào)輸出引腳相連，輸出端OUT1與后一總線插槽的信號(hào)輸入引腳相連；所述控制模塊包括輸入端與各總線插槽控制信號(hào)輸出引腳相連的可編程門陣列FPGA、與可編程門陣列FPGA輸出端連接的開關(guān)管理電路，通信鏈路中各開關(guān)的片選端與開關(guān)管理電路的輸出端連接；所述環(huán)網(wǎng)總線包含與各總線插槽引腳相連的用以判斷總線插槽內(nèi)是否插有功能模塊插板的狀態(tài)信號(hào)總線；功能模塊插板上設(shè)有并行I/O端口與功能模塊電路并行1/0端口連接的低壓差分信號(hào)收發(fā)器，低壓差分信號(hào)收發(fā)器的串行1/0端口與插板上同總線插槽信號(hào)輸入/輸出引腳對(duì)應(yīng)的信號(hào)輸入/輸出"金手指"相連。其中，所述高速2X2模擬交叉開關(guān)采用型號(hào)為SCAN90CP02的高速2X2模擬交叉開關(guān)；所述低壓差分信號(hào)收發(fā)器采用型號(hào)為DS92LV18的18位LVDS總線串行/解串器。構(gòu)建本發(fā)明所述環(huán)網(wǎng)系統(tǒng)的具體實(shí)施方式為，以固定位置的總線插槽作為插設(shè)主控卡的總線插槽，即僅該總線插槽設(shè)有與可編程門陣列FPGA輸入端相連的引腳，主控卡只能插設(shè)在該總線插槽；其余各擴(kuò)展卡的插設(shè)位置可以任意改變，增強(qiáng)了整個(gè)環(huán)網(wǎng)系統(tǒng)的可維護(hù)性和可擴(kuò)展性；本發(fā)明以雙鏈路為例如圖6所示，主控卡通過控制模塊控制主鏈路的高速2x2模擬交叉開關(guān)工作于圖3所示的工作模式下，經(jīng)由主鏈路與其它擴(kuò)展卡進(jìn)行高速通信；如圖7所示，如在某一時(shí)刻某幾塊擴(kuò)展卡之間有通信需求，以擴(kuò)展卡i和擴(kuò)展卡i+l為例，主控卡分別授予擴(kuò)展卡i發(fā)送權(quán)限和擴(kuò)展卡i+l接收權(quán)限，然后主控卡通過可編程門陣列FPGA控制開關(guān)管理電路，對(duì)各開關(guān)工作模式進(jìn)行選通，擴(kuò)展卡i與擴(kuò)展卡i+l經(jīng)由副鏈路形成閉合通信環(huán)路，主控卡與其余各擴(kuò)展卡經(jīng)由主鏈路形成閉合通信環(huán)路，兩環(huán)路可同時(shí)進(jìn)行高速通信。當(dāng)擴(kuò)展卡i與擴(kuò)展卡i+l通信結(jié)束后，其工作狀態(tài)發(fā)生改變并通知主控卡。在主鏈路通信閑時(shí)，主控卡收回總線控制權(quán)，副鏈路掛起，擴(kuò)展卡i與擴(kuò)展卡i+l加入到主鏈路中。本發(fā)明所述高速2X2模擬交叉開關(guān)的工作模式如圖2-5所示，高速2X2模擬交叉開關(guān)的工作模式如下表所示表l<table>tableseeoriginaldocumentpage8</column></row><table>權(quán)利要求1、一種高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)，包括采用接觸型插槽結(jié)構(gòu)的環(huán)網(wǎng)總線、以及插于環(huán)網(wǎng)總線的總線插槽的上設(shè)有功能模塊電路的功能模塊插板，其特征在于還包括至少一路包含與總線插槽等數(shù)量的高速2×2模擬交叉開關(guān)的通信鏈路、以及控制通信鏈路中各開關(guān)工作模式的控制模塊，通信鏈路的開關(guān)依次置于環(huán)網(wǎng)總線的相鄰總線插槽之間，通信鏈路中開關(guān)的輸入端IN0與前一開關(guān)的輸出端OUT0相連，輸出端OUT0與后一開關(guān)的輸入端IN0相連，開關(guān)的輸入端IN1與前一總線插槽的信號(hào)輸出引腳相連，輸出端OUT1與后一總線插槽的信號(hào)輸入引腳相連；所述控制模塊包括輸入端與各總線插槽控制信號(hào)輸出引腳相連的可編程門陣列FPGA、與可編程門陣列FPGA輸出端連接的開關(guān)管理電路，通信鏈路中各開關(guān)的片選端與開關(guān)管理電路的輸出端連接；所述環(huán)網(wǎng)總線包含與各總線插槽引腳相連的用以判斷總線插槽內(nèi)是否插有功能模塊插板的狀態(tài)信號(hào)總線；功能模塊插板上設(shè)有并行I/O端口與功能模塊電路并行I/O端口連接的低壓差分信號(hào)收發(fā)器，低壓差分信號(hào)收發(fā)器的串行I/O端口與插板上同總線插槽信號(hào)輸入/輸出引腳對(duì)應(yīng)的信號(hào)輸入/輸出“金手指”相連。全文摘要本發(fā)明涉及儀器系統(tǒng)內(nèi)的數(shù)據(jù)傳輸，具體是高速多鏈路環(huán)網(wǎng)系統(tǒng)的硬件結(jié)構(gòu)。解決了現(xiàn)有儀器系統(tǒng)內(nèi)并行總線數(shù)據(jù)傳輸結(jié)構(gòu)制約儀器系統(tǒng)性能的問題，包括環(huán)網(wǎng)總線、插于環(huán)網(wǎng)總線的總線插槽的上設(shè)有功能模塊電路的功能模塊插板、至少一路包含與總線插槽等數(shù)量的高速2×2模擬交叉開關(guān)的通信鏈路、包含可編程門陣列FPGA和開關(guān)管理電路的控制模塊，通信鏈路的開關(guān)依次置于環(huán)網(wǎng)總線的相鄰總線插槽之間；各開關(guān)的片選端與開關(guān)管理電路的輸出端連接；環(huán)網(wǎng)總線包含狀態(tài)信號(hào)總線；功能模塊插板上設(shè)有與功能模塊電路連接的低壓差分信號(hào)收發(fā)器。本發(fā)明具備硬件結(jié)構(gòu)設(shè)計(jì)簡(jiǎn)單、傳輸速率高、通信效率高、可靠性高、工作方式靈活、易于擴(kuò)展、節(jié)省硬件資源的特點(diǎn)。文檔編號(hào)H04L25/02GK101505257SQ20091007393公開日2009年8月12日申請(qǐng)日期2009年3月14日優(yōu)先權(quán)日2009年3月14日發(fā)明者任勇峰,卓侯,單彥虎,張文棟,李圣昆,牛玉源,甄國涌,趙慧芳,鄭永秋,金銀姬申請(qǐng)人:中北大學(xué)