專利名稱：無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無(wú)線通信系統(tǒng)測(cè)試領(lǐng)域，具體地說(shuō)，是一種無(wú)線自組 織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備及其使用方法。
背景技術(shù)：
為了測(cè)試通信系統(tǒng)傳輸?shù)目煽啃?，通信系統(tǒng)的調(diào)測(cè)設(shè)備如誤碼測(cè) 試儀、頻譜儀、示波器等已廣泛應(yīng)用到通信行業(yè)的各個(gè)領(lǐng)域。誤碼測(cè) 試儀作為其中一種重要調(diào)測(cè)設(shè)備也已得到廣泛應(yīng)用?，F(xiàn)有的誤碼測(cè)試 儀產(chǎn)品一般都有人機(jī)交互界面和誤碼檢測(cè)兩部分組成，功能比較單 一，或者需要復(fù)雜的多種設(shè)備組合才能實(shí)現(xiàn)多種調(diào)測(cè)功能，相對(duì)迅速 發(fā)展的網(wǎng)絡(luò)架構(gòu)和多樣的業(yè)務(wù)模式，不能適應(yīng)現(xiàn)有網(wǎng)絡(luò)的變化。另外， 無(wú)線自組織網(wǎng)絡(luò)作為一種無(wú)線通信網(wǎng)絡(luò)，依賴其自治、多跳、快速組 網(wǎng)、抗毀性強(qiáng)等特點(diǎn)已經(jīng)廣泛應(yīng)用到軍事通信、應(yīng)急通信、災(zāi)難救助 等場(chǎng)合。故急需一種能夠測(cè)試無(wú)線自組織網(wǎng)絡(luò)多站、多跳、網(wǎng)絡(luò)拓?fù)?動(dòng)態(tài)變化的調(diào)測(cè)設(shè)備。
現(xiàn)有技術(shù)的缺點(diǎn)是現(xiàn)有調(diào)測(cè)設(shè)備功能比較單一，沒(méi)有路由中繼 功能，雖然能支持高速的光傳輸系統(tǒng)和各種低速或者特定速率的傳輸 系統(tǒng)，但不能適應(yīng)現(xiàn)有網(wǎng)絡(luò)的變化。特別是對(duì)于無(wú)線自組織網(wǎng)絡(luò)多接 口速率、多業(yè)務(wù)模式、多跳通信的測(cè)試和調(diào)測(cè)很難實(shí)現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備及其使用方 法，該設(shè)備具有路由中繼功能，能夠適應(yīng)現(xiàn)有網(wǎng)絡(luò)的變化，針對(duì)無(wú)線 自組織網(wǎng)絡(luò)多接口速率、多業(yè)務(wù)模式、多跳通信的特點(diǎn)，同時(shí)測(cè)試多 站、多跳被測(cè)設(shè)備之間的鏈路性能，并能進(jìn)行被測(cè)設(shè)備內(nèi)部故障定位 和相應(yīng)的參數(shù)調(diào)整，達(dá)到測(cè)試無(wú)線自組織網(wǎng)絡(luò)傳輸系統(tǒng)的整機(jī)性能和 局部性能的目的。
為達(dá)到上述目的，本發(fā)明表述一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，包 括控制模塊、核心模塊和輔助模塊，其關(guān)鍵在于
控制模塊用于統(tǒng)一管理核心模塊和輔助模塊，完成參數(shù)配置以 及測(cè)試結(jié)果的顯示功能；
核心模塊用于完成業(yè)務(wù)接口和時(shí)鐘適配，路由表生成、業(yè)務(wù)組 幀、中繼和解析功能；
輔助模塊實(shí)現(xiàn)被測(cè)設(shè)備的內(nèi)部故障定位和參數(shù)調(diào)整，用于模擬 無(wú)線通信信道，實(shí)現(xiàn)站點(diǎn)到站點(diǎn)的回環(huán)測(cè)試以及站點(diǎn)到站點(diǎn)或多站點(diǎn) 間對(duì)等協(xié)議層的對(duì)通測(cè)試。
所述控制模塊設(shè)置有軟件處理模塊和PC機(jī)串口單元；
所述核心模塊設(shè)置有第一串口單元、第一 FPGA核心處理模塊、 組拆幀單元模塊和業(yè)務(wù)接口單元；
所述輔助模塊設(shè)置有第二串口單元、第二 FPGA核心處理模塊、 網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊以及MAC層接口和PHY層接口 ；當(dāng)設(shè)備工作時(shí)，通過(guò)控制模塊統(tǒng)一管理核心模塊和輔助模塊，由 控制模塊完成核心模塊和輔助模塊的參數(shù)配置，第一串口單元接收并 解析控制模塊的幀信息，提取各種配置參數(shù)和控制信令，完成與核心
模塊、控制模塊間的串口適配以及串口數(shù)據(jù)的傳輸，第一FPGA核心 處理模塊根據(jù)接收到的配置參數(shù)完成業(yè)務(wù)接口和時(shí)鐘的適配，同時(shí)該 第一 FPGA核心處理模塊根據(jù)網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)表生成路由表，根據(jù)測(cè) 試業(yè)務(wù)的數(shù)據(jù)速率和業(yè)務(wù)類型發(fā)送相關(guān)的測(cè)試信息，該測(cè)試信息通過(guò) 測(cè)試設(shè)備后再返回到核心模塊，核心模塊對(duì)測(cè)試數(shù)據(jù)進(jìn)行分析和統(tǒng)計(jì) 并將測(cè)試結(jié)果傳送給控制模塊，通過(guò)觀察控制模塊中的顯示結(jié)果可以 分析和定位被測(cè)設(shè)備的異?；蚬收锨闆r。核心模塊既可單獨(dú)進(jìn)行整機(jī) 性能測(cè)試，也可與輔助模塊聯(lián)合，輔助模塊可以對(duì)不同協(xié)議層幀信息 進(jìn)行解析，配置相應(yīng)協(xié)議層接口，模擬理想的無(wú)線通信信道，完成幀 的回環(huán)或者轉(zhuǎn)發(fā)，進(jìn)行局部性能測(cè)試。三者相互協(xié)調(diào)、相互配合，共 同完成無(wú)線自組織網(wǎng)絡(luò)傳輸系統(tǒng)的整機(jī)功能和局部功能測(cè)試。
所述第一串口單元用于接收控制模塊的參數(shù)配置和管理，提取測(cè) 試參數(shù)以及控制信令，該第一串口單元還用于反饋測(cè)試數(shù)據(jù)；
所述組拆幀單元模塊用于不同業(yè)務(wù)模式業(yè)務(wù)幀的組成與解析，提 取幀信息；
所述業(yè)務(wù)接口單元配置有預(yù)設(shè)的多種速率以及多種業(yè)務(wù)模式的 業(yè)務(wù)接口；所述第二串口單元提取控制模塊的配置參數(shù)；
所述網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊用于規(guī)劃網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)，完成幀回環(huán)或 者幀轉(zhuǎn)發(fā)；
所述MAC層接口和PHY層接口分別設(shè)置有n個(gè)接口 。 根據(jù)不同的業(yè)務(wù)類型可以選擇不同的業(yè)務(wù)接口，所述輔助模塊設(shè) 置的網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊可以根據(jù)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)完成幀的回環(huán)或者轉(zhuǎn) 發(fā)，以滿足被測(cè)設(shè)備的回環(huán)測(cè)試以及多站間的局部鏈路測(cè)試，設(shè)置的 多個(gè)MAC層接口和PHY層接口可以滿足多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè) 試，根據(jù)選擇測(cè)試的協(xié)議層將被測(cè)設(shè)備連接在相應(yīng)的協(xié)議層接口上。 所述軟件處理模塊設(shè)置有參數(shù)配置單元、顯示單元以及第一時(shí)鐘 單元；
參數(shù)配置單元用于配置所述核心模塊和輔助模塊的測(cè)試參數(shù)，
完成參數(shù)的管理、配置和調(diào)整，統(tǒng)一調(diào)度和協(xié)調(diào)核心模塊和輔助模塊
之間的工作；
顯示單元設(shè)置有人機(jī)交互界面，由核心模塊配置界面、輔助模 塊配置界面以及測(cè)試顯示界面組成，用于完成參數(shù)配置以及測(cè)試結(jié)果 的分析和顯示；
第一時(shí)鐘單元為參數(shù)配置單元以及顯示單元提供波特率時(shí)鐘。 在對(duì)無(wú)線自組織網(wǎng)絡(luò)進(jìn)行調(diào)測(cè)時(shí)，通過(guò)顯示單元的人機(jī)交互界 面，按照所需測(cè)試的業(yè)務(wù)特征，配置業(yè)務(wù)接口、時(shí)鐘參數(shù)、PN碼參 數(shù)、干擾參數(shù)、站號(hào)以及相關(guān)業(yè)務(wù)量。配置完成后還可通過(guò)顯示界面 觀察鏈路測(cè)試信息。通過(guò)軟件編程，便于修改和添加調(diào)測(cè)參數(shù)，適應(yīng)ITU-TO. 150建 議的各種速率和碼型的測(cè)試數(shù)據(jù)流，適應(yīng)不同業(yè)務(wù)幀結(jié)構(gòu)以及不同網(wǎng) 絡(luò)的拓?fù)渥兓?br> 所述第一 FPGA核心處理模塊設(shè)置有PN碼收發(fā)單元、幀號(hào)收發(fā)單 元、RAM存儲(chǔ)單元、路由單元、第二時(shí)鐘單元以及第一干擾單元；
PN碼收發(fā)單元接收第一串口單元提取的PN碼參數(shù)，確定PN 碼型，發(fā)送PN碼流給組拆幀單元模塊，該單元還接收組拆幀單元模塊 的PN碼流，完成PN碼序列的同步，進(jìn)行誤碼統(tǒng)計(jì)，并將第一測(cè)試數(shù) 據(jù)發(fā)送到RAM存儲(chǔ)單元；
幀號(hào)收發(fā)單元用于接收組拆幀單元模塊解析出的接收幀號(hào)以及 控制信息，確定幀序列號(hào)，還用于產(chǎn)生本地幀號(hào)并發(fā)送給組拆幀單元 模塊，所述幀號(hào)收發(fā)單元對(duì)本地幀號(hào)與接收幀號(hào)進(jìn)行丟幀統(tǒng)計(jì)，并將 第二測(cè)試數(shù)據(jù)發(fā)送到所述RAM存儲(chǔ)單元；
第一干擾單元接收第一串口單元提取的干擾參數(shù)，向PN碼收
發(fā)單元以及幀號(hào)收發(fā)單元發(fā)送人為干擾信息；
路由單元用于產(chǎn)生并維護(hù)被測(cè)設(shè)備間的路由表，提供業(yè)務(wù)幀所 需的路由信息；
第二時(shí)鐘單元用于完成與控制模塊以及被測(cè)設(shè)備之間的同步， 該單元還接收業(yè)務(wù)接口單元輸入的被測(cè)設(shè)備主時(shí)鐘，通過(guò)本地時(shí)鐘與 被測(cè)設(shè)備主時(shí)鐘對(duì)比，檢測(cè)時(shí)鐘的一致性。當(dāng)設(shè)備工作時(shí)，所述第一 FPGA核心處理模塊接收控制模塊配置 的相關(guān)參數(shù)，由路由單元生成路由表，以適應(yīng)無(wú)線自組織網(wǎng)絡(luò)動(dòng)態(tài)變 化的拓?fù)浣Y(jié)構(gòu)。通過(guò)時(shí)鐘配置，形成支持多速率的業(yè)務(wù)接口，通過(guò)控 制組拆幀單元模塊組拆幀規(guī)則，以滿足多模式的業(yè)務(wù)類型。所述PN 碼收發(fā)單元和幀號(hào)收發(fā)單元發(fā)送一些添加了人為干擾的PN碼流以及 幀號(hào)，通過(guò)組拆幀進(jìn)行組幀后發(fā)送給被測(cè)設(shè)備，發(fā)送的測(cè)試信息通過(guò) 被測(cè)設(shè)備后由另一核心模塊接收并拆幀，將接收到的PN碼流和幀號(hào) 與本地產(chǎn)生的PN碼流和幀號(hào)進(jìn)行誤碼和丟幀統(tǒng)計(jì)，并將測(cè)試數(shù)據(jù)發(fā) 送給RAM存儲(chǔ)單元，當(dāng)RAM存儲(chǔ)單元接收到讀取誤碼統(tǒng)計(jì)數(shù)據(jù)的控制 信息時(shí)，將誤碼統(tǒng)計(jì)數(shù)據(jù)發(fā)送給顯示單元中，方便調(diào)測(cè)人員的觀察和 配置。
所述第二 FPGA核心處理模塊設(shè)置有協(xié)議解析單元、第三時(shí)鐘單
元以及第二干擾單元；
協(xié)議解析單元用于接收被測(cè)設(shè)備的幀信息以及控制模塊的控制
信息，解析并提取出幀控制信息和幀凈荷，并根據(jù)網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊 中特定拓?fù)浣Y(jié)構(gòu)完成幀回環(huán)或者幀轉(zhuǎn)發(fā)；
第二干擾單元用于接收幀凈荷以及干擾參數(shù)，產(chǎn)生干擾凈荷并 發(fā)送給網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊；
第三時(shí)鐘單元用于接收接口時(shí)鐘，還用于向協(xié)議解析單元以及 干擾單元提供主時(shí)鐘，完成與控制模塊和被測(cè)設(shè)備的同步。
通過(guò)FPGA對(duì)各個(gè)單元模塊進(jìn)行有效管理，協(xié)議解析單元完成協(xié) 議幀解析，提取出控制信息和數(shù)據(jù)凈荷，干擾單元對(duì)數(shù)據(jù)凈荷增加人 為干擾，形成干擾凈荷，并由網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊重新組幀，按照配置 的拓?fù)浣Y(jié)構(gòu)，完成協(xié)議幀的回環(huán)或轉(zhuǎn)發(fā)。所述核心模塊以及輔助模塊配置有電源模塊，該電源模塊分別輸
出5V， 3.3V, 1.8V， 1.5V的直流電壓，為核心模塊與輔助模塊中的 硬件電路供電。
本發(fā)明還表述一種所述無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備的使用方法，其 關(guān)鍵在于對(duì)n個(gè)站點(diǎn)構(gòu)成的無(wú)線自組織網(wǎng)絡(luò)進(jìn)行調(diào)測(cè)，包括①、②、 ③三種情況
①對(duì)所述n個(gè)站點(diǎn)中的任意單一站點(diǎn)進(jìn)行站點(diǎn)到本站點(diǎn)回環(huán)測(cè) 試，其步驟在于
步驟一將所述站點(diǎn)上的被測(cè)設(shè)備的一端與核心模塊預(yù)設(shè)的同類
業(yè)務(wù)接口連接，該核心模塊與控制模塊相連，所述控制模塊再連接到
輔助模塊上，該輔助模塊的MAC層接口或者PHY層接口通過(guò)適配接口 與所述被測(cè)設(shè)備的另一端連接；
步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；
步驟三打開(kāi)PC機(jī)的控制模塊的人機(jī)交互界面，選擇輔助模塊 配置界面，配置網(wǎng)絡(luò)拓?fù)湟?guī)劃以及人為干擾，使其完成幀回環(huán)；
步驟四選擇核心模塊配置界面，配置各種測(cè)試參數(shù)以及控制信
息；
步驟五選擇測(cè)試顯示界面，觀察回環(huán)測(cè)試信息，分析和定位被 測(cè)設(shè)備的異?；蛘吖收锨闆r，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置。②對(duì)n個(gè)站點(diǎn)中任意多個(gè)站點(diǎn)進(jìn)行站點(diǎn)到站點(diǎn)以及多站點(diǎn)間對(duì)
等協(xié)議層的對(duì)通測(cè)試，其步驟在于
步驟一將第一站點(diǎn)處的第一被測(cè)設(shè)備的一端連接在的第一核心 模塊預(yù)設(shè)的同類業(yè)務(wù)接口上，該第一被測(cè)設(shè)備的另一端與輔助模塊
MAC層接口或者PHY層接口的第一接口相連，所述MAC層接口或者PHY 層接口同協(xié)議層的第二接口再與第二站點(diǎn)處的第二被測(cè)設(shè)備的一端 連接，該第二被測(cè)設(shè)備的另一端再連接到第二核心模塊的同類業(yè)務(wù)接 口上，所述其他站點(diǎn)連接在同協(xié)議層的其它接口以及其他核心模塊 上，所述第一核心模塊和第二核心模塊分別連接在第一控制模塊和第 二控制模塊上，所述輔助模塊連接在n個(gè)站點(diǎn)中任意一處的控制模塊 上；
步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；
步驟三打開(kāi)PC機(jī)的控制模塊界面，選擇輔助模塊配置界面， 配置網(wǎng)絡(luò)拓?fù)湟约叭藶楦蓴_，使其完成幀轉(zhuǎn)發(fā)；
步驟四選擇核心模塊控制界面，配置各種測(cè)試參數(shù)以及控制信
息；
步驟五選擇測(cè)試顯示界面，觀察鏈路測(cè)試信息，分析和定位被 測(cè)設(shè)備的異?；蛘吖收锨闆r，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置。
對(duì)n個(gè)站點(diǎn)中任意多站、多跳的網(wǎng)絡(luò)鏈路設(shè)備進(jìn)行整機(jī)鏈路 測(cè)試，其步驟在于-步驟一將第一站點(diǎn)處的第一被測(cè)設(shè)備連接在第一核心模塊預(yù)設(shè) 的同類型業(yè)務(wù)接口上，該第一被測(cè)設(shè)備通過(guò)無(wú)線網(wǎng)絡(luò)中的其他站點(diǎn)與 第二站點(diǎn)處的第二被測(cè)設(shè)備相連，該第二被測(cè)設(shè)備再連接到第二核心 模塊預(yù)設(shè)的同類型業(yè)務(wù)接口上，所述第一核心模塊與第二核心模塊再 分別連接在第一控制模塊與第二控制模塊上；
步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；
步驟三打開(kāi)PC機(jī)的控制模塊界面，選擇核心模塊控制界面， 配置各種測(cè)試參數(shù)以及控制信息；
步驟四選擇測(cè)試顯示界面，觀察鏈路測(cè)試信息，分析和定位被 測(cè)設(shè)備的異?；蛘吖收锨闆r，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置；
所述核心模塊控制界面中的配置的參數(shù)包括業(yè)務(wù)接口、時(shí)鐘、人 為干擾、PN碼碼型以及站號(hào)。
所述鏈路測(cè)試信息包括時(shí)鐘警告、同步指示、各站的誤碼數(shù)、收 碼數(shù)、誤碼率、丟幀數(shù)、收幀數(shù)、丟幀率。
本發(fā)明的顯著效果是設(shè)備組裝方便，功能完善，具有路由功能， 能完成無(wú)線自組織網(wǎng)絡(luò)傳輸系統(tǒng)多接口速率、多業(yè)務(wù)模式、多站點(diǎn)、 多跳通信的鏈路測(cè)試。采用統(tǒng)一管理控制機(jī)制，能夠依據(jù)無(wú)線自組織 網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和自定義的拓?fù)浣Y(jié)構(gòu)進(jìn)行多站、多跳整機(jī)鏈路測(cè)試和 局部鏈路測(cè)試，并能顯示被測(cè)設(shè)備的實(shí)時(shí)調(diào)測(cè)結(jié)果，分析和定位被測(cè) 設(shè)備的異常和故障情況，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置。


圖1是本發(fā)明的硬件模塊框圖2是本發(fā)明內(nèi)部單元結(jié)構(gòu)圖3是CRC16-CCITT校驗(yàn)實(shí)現(xiàn)原理框圖4是本發(fā)明的m序列發(fā)生器電路圖5是本發(fā)明PN碼同步電路圖6是MAC幀格式圖7是本站點(diǎn)回環(huán)測(cè)試連接關(guān)系圖8是站點(diǎn)到站點(diǎn)及多站點(diǎn)間對(duì)等協(xié)議層對(duì)通測(cè)試連接關(guān)系圖； 圖9是多站、多跳的網(wǎng)絡(luò)鏈路設(shè)備整機(jī)鏈路測(cè)試連接關(guān)系圖。
具體實(shí)施例方式
下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
如圖1所示 一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，由控制模塊A、核 心模塊B和輔助模塊C組成，其關(guān)鍵在于
控制模塊A:用于統(tǒng)一管理核心模塊B和輔助模塊C，完成參數(shù) 配置以及測(cè)試結(jié)果的顯示功能；
核心模塊B:用于完成業(yè)務(wù)接口和時(shí)鐘適配，路由表生成、業(yè)務(wù) 組幀、中繼和解析功能；
輔助模塊C:實(shí)現(xiàn)被測(cè)設(shè)備的內(nèi)部故障定位和參數(shù)調(diào)整，用于模 擬無(wú)線通信信道，實(shí)現(xiàn)站點(diǎn)到站點(diǎn)的回環(huán)測(cè)試以及站點(diǎn)到站點(diǎn)或多站 點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試所述控制模塊A設(shè)置有軟件處理模塊Al和PC機(jī)串口單元A2;
所述核心模塊B設(shè)置有第一串口單元Bl、第一 FPGA核心處理模 塊B2、組拆幀單元模塊B3和業(yè)務(wù)接口單元B4;
所述輔助模塊C設(shè)置有第二串口單元Cl、第二 FPGA核心處理模 塊C2、網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊C3以及MAC層接口 C4和PHY層接口 C5;
當(dāng)設(shè)備工作時(shí)，通過(guò)控制模塊A統(tǒng)一管理核心模塊B和輔助模塊 C，由控制模塊A完成核心模塊B和輔助模塊C的參數(shù)配置，第一串 口單元Bl接收并解析控制模塊A的幀信息，提取各種配置參數(shù)和控 制信令，完成與核心模塊B與控制模塊A之間的串口適配以及串口數(shù) 據(jù)的傳輸，第一 FPGA核心處理模塊B2根據(jù)接收到的配置參數(shù)完成業(yè) 務(wù)接口和時(shí)鐘的適配，同時(shí)該第一 FPGA核心處理模塊B2根據(jù)網(wǎng)絡(luò)的 拓?fù)浣Y(jié)構(gòu)表生成路由表，根據(jù)測(cè)試業(yè)務(wù)的數(shù)據(jù)速率和業(yè)務(wù)類型發(fā)送相 關(guān)的測(cè)試信息，該測(cè)試信息通過(guò)測(cè)試設(shè)備后再返回到核心模塊B,核 心模塊B對(duì)測(cè)試數(shù)據(jù)進(jìn)行分析和統(tǒng)計(jì)并將測(cè)試結(jié)果傳送給控制模塊 A，通過(guò)觀察控制模塊A中的顯示結(jié)果可以分析和定位被測(cè)設(shè)備的異 常或故障情況。核心模塊B既可單獨(dú)進(jìn)行整機(jī)性能測(cè)試，也可與輔助 模塊C聯(lián)合，輔助模塊C可以對(duì)不同協(xié)議層幀信息進(jìn)行解析，配置相 應(yīng)協(xié)議層接口，模擬理想的無(wú)線通信信道，完成幀的回環(huán)或者轉(zhuǎn)發(fā)， 進(jìn)行局部性能測(cè)試。三者相互協(xié)調(diào)、相互配合，共同完成無(wú)線自組織 網(wǎng)絡(luò)傳輸系統(tǒng)的整機(jī)功能和局部功能測(cè)試。所述第一串口單元Bl用于接收控制模塊A的參數(shù)配置和管理， 提取測(cè)試參數(shù)以及控制信令，該第一串口單元B1還用于反饋測(cè)試數(shù) 據(jù)；
所述組拆幀單元模塊B3用于不同業(yè)務(wù)模式業(yè)務(wù)幀的組成與解 析，提取幀控制信息；
所述業(yè)務(wù)接口單元B4配置有預(yù)設(shè)的多種速率以及多種業(yè)務(wù)模式 的業(yè)務(wù)接口；
所述第二串口單元Cl提取控制模塊A的配置參數(shù)； 所述網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊C3用于規(guī)劃網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)，完成幀回 環(huán)或者幀轉(zhuǎn)發(fā)；
所述MAC層接口 C4和PHY層接口 C5分別設(shè)置有n個(gè)接口 。 所述業(yè)務(wù)接口單元B4設(shè)置有接口 a，接口 b，接口 c以及接口 d，
根據(jù)測(cè)試的業(yè)務(wù)類型以及業(yè)務(wù)速率可以選擇不同的業(yè)務(wù)接口，如IP 業(yè)務(wù)或者ATM業(yè)務(wù)，所述輔助模塊C設(shè)置的網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊C3可 以根據(jù)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)完成幀的回環(huán)或者轉(zhuǎn)發(fā)，以滿足被測(cè)設(shè)備的回環(huán) 測(cè)試以及多站間的局部鏈路測(cè)試，通過(guò)配置多個(gè)MAC層接口 C4和PHY 層接口 C5，根據(jù)選擇測(cè)試的協(xié)議層將被測(cè)設(shè)備連接在相應(yīng)的協(xié)議層 接口上，完成站點(diǎn)到站點(diǎn)以及多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試。所述 MAC層接口 C4和PHY層接口 C5分別設(shè)置為4個(gè)。
如圖2所示所述軟件處理模塊Al設(shè)置有參數(shù)配置單元、顯示 單元以及第一時(shí)鐘單元；參數(shù)配置單元用于配置所述核心模塊B和輔助模塊C的測(cè)試參 數(shù)，完成參數(shù)的管理、配置和調(diào)整,統(tǒng)一調(diào)度和協(xié)調(diào)核心模塊B和輔
助模塊C之間的工作；
顯示單元設(shè)置有人機(jī)交互界面，由核心模塊配置界面、輔助模 塊配置界面以及測(cè)試顯示界面組成，用于完成參數(shù)配置以及測(cè)試結(jié)果 的分析和顯示；
第一時(shí)鐘單元為參數(shù)配置單元以及顯示單元提供波特率時(shí)鐘。
在對(duì)無(wú)線自組織網(wǎng)絡(luò)進(jìn)行調(diào)測(cè)時(shí)，通過(guò)顯示單元的人機(jī)交互界 面，按照所需測(cè)試的業(yè)務(wù)特征，配置業(yè)務(wù)接口、時(shí)鐘參數(shù)、PN碼參 數(shù)、干擾參數(shù)、站號(hào)以及相關(guān)業(yè)務(wù)量。配置完成后還可通過(guò)顯示界面 觀察鏈路測(cè)試信息。
通過(guò)軟件編程，便于修改和添加調(diào)測(cè)參數(shù)，適應(yīng)ITU-TO. 150建 議的各種速率和碼型的測(cè)試數(shù)據(jù)流，適應(yīng)不同業(yè)務(wù)幀結(jié)構(gòu)以及不同網(wǎng) 絡(luò)的拓?fù)渥兓?br> 當(dāng)?shù)谝淮谔幚韱卧狟l接收控制模塊A的協(xié)議幀信令時(shí)，需要 完成串口信令的解析，提取控制信令和配置參數(shù)，并反饋測(cè)試數(shù)據(jù)， 所述配置參數(shù)包括PN碼參數(shù)以及干擾參數(shù)；
所述串口信令的解析采用16倍波特率時(shí)鐘對(duì)串口數(shù)據(jù)采樣，并 對(duì)幀頭、幀尾、CRC進(jìn)行CRC16-CCITT校驗(yàn)。其中CRC校驗(yàn)生成多項(xiàng) 式為G (x) =x16+x12+x5+l。如圖3所示CRC16-CCITT校驗(yàn)原理框圖采用線性反饋移位寄存 器實(shí)現(xiàn)。
由于采用PC機(jī)為主、FPGA為輔的設(shè)計(jì)思想，F(xiàn)PGA部分要接收串 口的統(tǒng)一協(xié)議幀信令，協(xié)議幀格式包括幀頭、幀尾、幀信令、幀數(shù)據(jù) 長(zhǎng)度、幀數(shù)據(jù)、CRC校驗(yàn)碼。FPGA部分采用16倍波特率時(shí)鐘對(duì)串口 數(shù)據(jù)采樣，接收控制模塊的協(xié)議幀信令，對(duì)幀頭、幀尾、CRC進(jìn)行校 驗(yàn)，若校驗(yàn)正確后提取控制信令和配置參數(shù)，并反饋幀正確信令，若 校驗(yàn)錯(cuò)誤則反饋幀錯(cuò)誤信令，要求重發(fā)，若3次收到的幀校驗(yàn)全部錯(cuò) 誤，則丟棄該幀，等待接收下一幀信令。
所述第一 FPGA核心處理模塊B2設(shè)置有PN碼收發(fā)單元、幀號(hào)收 發(fā)單元、RAM存儲(chǔ)單元、路由單元、第二時(shí)鐘單元以及第一干擾單元；
PN碼收發(fā)單元接收第一串口單元Bl提取的PN碼參數(shù)，確定 PN碼型，發(fā)送PN碼流給組拆幀單元模塊B3,該單元還接收組拆幀單 元模塊B3的PN碼流，完成PN碼序列的同步，進(jìn)行誤碼統(tǒng)計(jì)，并將 第一測(cè)試數(shù)據(jù)發(fā)送到RAM存儲(chǔ)單元；
幀號(hào)收發(fā)單元用于接收組拆幀單元模塊B3的接收幀號(hào)以及控 制信息，確定幀序列號(hào)，還用于產(chǎn)生本地幀號(hào)并發(fā)送給組拆幀單元模 塊B3，所述本地幀號(hào)與接收幀號(hào)進(jìn)行丟幀統(tǒng)計(jì)，并將第二測(cè)試數(shù)據(jù) 發(fā)送到所述RAM存儲(chǔ)單元；
第一干擾單元接收第一串口單元B1提取的干擾參數(shù)，向PN碼 收發(fā)單元以及幀號(hào)收發(fā)單元發(fā)送人為干擾信息；路由單元用于產(chǎn)生并維護(hù)被測(cè)設(shè)備間的路由表，提供業(yè)務(wù)幀所 需的路由信息；
第二時(shí)鐘單元用于完成與控制模塊A以及被測(cè)設(shè)備之間的同 步，該單元還接收業(yè)務(wù)接口單元B4輸入的被測(cè)設(shè)備主時(shí)鐘，通過(guò)本 地時(shí)鐘與被測(cè)設(shè)備主時(shí)鐘對(duì)比，檢測(cè)時(shí)鐘的一致性。
如圖4所示所述的PN碼為線性m序列，其生成電路由31位移 位寄存器組組成，且m序列是按照幀格式確定使能信號(hào)En進(jìn)行插入。
所述PN碼收發(fā)單元還用于完成m序列的同步，采用隨動(dòng)同步的 方法。對(duì)于移位寄存器長(zhǎng)度為r的m序列，隨動(dòng)同步法可分為4個(gè)階
段搜索階段、預(yù)同步階段、同步階段和等待階段，操作步驟是
a、 搜索階段完成m序列的搜索，定位m序列。對(duì)于業(yè)務(wù)幀數(shù) 據(jù)，提取控制信息，定位m序列，跳轉(zhuǎn)到b，進(jìn)入預(yù)同步階段；對(duì)于 m序列數(shù)據(jù)，從第一個(gè)比特為l處，定位m序列，跳轉(zhuǎn)到b，進(jìn)入預(yù) 同步階段；否則， 一直停留在搜索階段；
b、 預(yù)同步階段如圖5所示，完成m序列的同步，多路復(fù)用器 Sl選通，導(dǎo)入r個(gè)m序列值，然后，關(guān)閉S1，選通多路復(fù)用器S2， 產(chǎn)生本地m序列，并與輸入m序列進(jìn)行比較，N個(gè)時(shí)鐘周期后，若出 現(xiàn)的誤碼數(shù)大于設(shè)定門(mén)限，則說(shuō)明導(dǎo)入的r個(gè)序列值有誤碼，重新預(yù) 同步；若出現(xiàn)的誤碼數(shù)小于設(shè)定門(mén)限，則說(shuō)明導(dǎo)入的r個(gè)序列值可認(rèn) 為無(wú)誤碼，跳轉(zhuǎn)到c，進(jìn)入同步階段；
c、同步階段維護(hù)m序列的同步，進(jìn)行誤碼統(tǒng)計(jì)。每N個(gè)時(shí)鐘周期 比較誤碼數(shù)與設(shè)定門(mén)限的大小，若大于設(shè)定門(mén)限，則說(shuō)明m序列出現(xiàn) 了誤碼，跳轉(zhuǎn)到b，再次進(jìn)行預(yù)同步，提交誤碼數(shù)；若小于設(shè)定門(mén)限， 則繼續(xù)m序列的同步檢測(cè)；當(dāng)接收到的m序列檢測(cè)完，跳轉(zhuǎn)到d，進(jìn) 入等待階段；d、等待階段保存m序列的上一狀態(tài)的相位，完成m序列的搜 索，同a。若m序列到來(lái)，導(dǎo)入保存的m序列相位值，跳轉(zhuǎn)到c，進(jìn) 入同步階段；若無(wú)m序列，則繼續(xù)搜索；若有復(fù)位操作，則跳轉(zhuǎn)到a。
隨動(dòng)同步電路結(jié)構(gòu)簡(jiǎn)單，適合于誤碼率較低的場(chǎng)合，在誤碼率低 的場(chǎng)合同步時(shí)間很短。隨動(dòng)同步方式在10—2誤碼率下，每次計(jì)數(shù)時(shí)鐘 周期N設(shè)置為512bit，碼長(zhǎng)為2"—l的PN碼平均同步時(shí)間是590bit。
所述路由單元的路由算法采用修改的Dijkstra算法得到本站到 目的站的成本最小的路由和相應(yīng)的最小成本，并把成本最小的路由中 的下一跳信息填充到業(yè)務(wù)幀中，當(dāng)每站收到本地中繼業(yè)務(wù)幀時(shí)，再把 本站到目的站的最小成本的下一跳填充到業(yè)務(wù)幀中，中繼站都把自己 到目的站的最小成本路由的下一跳填充到業(yè)務(wù)幀， 一直到目的站為 止，形成一條多跳的最小成本鏈路，完成對(duì)多跳鏈路的測(cè)試。其中， 修改的Dijkstra算法是本路由單元的核心，依據(jù)站點(diǎn)間的鏈路狀態(tài)表 和鏈路成本，計(jì)算出最小成本的下一跳路由表和最小成本表，其算法 步驟如下
假設(shè)所有站點(diǎn)的集合為「，本地站點(diǎn)為"目的站點(diǎn)為八定義 D力')為站點(diǎn)Z到站點(diǎn)7'的最小成本，『'G')為站點(diǎn)z'到站點(diǎn)J'的成本， G')為站點(diǎn)z'到站點(diǎn) /的最小成本路由的下一跳；
a:初始化本地站點(diǎn)"言息，令本地集合尸—W， A(力—0;
b:根據(jù)鏈路狀態(tài)表和鏈路成本，得到本地站點(diǎn)到其他站點(diǎn)的最 小成本和下一跳查找鏈路狀態(tài)表，若目的站點(diǎn)7'與本地站點(diǎn)''直接
連通，則A(/) —W(力，MC/) —/，若不直接連通，^C/)仨①，
柳—1;C:計(jì)算本地站點(diǎn)到目的站點(diǎn)的最小成本路由的下一跳和最小成 本對(duì)于"「P，/eP，找到Z與^的最小成本路由，并得到本地站點(diǎn) 與*的最小成本及最小成本路由的下一跳D'W卩A①+『^); W,(AOe^V,(0，把站點(diǎn)A:并入本地集合P，重復(fù)以上步驟，直到尸=「，
即得到本地站點(diǎn)與所有目的站點(diǎn)的最小成本路由的下一跳和最小成 本。
路由單元得到的下一跳路由表和最小成本表，需要站點(diǎn)之間的鏈 路狀態(tài)表和鏈路成本進(jìn)行維持，鏈路狀態(tài)反應(yīng)了整個(gè)在網(wǎng)站點(diǎn)的拓?fù)?結(jié)構(gòu)，鏈路成本反應(yīng)了在網(wǎng)站點(diǎn)直接連通的花費(fèi)，為了適應(yīng)網(wǎng)絡(luò)拓?fù)?的動(dòng)態(tài)變化，鏈路狀態(tài)表應(yīng)實(shí)時(shí)跟蹤和反應(yīng)網(wǎng)絡(luò)拓?fù)涞淖兓ＷC全 網(wǎng)路由的實(shí)時(shí)性和正確性。
所述第二時(shí)鐘單元的時(shí)鐘輸入有一個(gè)24.576 MHz的高穩(wěn)晶振和 各種接口芯片輸入的時(shí)鐘，時(shí)鐘模塊采用FPGA內(nèi)置鎖相環(huán)(PLL)倍 頻/分頻和各種奇偶數(shù)分頻的方式產(chǎn)生各種時(shí)鐘。如串口波特率時(shí)鐘 的產(chǎn)生過(guò)程是PLL對(duì)24. 576MHz時(shí)鐘3/4倍頻得到18. 432M時(shí)鐘， 再160分頻得到115200Hz的時(shí)鐘，對(duì)18.432M進(jìn)行10分頻得到 115200HzX16的串口收模塊采樣時(shí)鐘。另外，經(jīng)過(guò)時(shí)鐘選擇產(chǎn)生與 相應(yīng)接口速率相同的時(shí)鐘，本地時(shí)鐘和接口輸入時(shí)鐘通過(guò)兩個(gè)計(jì)數(shù)器 進(jìn)行時(shí)鐘比較，計(jì)數(shù)達(dá)到一定值時(shí)，兩個(gè)計(jì)數(shù)值進(jìn)行比較，如果差值 在一定范圍內(nèi)，則說(shuō)明接口時(shí)鐘正確，否則接口時(shí)鐘錯(cuò)誤，產(chǎn)生時(shí)鐘 告警信息，通過(guò)人機(jī)界面顯示，提示用戶被測(cè)設(shè)備的業(yè)務(wù)接口連接錯(cuò) 誤。當(dāng)設(shè)備工作時(shí)，所述第一 FPGA核心處理模塊B2接收控制模塊配 置的相關(guān)參數(shù)，由路由單元生成路由表，以適應(yīng)無(wú)線自組織網(wǎng)絡(luò)動(dòng)態(tài) 變化的拓?fù)浣Y(jié)構(gòu)。通過(guò)時(shí)鐘配置，形成支持多速率的業(yè)務(wù)接口，通過(guò) 控制組拆幀單元模塊組拆幀規(guī)則，以滿足多模式的業(yè)務(wù)類型。所述 PN碼收發(fā)單元和幀號(hào)收發(fā)單元發(fā)送一些添加了人為干擾的PN碼流以 及幀號(hào)，通過(guò)組拆幀進(jìn)行組幀后發(fā)送給被測(cè)設(shè)備，發(fā)送的測(cè)試信息通 過(guò)被測(cè)設(shè)備后由另一核心模塊接收并拆幀，將接收到的PN碼流和幀 號(hào)與發(fā)送的PN碼流和幀號(hào)進(jìn)行誤碼和丟幀統(tǒng)計(jì)，并將測(cè)試數(shù)據(jù)發(fā)送 給RAM存儲(chǔ)單元，當(dāng)RAM存儲(chǔ)單元接收到讀取誤碼統(tǒng)計(jì)的控制信息時(shí)， 將誤碼統(tǒng)計(jì)數(shù)據(jù)發(fā)送到顯示單元中，方便調(diào)測(cè)人員的觀察和配置。
所述第二 FPGA核心處理模塊C2設(shè)置有協(xié)議解析單元、第三時(shí)鐘 單元以及第二干擾單元；
協(xié)議解析單元用于接收被測(cè)設(shè)備的幀信息以及控制模塊A的控 制信息，解析并提取出幀控制信息和幀凈荷，并根據(jù)網(wǎng)絡(luò)拓?fù)湟?guī)劃模 塊中特定拓?fù)浣Y(jié)構(gòu)完成幀回環(huán)或者幀轉(zhuǎn)發(fā)；
第二干擾單元用于接收幀凈荷以及干擾參數(shù)，產(chǎn)生干擾凈荷并 發(fā)送給網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊C3;
第三時(shí)鐘單元用于接收接口時(shí)鐘，還用于向協(xié)議解析單元以及
干擾單元提供主時(shí)鐘，完成與控制模塊A和被測(cè)設(shè)備的同步。
如圖6所示根據(jù)IEEE 802.3規(guī)定的MAC協(xié)議幀的結(jié)構(gòu)，可制 定的MAC幀格式，MAC的控制部分包括8字節(jié)的前同步碼和幀開(kāi)始定 界符、6字節(jié)的目的地址、6字節(jié)的源地址、2字節(jié)的長(zhǎng)度和4字節(jié) 的幀校驗(yàn)序列FCS; MAC的數(shù)據(jù)部分由時(shí)間戳和業(yè)務(wù)幀組成，時(shí)間戳 占用4個(gè)字節(jié)，業(yè)務(wù)幀可以是適應(yīng)某一業(yè)務(wù)傳輸?shù)臉?biāo)準(zhǔn)幀格式或者m 測(cè)試序列，則第二 FPGA核心處理模塊C2的處理流程是-a:協(xié)議解析單元提取前同步碼和幀開(kāi)始定界符，同步MAC幀的 比特流；
b:再提取出目的地址、源地址、長(zhǎng)度、時(shí)間戳、業(yè)務(wù)幀，把目 的地址、源地址、長(zhǎng)度交付網(wǎng)絡(luò)規(guī)劃單元，把時(shí)間戳和業(yè)務(wù)幀交付干 擾單元；
c:干擾單元根據(jù)控制模塊的配置參數(shù)，可以由時(shí)間戳的計(jì)數(shù)值 和時(shí)延配置參數(shù)，增加時(shí)延干擾，可以解析業(yè)務(wù)幀，增加誤碼、丟幀 干擾，并在回環(huán)模式下，把業(yè)務(wù)幀的源地址和目的地址交換，最后把 加入人為干擾的干擾數(shù)據(jù)交付網(wǎng)絡(luò)規(guī)劃單元；
d:網(wǎng)絡(luò)規(guī)劃單元按照制定的MAC幀結(jié)構(gòu)和交付的MAC幀信息重 新組幀，并生成新的FCS，若是回環(huán)測(cè)試，則把MAC幀的目的地址和 源地址交換，并以配置的拓?fù)浣Y(jié)構(gòu)把MAC幀交付到相應(yīng)的接口。
第二 FPGA核心控制模塊對(duì)各個(gè)單元模塊進(jìn)行有效管理，協(xié)議解 析單元完成協(xié)議幀解析，提取出控制信息和數(shù)據(jù)凈荷，干擾單元對(duì)數(shù) 據(jù)凈荷增加人為干擾，形成干擾凈荷，并由網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊重新組 幀，按照配置的拓?fù)浣Y(jié)構(gòu)，完成協(xié)議幀的回環(huán)或轉(zhuǎn)發(fā)，實(shí)現(xiàn)本站點(diǎn)的 回環(huán)測(cè)試以及站點(diǎn)到站點(diǎn)及多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試。
所述核心模塊B以及輔助模塊C還配置有電源模塊，該電源模塊 分別輸出5V， 3.3V， 1.8V， 1.5V的直流電壓，為核心模塊B與輔助 模塊C中的硬件電路供電。
該電源模塊由直流穩(wěn)壓電源把220V市電轉(zhuǎn)換為24V的直流穩(wěn)定 電壓，由FPGA進(jìn)行分壓處理輸出為5V， 3.3V， 1.8V， 1.5V，為各個(gè)
模塊的硬件電路提供了電源。本發(fā)明還表述一種所述無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備的使用方法，其 關(guān)鍵在于對(duì)n個(gè)站點(diǎn)構(gòu)成的無(wú)線自組織網(wǎng)絡(luò)進(jìn)行調(diào)測(cè)，包括①、②、 ③三種情況
如圖7所示對(duì)所述n個(gè)站點(diǎn)中的任意單一站點(diǎn)進(jìn)行站點(diǎn)到 本站點(diǎn)回環(huán)測(cè)試，其步驟在于
步驟一將所述站點(diǎn)上的被測(cè)設(shè)備D的一端與核心模塊B預(yù)設(shè)的 同類業(yè)務(wù)接口連接，該核心模塊B與控制模塊A相連，所述控制模塊 A再連接到輔助模塊C上，該輔助模塊C的MAC層接口 C4或者PHY 層接口 C5通過(guò)適配接口與所述被測(cè)設(shè)備D的另一端連接；
步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；
步驟三打開(kāi)PC機(jī)的控制模塊A的人機(jī)交互界面，選擇輔助模 塊配置界面，配置網(wǎng)絡(luò)拓?fù)湟?guī)劃以及人為干擾，使其完成幀回環(huán)；
步驟四選擇核心模塊配置界面，配置各種測(cè)試參數(shù)以及控制信
息；
步驟五選擇測(cè)試顯示界面，觀察回環(huán)測(cè)試信息，分析和定位被
測(cè)設(shè)備的異?；蛘吖收锨闆r，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置；
在對(duì)站點(diǎn)1進(jìn)行回環(huán)測(cè)試時(shí)，若對(duì)被測(cè)設(shè)備MAC層測(cè)試，其測(cè)試 流的流通方向是控制模塊A-核心模塊B-被測(cè)設(shè)備D的MAC層-輔助 模塊C的MAC層-控制模塊A;若對(duì)被測(cè)設(shè)備PHY層測(cè)試，其測(cè)試流 的流通方向是控制模塊A-核心模塊B-被測(cè)設(shè)備D的MAC層-被測(cè)設(shè) 備D的PHY層-輔助模塊C的PHY層-輔助模塊C的MAC層-控制模塊 A;
②如圖8所示對(duì)n個(gè)站點(diǎn)中任意多個(gè)站點(diǎn)進(jìn)行站點(diǎn)到站點(diǎn)以 及多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試，其步驟在于步驟一將第一站點(diǎn)處的第一被測(cè)設(shè)備ID的一端連接在的第一
核心模塊1B預(yù)設(shè)的同類業(yè)務(wù)接口上，該第一被測(cè)設(shè)備ID的另一端與 輔助模塊C的MAC層接口 C4或者PHY層接口 C5的第一接口相連，所 述MAC層接口 C4或者PHY層接口 C5同協(xié)議層的第二接口再與第二站 點(diǎn)處的第二被測(cè)設(shè)備2D的一端連接，該第二被測(cè)設(shè)備2D的另一端再 連接到第二核心模塊2B的同類業(yè)務(wù)接口上，所述其他站點(diǎn)連接在同 協(xié)議層的其它接口以及其他核心模塊上，所述第一核心模塊IB和第 二核心模塊2B分別連接在第一控制模塊1A和第二控制模塊2A上， 所述輔助模塊C連接在n個(gè)站點(diǎn)中任意一處的控制模塊上； 步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；
步驟三打開(kāi)PC機(jī)的控制模塊界面，選擇輔助模塊配置界面， 配置網(wǎng)絡(luò)拓?fù)湟约叭藶楦蓴_，使其完成幀轉(zhuǎn)發(fā)；
步驟四選擇核心模塊控制界面，配置各種測(cè)試參數(shù)以及控制信
息；
步驟五選擇測(cè)試顯示界面，觀察鏈路測(cè)試信息，分析和定位被 測(cè)設(shè)備的異常或者故障情況，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置；
在對(duì)第一站點(diǎn)與第二站點(diǎn)上被測(cè)設(shè)備的MAC層進(jìn)行對(duì)通測(cè)試，其 測(cè)試流流通方向第一控制模塊1A-第一核心模塊IB-第一被測(cè)設(shè)備 ID的MAC層-輔助模塊C的MAC層-第二被測(cè)模塊2D的MAC層-第二 核心模塊2B-第二控制模塊2A;若是對(duì)PHY層進(jìn)行對(duì)通測(cè)試，則測(cè)試 流流通方向?yàn)榈谝豢刂颇K1A-第一核心模塊lB-第一被測(cè)設(shè)備ID 的MAC層-第一被測(cè)設(shè)備ID的PHY層-輔助模塊C的PHY層-第二被測(cè) 模塊2D的PHY層-第二被測(cè)模塊2D的MAC層-第二核心模塊2B-第二 控制模塊2A。③如圖9所示對(duì)n個(gè)站點(diǎn)中任意多站、多跳的網(wǎng)絡(luò)鏈路設(shè)備
進(jìn)行整機(jī)鏈路測(cè)試，其步驟在于
步驟一將第一站點(diǎn)處的第一被測(cè)設(shè)備ID連接在第一核心模塊 1B預(yù)設(shè)的同類型業(yè)務(wù)接口上，該第一被測(cè)設(shè)備1D通過(guò)無(wú)線網(wǎng)絡(luò)中的 其他站點(diǎn)與第二站點(diǎn)處的第二被測(cè)設(shè)備2D相連，該第二被測(cè)設(shè)備2D 再連接到第二核心模塊2B預(yù)設(shè)的同類型業(yè)務(wù)接口上，所述第一核心 模塊1B與第二核心模塊2B再分別連接在第一控制模塊1A與第二控 制模塊2A上；
步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；
步驟三打開(kāi)PC機(jī)的控制模塊界面，選擇核心模塊控制界面， 配置各種測(cè)試參數(shù)以及控制信息；
步驟四選擇測(cè)試顯示界面，觀察鏈路測(cè)試信息，分析和定位被
測(cè)設(shè)備的異常或者故障情況，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置； 在對(duì)第一站點(diǎn)與第二站點(diǎn)間被測(cè)設(shè)備進(jìn)行整機(jī)測(cè)試時(shí)，其測(cè)試流
流通方向第一控制模塊-第一核心模塊-第一被測(cè)設(shè)備-無(wú)線網(wǎng)絡(luò)鏈
路-第二被測(cè)模塊-第二核心模塊-第二控制模塊，所述無(wú)線網(wǎng)絡(luò)鏈路 根據(jù)設(shè)定的路由算法選擇最優(yōu)網(wǎng)絡(luò)路徑。
所述核心模塊控制界面中的配置的參數(shù)包括業(yè)務(wù)接口、時(shí)鐘、人
為干擾、PN碼碼型以及站號(hào)。
所述鏈路測(cè)試信息包括時(shí)鐘警告、同步指示、各站的誤碼數(shù)、收 碼數(shù)、誤碼率、丟幀數(shù)、收幀數(shù)、丟幀率。其工作原理是
通過(guò)控制模塊A統(tǒng)一管理核心模塊B和輔助模塊C，由控制模塊 A完成核心模塊B和輔助模塊C的參數(shù)配置，第一串口單元Bl接收 并解析控制模塊A的幀信息，提取各種配置參數(shù)和控制信令，完成與 核心模塊B與控制模塊A之間的串口適配以及串口數(shù)據(jù)的傳輸，第一 FPGA核心處理模塊B2根據(jù)接收到的配置參數(shù)完成業(yè)務(wù)接口和時(shí)鐘的 適配，同時(shí)該第一 FPGA核心處理模塊B2根據(jù)網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)表生成 路由表，根據(jù)測(cè)試業(yè)務(wù)的數(shù)據(jù)速率和業(yè)務(wù)類型發(fā)送相關(guān)的測(cè)試信息， 該測(cè)試信息通過(guò)測(cè)試設(shè)備后再返回到核心模塊B，核心模塊B對(duì)測(cè)試 數(shù)據(jù)進(jìn)行分析和統(tǒng)計(jì)并將測(cè)試結(jié)果傳送給控制模塊A，通過(guò)觀察控制 模塊A中的顯示結(jié)果可以分析和定位被測(cè)設(shè)備的異?；蚬收锨闆r。核 心模塊B既可單獨(dú)進(jìn)行整機(jī)性能測(cè)試，也可與輔助模塊C聯(lián)合，輔助 模塊C可以對(duì)不同協(xié)議層幀信息進(jìn)行解析，配置相應(yīng)協(xié)議層接口，模 擬理想的無(wú)線通信信道，完成幀的回環(huán)或者轉(zhuǎn)發(fā)，進(jìn)行局部性能測(cè)試。 三者相互協(xié)調(diào)、相互配合，共同完成無(wú)線自組織網(wǎng)絡(luò)傳輸系統(tǒng)的整機(jī) 功能和局部功能測(cè)試。
根據(jù)測(cè)試的業(yè)務(wù)類型以及業(yè)務(wù)速率可以選擇不同的業(yè)務(wù)接口，如 IP業(yè)務(wù)或者ATM業(yè)務(wù)，所述輔助模塊C設(shè)置的網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊C3
可以根據(jù)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)完成幀的回環(huán)或者轉(zhuǎn)發(fā)，以滿足被測(cè)設(shè)備的回 環(huán)測(cè)試以及多站間的局部鏈路測(cè)試，通過(guò)配置多個(gè)MAC層接口 C4和 PHY層接口 C5，根據(jù)選擇測(cè)試的協(xié)議層將被測(cè)設(shè)備連接在相應(yīng)的協(xié)議 層接口上，完成站點(diǎn)到站點(diǎn)以及多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試。通過(guò)顯示單元的人機(jī)交互界面，按照所需測(cè)試的業(yè)務(wù)特征，配置
業(yè)務(wù)接口、時(shí)鐘參數(shù)、PN碼參數(shù)、干擾參數(shù)、站號(hào)以及相關(guān)業(yè)務(wù)量。 配置完成后還可通過(guò)顯示界面觀察鏈路測(cè)試信息。
通過(guò)軟件編程，便于修改和添加調(diào)測(cè)參數(shù)，適應(yīng)ITU-TO. 150建 議的各種速率和碼型的測(cè)試數(shù)據(jù)流，適應(yīng)不同業(yè)務(wù)幀結(jié)構(gòu)以及不同網(wǎng) 絡(luò)的拓?fù)渥兓?br> 通過(guò)第一 FPGA核心處理模塊B2接收控制模塊配置的相關(guān)參數(shù)， 由路由單元根據(jù)修改的Dijkstra算法生生成路由表，以適應(yīng)無(wú)線自 組織網(wǎng)絡(luò)動(dòng)態(tài)變化的拓?fù)浣Y(jié)構(gòu)。通過(guò)時(shí)鐘配置，形成支持多速率的業(yè) 務(wù)接口，通過(guò)控制組拆幀單元模塊組拆幀規(guī)則，以滿足多模式的業(yè)務(wù) 類型。所述PN碼收發(fā)單元和幀號(hào)收發(fā)單元發(fā)送一些添加了人為干擾 的PN碼流以及幀號(hào)，通過(guò)組拆幀進(jìn)行組幀后發(fā)送給被測(cè)設(shè)備，發(fā)送 的測(cè)試信息通過(guò)被測(cè)設(shè)備后由另一核心模塊接收并拆幀，將接收到的 PN碼流和幀號(hào)與發(fā)送的PN碼流和幀號(hào)進(jìn)行誤碼和丟幀統(tǒng)計(jì)，并將測(cè) 試數(shù)據(jù)發(fā)送給RAM存儲(chǔ)單元，當(dāng)RAM存儲(chǔ)單元接收到讀取誤碼統(tǒng)計(jì)數(shù) 據(jù)的控制信息時(shí)，則將誤碼統(tǒng)計(jì)數(shù)據(jù)發(fā)送到顯示單元中，方便調(diào)測(cè)人 員的觀察和配置。
通過(guò)第二 FPGA核心控制模塊對(duì)各個(gè)單元模塊進(jìn)行有效管理，協(xié) 議解析單元完成協(xié)議幀解析，提取出控制信息和數(shù)據(jù)凈荷，干擾單元 對(duì)數(shù)據(jù)凈荷增加人為干擾，形成干擾凈荷，并由網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊重 新組幀，按照配置的拓?fù)浣Y(jié)構(gòu)，完成協(xié)議幀的回環(huán)或轉(zhuǎn)發(fā)，實(shí)現(xiàn)本站 點(diǎn)的回環(huán)測(cè)試以及站點(diǎn)到站點(diǎn)及多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試。
權(quán)利要求
1、一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，由控制模塊(A)、核心模塊(B)和輔助模塊(C)組成，其特征在于控制模塊(A)用于統(tǒng)一管理核心模塊(B)和輔助模塊(C)，完成參數(shù)配置以及測(cè)試結(jié)果的顯示功能；核心模塊(B)用于完成業(yè)務(wù)接口和時(shí)鐘適配，路由表生成、業(yè)務(wù)組幀、中繼和解析功能；輔助模塊(C)實(shí)現(xiàn)被測(cè)設(shè)備的內(nèi)部故障定位和參數(shù)調(diào)整，用于模擬無(wú)線通信信道，實(shí)現(xiàn)站點(diǎn)到站點(diǎn)的回環(huán)測(cè)試以及站點(diǎn)到站點(diǎn)或多站點(diǎn)間對(duì)等協(xié)議層的對(duì)通測(cè)試。
2、 根據(jù)權(quán)利要求1所述的一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，其特 征在于所述控制模塊(A)設(shè)置有軟件處理模塊(A1)和PC機(jī)串口單元 (A2);所述核心模塊(B)設(shè)置有第一串口單元(Bl)、第一 FPGA核心處理 模塊(B2)、組拆幀單元模塊(B3)和業(yè)務(wù)接口單元(B4);所述輔助模塊(C)設(shè)置有第二串口單元(Cl)、第二 FPGA核心處理 模塊(C2)、網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊(C3)以及MAC層接口 (C4)和PHY層接口 (C5);
3、 根據(jù)權(quán)利要求2所述的一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，其特征在于所述第一 串口單元(Bl)用于接收控制模塊(A)的參數(shù)配置和管 理，提取測(cè)試參數(shù)以及控制信令，該第一串口單元(B1)還用于反饋測(cè) 試數(shù)據(jù)；所述組拆幀單元模塊(B3)用于不同業(yè)務(wù)模式業(yè)務(wù)幀的組成與解 析，提取幀信息；所述業(yè)務(wù)接口單元(B4)配置有預(yù)設(shè)的多種速率以及多種業(yè)務(wù)模 式的業(yè)務(wù)接口；所述第二串口單元(Cl)提取控制模塊(A)的配置參數(shù)；所述網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊(C3)用于規(guī)劃網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)，完成幀 回環(huán)或者幀轉(zhuǎn)發(fā)；所述MAC層接口 (C4)和PHY層接口 (C5)分別設(shè)置有n個(gè)接口。
4、 根據(jù)權(quán)利要求2所述的一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，其特 征在于所述軟件處理模塊(A1)設(shè)置有參數(shù)配置單元、顯示單元以及 第一時(shí)鐘單元；參數(shù)配置單元用于配置所述核心模塊(B)和輔助模塊(C)的測(cè)試參數(shù)，完成參數(shù)的管理、配置和調(diào)整，統(tǒng)一調(diào)度和協(xié)調(diào)核心模塊(B)和輔助模塊(C)之間的工作；顯示單元設(shè)置有人機(jī)交互界面，由核心模塊配置界面、輔助模 塊配置界面以及測(cè)試顯示界面組成，用于完成參數(shù)配置以及測(cè)試結(jié)果 的分析和顯示；第一時(shí)鐘單元為參數(shù)配置單元以及顯示單元提供波特率時(shí)鐘。
5、根據(jù)權(quán)利要求2所述的一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，其特 征在于所述第一 FPGA核心處理模塊(B2)設(shè)置有PN碼收發(fā)單元、 幀號(hào)收發(fā)單元、RAM存儲(chǔ)單元、路由單元、第二時(shí)鐘單元以及第一干 擾單元；PN碼收發(fā)單元接收第一串口單元(Bl)提取的PN碼參數(shù)，確 定PN碼型，發(fā)送PN碼流給組拆幀單元模塊(B3)，該單元還接收組 拆幀單元模塊(B3)的PN碼流，完成PN碼序列的同步，進(jìn)行誤碼統(tǒng) 計(jì)，并將第一測(cè)試數(shù)據(jù)發(fā)送到MM存儲(chǔ)單元；幀號(hào)收發(fā)單元用于接收組拆幀單元模塊(B3)的接收幀號(hào)以及 控制信息，確定幀序列號(hào)，還用于產(chǎn)生本地幀號(hào)并發(fā)送給組拆幀單元 模塊(B3)，所述本地幀號(hào)與接收幀號(hào)進(jìn)行丟幀統(tǒng)計(jì)，并將第二測(cè)試 數(shù)據(jù)發(fā)送到所述RAM存儲(chǔ)單元；第一干擾單元接收第一串口單元(Bl)提取的干擾參數(shù)，向PN碼收發(fā)單元以及幀號(hào)收發(fā)單元發(fā)送人為干擾信息；路由單元用于產(chǎn)生并維護(hù)被測(cè)設(shè)備間的路由表，提供業(yè)務(wù)幀所 需的路由信息；第二時(shí)鐘單元用于完成與控制模塊(A)以及被測(cè)設(shè)備之間的 同步，該單元還接收業(yè)務(wù)接口單元(B4)輸入的被測(cè)設(shè)備主時(shí)鐘，通 過(guò)本地時(shí)鐘與被測(cè)設(shè)備主時(shí)鐘對(duì)比，檢測(cè)時(shí)鐘的一致性。
6、 根據(jù)權(quán)利要求2所述的一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，其特 征在于所述第二FPGA核心處理模塊(C2)設(shè)置有協(xié)議解析單元、第 三時(shí)鐘單元以及第二干擾單元；協(xié)議解析單元用于接收被測(cè)設(shè)備的幀信息以及控制模塊(A)的控制信息，解析并提取出幀控制信息和幀凈荷，并根據(jù)網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊(C3)中特定拓?fù)浣Y(jié)構(gòu)完成幀回環(huán)或者幀轉(zhuǎn)發(fā)；第二干擾單元用于接收幀凈荷以及干擾參數(shù)，產(chǎn)生干擾凈荷并發(fā)送給網(wǎng)絡(luò)拓?fù)湟?guī)劃模塊(C3 );第三時(shí)鐘單元用于接收接口時(shí)鐘，還用于向協(xié)議解析單元以及干擾單元提供主時(shí)鐘，完成與控制模塊(A)和被測(cè)設(shè)備的同步。
7、 根據(jù)權(quán)利要求1所述的一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備，其特征 在于所述核心模塊(B)以及輔助模塊(C)配置有電源模塊，該電源模塊分別輸出5V， 3.3V, 1.8V， 1.5V的直流電壓，為核心模塊(B) 與輔助模塊(C)中的硬件電路供電。
8、 一種權(quán)1所述無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備的使用方法，其特征 在于對(duì)n個(gè)站點(diǎn)構(gòu)成的無(wú)線自組織網(wǎng)絡(luò)進(jìn)行調(diào)測(cè)，包括①、②、◎三種情況①對(duì)所述n個(gè)站點(diǎn)中的任意單一站點(diǎn)進(jìn)行站點(diǎn)到本站點(diǎn)回環(huán)測(cè) 試，其步驟在于-步驟一將所述站點(diǎn)上的被測(cè)設(shè)備(D)的一端與核心模塊(B) 預(yù)設(shè)的同類業(yè)務(wù)接口連接，該核心模塊(B)與控制模塊(A)相連， 所述控制模塊(A)再連接到輔助模塊(C)上，該輔助模塊(C)的 MAC層接口 (C4)或者PHY層接口 (C5)通過(guò)適配接口與所述被測(cè)設(shè) 備(D)的另一端連接；步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；步驟三打開(kāi)PC機(jī)的控制模塊(A)的人機(jī)交互界面，選擇輔助 模塊配置界面，配置網(wǎng)絡(luò)拓?fù)湟?guī)劃以及人為干擾，使其完成幀回環(huán)； 步驟四選擇核心模塊配置界面，配置各種測(cè)試參數(shù)以及控制信息；步驟五選擇測(cè)試顯示界面，觀察回環(huán)測(cè)試信息，分析和定位被 測(cè)設(shè)備的異?；蛘吖收锨闆r，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置；②對(duì)n個(gè)站點(diǎn)中任意多個(gè)站點(diǎn)進(jìn)行站點(diǎn)到站點(diǎn)以及多站點(diǎn)間對(duì) 等協(xié)議層的對(duì)通測(cè)試，其步驟在于步驟一將第一站點(diǎn)處的第一被測(cè)設(shè)備(ID)的一端連接在的第 一核心模塊(IB)預(yù)設(shè)的同類業(yè)務(wù)接口上，該第一被測(cè)設(shè)備(ID)的 另一端與輔助模塊(C) MAC層接口 (C4)或者PHY層接口 (C5)的 第一接口相連，所述MAC層接口 (C4)或者PHY層接口 (C5)同協(xié)議 層的第二接口再與第二站點(diǎn)處的第二被測(cè)設(shè)備(2D)的一端連接，該 第二被測(cè)設(shè)備(2D)的另一端再連接到第二核心模塊(2B)的同類業(yè) 務(wù)接口上，所述其他站點(diǎn)連接在同協(xié)議層的其它接口以及其他核心模 塊和控制模塊上，所述第一核心模塊(IB)和第二核心模塊(2B)分 別連接在第一控制模塊(1A)和第二控制模塊(2A)上，所述輔助模 塊(C)連接在n個(gè)站點(diǎn)中任意一處的控制模塊上；步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源； 步驟三打開(kāi)PC機(jī)的控制模塊界面，選擇輔助模塊配置界面，配置 網(wǎng)絡(luò)拓?fù)湟约叭藶楦蓴_，使其完成幀轉(zhuǎn)發(fā)；步驟四選擇核心模塊控制界面，配置各種測(cè)試參數(shù)以及控制信息；步驟五選擇測(cè)試顯示界面，觀察鏈路測(cè)試信息，分析和定位被 測(cè)設(shè)備的異常或者故障情況，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置；③對(duì)n個(gè)站點(diǎn)中任意多站、多跳的網(wǎng)絡(luò)鏈路設(shè)備進(jìn)行整機(jī)鏈路 測(cè)試，其步驟在于步驟一將第一站點(diǎn)處的第一被測(cè)設(shè)備(1D)連接在第一核心模 塊(1B)預(yù)設(shè)的同類型業(yè)務(wù)接口上，該第一被測(cè)設(shè)備(1D)通過(guò)無(wú)線 網(wǎng)絡(luò)中的其他站點(diǎn)與第二站點(diǎn)處的第二被測(cè)設(shè)備(2D)相連，該第二 被測(cè)設(shè)備(2D)再連接到第二核心模塊(2B)預(yù)設(shè)的同類型業(yè)務(wù)接口 上，所述第一核心模塊(1B)與第二核心模塊(2B)再分別連接在第 一控制模塊(1A)與第二控制模塊(2A)上，所述其他站點(diǎn)處的被測(cè) 設(shè)備也配置有相應(yīng)的核心模塊和輔助模塊；步驟二打開(kāi)調(diào)測(cè)設(shè)備與被測(cè)設(shè)備電源；步驟三打開(kāi)PC機(jī)的控制模塊界面，選擇核心模塊控制界面， 配置各種測(cè)試參數(shù)以及控制信息；步驟四選擇測(cè)試顯示界面，觀察鏈路測(cè)試信息，分析和定位被 測(cè)設(shè)備的異常或者故障情況，有效地對(duì)被測(cè)設(shè)備進(jìn)行調(diào)整和配置；
9、 根據(jù)權(quán)利要求8所述的無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備使用方法， 其特征在于所述核心模塊控制界面中的配置的參數(shù)包括業(yè)務(wù)接口 、 時(shí)鐘、人為干擾、PN碼碼型以及站號(hào)。
10、 根據(jù)權(quán)利要求8所述的無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備使用方法， 其特征在于所述鏈路測(cè)試信息包括時(shí)鐘警告、同步指示、各站的誤碼數(shù)、收碼數(shù)、誤碼率、丟幀數(shù)、收幀數(shù)、丟幀率。
全文摘要
本發(fā)明公開(kāi)一種無(wú)線自組織網(wǎng)絡(luò)調(diào)測(cè)設(shè)備及其使用方法，由控制模塊A、核心模塊B和輔助模塊C組成，其特征在于控制模塊A用于完成參數(shù)配置以及測(cè)試結(jié)果的顯示功能，核心模塊B用于完成業(yè)務(wù)接口和時(shí)鐘適配，路由表生成、業(yè)務(wù)組幀、中繼和解析功能，輔助模塊C用于被測(cè)設(shè)備的內(nèi)部故障定位和參數(shù)調(diào)整。其顯著效果是具有路由功能，能完成無(wú)線自組織網(wǎng)絡(luò)傳輸系統(tǒng)多接口速率、多業(yè)務(wù)模式、多站點(diǎn)、多跳通信的鏈路測(cè)試。采用統(tǒng)一管理控制機(jī)制，能進(jìn)行多站、多跳整機(jī)鏈路測(cè)試和局部鏈路測(cè)試，并能顯示實(shí)時(shí)調(diào)測(cè)結(jié)果，分析和定位異常和故障情況，能有效地進(jìn)行調(diào)整和配置。
文檔編號(hào)H04W24/00GK101646185SQ20091010478
公開(kāi)日2010年2月10日 申請(qǐng)日期2009年9月4日 優(yōu)先權(quán)日2009年9月4日
發(fā)明者馮文江, 夏育才, 張智中, 朱永釗, 李宏捷, 胡致遠(yuǎn), 蔡志龍, 陽(yáng) 鐘 申請(qǐng)人:重慶大學(xué)