專利名稱：用于spi4.2總線的相位調(diào)整方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，具體而言，涉及一種用于SPI4.2總線的 相位調(diào)整方法和裝置。
背景技術(shù)：
SPI4.2總線(System Packet Interface Level 4 Phase 2 BUS，系 纟克包4妄口 4級2才目4立總纟戔)是OIF ( Optical Internetworking Forum, 光互連網(wǎng)絡(luò)i侖壇)制定的一種總線標(biāo)準(zhǔn)，應(yīng)用在凄t才居《連路層與物理 層之間的總線4妄口，其帶寬可達(dá)10Gb/s。可以應(yīng)用的物理4妾口有 OC-192 ATM、 Packet over SONET/SDH (POS)、 10 Gb/s Ethernet等。
SPI4.2總線的系統(tǒng)結(jié)構(gòu)模型如圖l所示。從圖1中可以看出， 接收和發(fā)送的數(shù)據(jù)通道和流量控制通道是分離的，并且是反向的。 兩個通道的分離就《吏得^接收和發(fā)送相互獨(dú)立。兩個通道SP是源同步 總線4妄口。對于凄t據(jù)通道，如圖2所示，由差分時^H言號，16bit差 分?jǐn)?shù)據(jù)信號，lbit差分控制信號組成，數(shù)據(jù)信號與控制信號都要與 時鐘保持同步?？偩€標(biāo)準(zhǔn)規(guī)定的最小時鐘頻率是311MHz,由于數(shù) 據(jù)與控制信號是DDR采樣的，因此，每條數(shù)據(jù)線的最小bit率是 622Mbps 。
由于SPI4.2的數(shù)據(jù)通道是源同步并行總線，最理想的情況就是 數(shù)據(jù)、控制信號與時鐘信號同時到達(dá)接收端，但由于數(shù)據(jù)通道信號 速率較高，因而對器件以及PCB的信號完整性和電源完整性要求較
4高，所以存在4牛動(jitter )、偏凍牛(skew)、 ^朵聲( noise )的情況, 數(shù)據(jù)、控制信號經(jīng)常與時鐘信號無法保持同步，而且ft據(jù)、控制信 號之間也存在偏差。
于是，該總線標(biāo)準(zhǔn)提供了兩種方法來解決上述問題， 一個是在 數(shù)據(jù)通道發(fā)送端發(fā)送訓(xùn)練碼，使得接收端能一艮據(jù)訓(xùn)練碼來調(diào)整各個 信號線的時序，當(dāng)器件初始化時以及發(fā)生不同步故障時會發(fā)送訓(xùn)練 碼以求獲得同步。第二個方法是在接收端提供了相位調(diào)整功能。相 ^f立調(diào)整(Phase Alignment )分為靜態(tài)才目 <立調(diào)整(Static Phase Alignment)和動態(tài)相位調(diào)整(Dynamic Phase Alignment )。
靜態(tài)相位調(diào)整是接收端器件根據(jù)時鐘在固定的采^^羊點(diǎn)來鎖存數(shù) 據(jù)與控制信號。動態(tài)相位調(diào)整是接收端能通過修改參數(shù)來動態(tài)保持 時鐘與數(shù)據(jù)的相位一致。顯然，靜態(tài)相位調(diào)整需要有津奇確的時鐘采
樣窗口，但由于上述的抖動，偏斜與噪聲的情況，靜態(tài)相位調(diào)整有 4艮大的4吏用局限，需要i殳計(jì)者精確地i殳計(jì)以^f呆持各j言號線在PCB上 走線的一致，而且要保證板上的信號完整性與電源完整性，如果發(fā) 生相位調(diào)整失效的情況，時鐘信號與數(shù)據(jù)、控制信號就無法保持同 步，即使一開始由于發(fā)送端發(fā)送訓(xùn)練碼而獲得了同步，運(yùn)行過程中 由于隨機(jī)抖動或者噪聲因素而導(dǎo)致了接收端不同步，雖然發(fā)送端會 才艮據(jù)接收端送來的狀態(tài)信號而重新發(fā)送訓(xùn)練碼，以后也許會重新獲 得同步，4旦這,殳時間凄t據(jù)會大量的丟失，而且多次的同步過程會導(dǎo) 致凄t據(jù)通訊的4及其不穩(wěn)定。
動態(tài)相位調(diào)整就很好地避免這種情況的發(fā)生，接收端會檢查輸 入的數(shù)據(jù)與控制信號的相位變化，調(diào)整時鐘信號的相位與之對齊。 這樣^沒計(jì)者就無需太關(guān)注總線的精確設(shè)計(jì)，簡化了 PCB的布局與走 線，節(jié)省了工程實(shí)踐和成本。發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問
如果使用僅支持靜態(tài)相位調(diào)整的器件，遇到需要長距離布線甚至跨接插件的情況，就需要設(shè)計(jì)者花費(fèi)大量精力匹配好各個數(shù)據(jù)信號與 時鐘信號，而且要十分關(guān)注板上的電源完整性和信號完整性，以求 滿足同步要求，但有些抖動與噪聲是無法控制的，在某些情況就非
常有可能遇到前面所述的問題。如圖3所示，^L考慮器件A到器件 B的單向SPI4.2傳輸，當(dāng)A與B的距離比較長(超過20厘米)，中 間又經(jīng)過接插件，由于接插件會引起信號的畸變，會加劇信號之間 相位的不確定性，在B的接收端，總線信號已經(jīng)不同步了。如果B 不支持動態(tài)相位調(diào)整，那么會造成經(jīng)常性的不同步，導(dǎo)致頻繁地重 新獲取同步過程，從而引起系統(tǒng)的不穩(wěn)定，同步過禾呈凄t據(jù)的大量丟 失。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種用于SPI4.2總線的相位調(diào)整方法和裝置， 以解決現(xiàn)有技術(shù)存在的當(dāng)器件不支持動態(tài)相位調(diào)整時導(dǎo)致的總線信 號不同步的問題。
根據(jù)本發(fā)明的一個方面，提供了一種用于SPI4.2總線的相位調(diào) 整方法，包括器件C接收來自器件A的SPI4.2總線信號；器件C 對SPI4.2總線信號進(jìn)4于動態(tài)相位調(diào)整，并將經(jīng)動態(tài)相位調(diào)整后的 SPI4.2總線信號發(fā)送給器件B;器件B對接收的經(jīng)動態(tài)相位調(diào)整后 的SPI4.2總線信號進(jìn)行靜態(tài)相位調(diào)整，器件B與器件C之間的距離 小于5cm。
優(yōu)選地，器件A、器件B和器件C具有SPI4.2接口，器件B 僅支持靜態(tài)相位調(diào)整。
優(yōu)選地，器件C位于器件A和器件B之間。
優(yōu)選地，器件A與器件B之間的走線超過20cm，且經(jīng)過接插件。優(yōu)選地，器件c為現(xiàn)場可編程門陣列。優(yōu)選地，SPI4.2總線信號包括數(shù)據(jù)差分時鐘信號、差分?jǐn)?shù)據(jù)信 號和差分控制信號。才艮據(jù)本發(fā)明的另一個方面，還4是供了一種用于SPI4.2總線的相 位調(diào)整裝置，包括器件A;器件C，用于接收來自器件A的SPI4.2 總線信號，對SPI4.2總線信號進(jìn)行動態(tài)相位調(diào)整，并將經(jīng)動態(tài)相位 調(diào)整后的SPI4.2總線信號發(fā)送給器件B;器件B,用于對接收的經(jīng) 動態(tài)相位調(diào)整后的SPI4.2總線信號進(jìn)行靜態(tài)相位調(diào)整，器件B與器 件C之間的3巨離小于5cm。優(yōu)選地，器件A、器件B和器件C具有SPI4.2 4妾口，器件B ^叉支持靜態(tài)相位調(diào)整。優(yōu)選地，器件C位于器件A和器件B之間。優(yōu)選地，器件A與器件B之間的走線超過20cm,且經(jīng)過4妻插件。優(yōu)選地，器件C為^L場可編禾呈門陣列。由于在不具備動態(tài)相位調(diào)整的器件前增加一個支持動態(tài)相位調(diào) 整的器件，解決了現(xiàn)有技術(shù)存在的當(dāng)器件不支持動態(tài)相位調(diào)整時導(dǎo) 致的總線信號不同步的問題，從而4吏得SPI4.2在PCB上可以長距 離布線，尤其適用于跨接插件走線的情況，并且對才反上的信號抖動 以及噪聲有強(qiáng)大的抑制功能，保證了 SPI4.2總線4妄收端的總線同步 要求。從而使得設(shè)計(jì)者可以輕松完成總線的i殳計(jì)，簡化了 PCB的布 局和布線，減少了產(chǎn)品調(diào)試時間，節(jié)省了調(diào)i式成本和工考呈實(shí)踐和成 本，提高了產(chǎn)品的穩(wěn)定性。


此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實(shí)施例及其"i兌明用于解釋本發(fā)明，并 不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中圖1示出了現(xiàn)有4支術(shù)的SPI4.2總線系統(tǒng)參考才莫型圖；圖2示出了現(xiàn)有技術(shù)的兩個SPI4.2器件的連接(單向)示意圖；圖3示出了現(xiàn)有技術(shù)的SPI4.2總線長距離傳輸示意圖；圖4示出了根據(jù)本發(fā)明實(shí)施例的用于SPI4.2總線的相位調(diào)整方 法的流考呈圖；圖5示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的用于SPI4.2總線的相位調(diào) 整裝置的示意圖。
具體實(shí)施方式
下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)"i兌明本發(fā)明。圖4示出了根據(jù)本發(fā)明實(shí)施例的用于SPI4.2總線的相位調(diào)整方 法的流禾呈圖，包括以下步驟步驟SIO，器件C接收來自器件A的SPI4.2總線信號；步驟S20,器件C對SPI4.2總線信號進(jìn)行動態(tài)相位調(diào)整，并將 經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信號發(fā)送^合器件B;步驟S30,器件B對接收的經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信 號進(jìn)行靜態(tài)相位調(diào)整，器件B與器件C之間的距離小于5cm。其中，器件A、器件B和器件C具有SPI4.2接口，器件B僅 支持靜態(tài)相位調(diào)整。該優(yōu)選實(shí)施例由于在不具備動態(tài)相位調(diào)整的器件前增加一個支 持動態(tài)相位調(diào)整的器件，這樣使得SPI4.2在PCB上可以長距離布 線，尤其適用于-t接插件走線的情況，并且對板上的4言號抖動以及 噪聲有強(qiáng)大的抑制功能，保證了 SPI4.2總線接收端的總線同步要求。 從而使得設(shè)計(jì)者可以輕+〉完成總線的設(shè)計(jì)，簡化了 PCB的布局和布 線，減少了產(chǎn)品調(diào)試時間，節(jié)省了調(diào)試成本和工程實(shí)踐和成本，提 高了產(chǎn)品的穩(wěn)定性。優(yōu)選地，器件C位于器件A和器件B之間。器件A與器件B 之間的走線超過20cm，且經(jīng)過4妾插件。該優(yōu)選實(shí)施例可以佳J尋 SPI4.2在PCB上進(jìn)行長距離布線，尤其適用于跨接插件走線的情況。優(yōu)選地，器件C可以為現(xiàn)場可編程門陣列FPGA，來實(shí)現(xiàn)動態(tài) 相位調(diào)整的功能。優(yōu)選地，SPI4.2總線信號包括數(shù)據(jù)差分時鐘信號、差分?jǐn)?shù)據(jù)信 號和差分控制信號。器件C可以通過動態(tài)相位調(diào)整4企查輸入的數(shù)據(jù) 信號與控制信號的相位變化，調(diào)整時鐘信號的相位與之對齊。圖5示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的用于SPI4.2總線的相位調(diào) 整裝置的示意圖，包括器件A;器件C,用于接收來自器件A的 SPI4.2總線信號，對SPI4.2總線信號進(jìn)行動態(tài)相位調(diào)整，并將經(jīng)動 態(tài)相位調(diào)整后的SPI4.2總線信號發(fā)送給器件B;器件B，用于對接 收的經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信號進(jìn)行靜態(tài)相位調(diào)整，器件 B與器件C之間的距離小于5cm。其中，器件A、器件B和器件C具有SPI4.2接口，器件B僅 支持靜態(tài)相位調(diào)整。該優(yōu)選實(shí)施例由于在不具備動態(tài)相位調(diào)整的器件前增加一個支
持動態(tài)相位調(diào)整的器件，這樣使得SPI4.2在PCB上可以長距離布 線，尤其適用于跨接插件走線的情況，并且對板上的信號抖動以及 噪聲有強(qiáng)大的抑制功能，保證了 SPI4.2總線接收端的總線同步要求。 乂人而佳J尋:沒計(jì)者可以輕^^完成總線的i殳計(jì)，簡4b了 PCB的布局和布 線，減少了產(chǎn)品調(diào)試時間，節(jié)省了調(diào)試成本和工程實(shí)踐和成本，提 高了產(chǎn)品的穩(wěn)定性。
優(yōu)選地，器件C位于器件A和器件B之間。器〗牛A與器件B 之間的走線超過20cm，且經(jīng)過接插件。該優(yōu)選實(shí)施例可以使得 SPI4.2在PCB上進(jìn)行長距離布線，尤其適用于跨接插件走線的情況。
優(yōu)選地，器件C可以為現(xiàn)場可編程門陣列，來實(shí)現(xiàn)動態(tài)相位調(diào) 整的功能。
在上述優(yōu)選實(shí)施例的相位調(diào)整方法和裝置中，器件B與器件C 之間的距離要盡可能地近，在理論上來講越近越好，但是會受到實(shí) 際PCB布線工藝i殳計(jì)的限制。在實(shí)際的應(yīng)用中，器4牛B與器件C 應(yīng)在同一 PCB上，且距離一般在5cm以內(nèi)，實(shí)際的最佳距離要才艮 據(jù)工藝條件選擇器件C的位置。
下面結(jié)合圖5詳細(xì)it明上述優(yōu)選實(shí)施例的用于SPI4.2總線的相 位調(diào)整裝置的工作原理
如圖5所示，器件A通過SPI4.2總線與器件B通訊，僅考慮 單向傳輸，器件B不支持動態(tài)相位調(diào)整。器件A與器件B之間需要 長距離布線，走線很長一般長于20厘米，中間走線會經(jīng)過接插件， 在器件A與器件B之間，在盡可能靠近器件B的位置》丈置一個支持 動態(tài)相位調(diào)整的器件C,如FPGA (現(xiàn)場可編程門陣列)，由器件C 完成對SPI4.2總線單向^:據(jù)通道的動態(tài)相^立調(diào)整(DPA)功能。如圖5所示，在器件C的接收端，總線信號由于長距離走線并且經(jīng)過 接插件已經(jīng)變得不同步了，由于器件C支持動態(tài)相位調(diào)整，能將輸 入的不同步信號經(jīng)過調(diào)整，在C的輸出端輸出的總線的時鐘信號與 數(shù)據(jù)信號保持完美的同步關(guān)系。由于器件B與器件C之間的距離很 近，可以比較方便地實(shí)現(xiàn)總線各個信號之間的走線的等長，同時各 種抖動和電源噪聲對信號的影響由于距離非常近也非常小，這樣器 件B通過靜態(tài)相位調(diào)整獲取總線的同步之后，不會導(dǎo)致總線重新獲 取同步的過程，從而保證了傳輸系統(tǒng)的穩(wěn)定性。
需要說明的是，上述優(yōu)選實(shí)施例不僅適用于SPI4.2總線，也適 用于其他源同步總線在長距離傳輸?shù)那闆r，尤其是經(jīng)過4妄插件的情 況。
上述優(yōu)選實(shí)施例的器件C的輸出總線信號具備穩(wěn)、定的同步關(guān) 系，這樣由于器件B與器件C之間的距離很近，因此很容易滿足總 線的布線要求來滿足時鐘與數(shù)據(jù)同步。
從以上的描述中，可以看出，本發(fā)明實(shí)現(xiàn)了如下4支術(shù)效果由 于在不具備動態(tài)相位調(diào)整的器件前增加一個支持動態(tài)相位調(diào)整的器 件，這樣使得SPI4.2在PCB上可以長距離布線，尤其適用于跨接 插件走線的情況，并且對板上的信號抖動以及噪聲有強(qiáng)大的抑制功 能，保證了 SPI4.2總線接收端的總線同步要求。從而4吏得設(shè)計(jì)者可 以輕松完成總線的設(shè)計(jì)，簡化了 PCB的布局和布線，減少了產(chǎn)品調(diào) 試時間，節(jié)省了調(diào)試成本和工程實(shí)踐和成本，提高了產(chǎn)品的穩(wěn)定性。
顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或 各步驟可以用通用的計(jì)算裝置來實(shí)現(xiàn)，它們可以集中在單個的計(jì)算 裝置上，或者分布在多個計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們 可以用計(jì)算裝置可執(zhí)行的程序代碼來實(shí)現(xiàn)，從而，可以將它們存儲
在存儲裝置中由計(jì)算裝置來執(zhí)行，或者將它們分別制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模 塊來實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明， 對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在 本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等， 均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種用于SPI4.2總線的相位調(diào)整方法，其特征在于，包括器件C接收來自器件A的SPI4.2總線信號；所述器件C對所述SPI4.2總線信號進(jìn)行動態(tài)相位調(diào)整，并將經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信號發(fā)送給器件B；所述器件B對接收的所述經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信號進(jìn)行靜態(tài)相位調(diào)整，所述器件B與所述器件C之間的距離小于5cm。
2. 根據(jù)權(quán)利要求1所述的相位調(diào)整方法，其特征在于，所述器件 A、所述器件B和所述器件C具有SPI4.2"t妄口，所述器件B 僅支持靜態(tài)相位調(diào)整。
3. 根據(jù)權(quán)利要求1所述的相位調(diào)整方法，其特征在于，所述器件 C位于所述器件A和所述器件B之間。
4. 根據(jù)權(quán)利要求1所述的相位調(diào)整方法，其特征在于，所述器件 A與所述器件B之間的走線超過20cm，且經(jīng)過接插件。
5. 根據(jù)權(quán)利要求1所述的相位調(diào)整方法，其特征在于，所述器件 C為現(xiàn)場可編程門陣列。
6. 根據(jù)權(quán)利要求1所述的相位調(diào)整方法，其特征在于，所述SPI4.2 總線信號包括數(shù)據(jù)差分時鐘信號、差分?jǐn)?shù)據(jù)信號和差分控制信—弓—
7. —種用于SPI4.2總線的相位調(diào)整裝置，其特征在于，包括器件A;器件C，用于接收來自所述器件A的SPI4.2總線信號， 對所述SPI4.2總線信號進(jìn)行動態(tài)相位調(diào)整，并將經(jīng)動態(tài)相位 調(diào)整后的SPI4.2總線信號發(fā)送給器件B;所述器件B,用于對4妄收的所述經(jīng)動態(tài)相位調(diào)整后的 SPI4.2總線信號進(jìn)行靜態(tài)相位調(diào)整，所述器件B與所述器件C 之間的3巨離小于5cm。
8. 根據(jù)權(quán)利要求7所述的相位調(diào)整裝置，其特征在于，所述器件 A、所述器件B和所述器件C具有SPI4.2接口 ，所述器件B 僅支持靜態(tài)相位調(diào)整。
9. 根據(jù)權(quán)利要求7所述的相位調(diào)整裝置，其特征在于，所述器件 C位于所述器件A和所述器件B之間。
10. 根據(jù)權(quán)利要求7所述的相位調(diào)整裝置，其特征在于，所述器件 A與所述器件B之間的走線超過20cm，且經(jīng)過接插件。
11. 根據(jù)權(quán)利要求7所述的相位調(diào)整裝置，其特征在于，所述器件 C為現(xiàn)場可編-艮門陣列。
全文摘要
本發(fā)明提供了一種用于SPI4.2總線的相位調(diào)整方法，包括器件C接收來自器件A的SPI4.2總線信號；器件C對SPI4.2總線信號進(jìn)行動態(tài)相位調(diào)整，并將經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信號發(fā)送給器件B；器件B對接收的經(jīng)動態(tài)相位調(diào)整后的SPI4.2總線信號進(jìn)行靜態(tài)相位調(diào)整，器件B與器件C之間的距離小于5cm。本發(fā)明還提供了一種用于SPI4.2總線的相位調(diào)整裝置。本發(fā)明能夠使得SPI4.2在PCB上可以長距離布線，尤其適用于跨接插件走線的情況，并且對板上的信號抖動以及噪聲有強(qiáng)大的抑制功能，保證了SPI4.2總線接收端的總線同步要求。
文檔編號H04B10/12GK101656576SQ200910171660
公開日2010年2月24日 申請日期2009年9月2日 優(yōu)先權(quán)日2009年9月2日
發(fā)明者王振峰 申請人:中興通訊股份有限公司