專利名稱：一種pcr計(jì)數(shù)器的任意時(shí)鐘實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字多媒體節(jié)目的傳輸，尤其是涉及MPEG-2標(biāo)準(zhǔn)中TS流的 PCR(Program Clock Reference，節(jié)目參考時(shí)鐘)調(diào)整方法。
背景技術(shù)：
MPEG-2標(biāo)準(zhǔn)是一種多媒體通信中的關(guān)鍵的標(biāo)準(zhǔn)，它可以為廣播、有線電視網(wǎng)提供 廣播級(jí)的數(shù)字視頻，MPEG-2標(biāo)準(zhǔn)節(jié)目傳輸流(TS流)的處理是數(shù)字電視系統(tǒng)研究的一個(gè)重 點(diǎn)。在進(jìn)行MPEG-2節(jié)目TS流的復(fù)用時(shí)，涉及到了 PCR調(diào)整和PID置換兩項(xiàng)關(guān)鍵技術(shù)。根據(jù)MPEG-2標(biāo)準(zhǔn)，編碼器使用一個(gè)27MHz的系統(tǒng)時(shí)鐘來(lái)產(chǎn)生時(shí)間標(biāo)簽，指示 音頻、視頻正確顯示和解碼的時(shí)間。在接收端同樣也使用一個(gè)27MHz的系統(tǒng)時(shí)鐘來(lái)進(jìn) 行解碼，這樣就可以保證編解碼端的同步。在TS流中，節(jié)目參考時(shí)鐘標(biāo)簽PCRO^ogram Clock Reference)描述該系統(tǒng)時(shí)鐘瞬時(shí)值，來(lái)同步編解碼器的時(shí)鐘。TS流中的PCR字段 長(zhǎng)度為48比特，其中42比特有效位，6比特保留位。42比特有效位中，33位為progran^ clock_reference_base(PCR_base)字段，以公共系統(tǒng)時(shí)鐘的1/300 (90kHz)為單位；9位為 program_clock_reference_extension(PCR_ext)字段，以系統(tǒng)參考時(shí)鐘。7MHz)為單位。 PCR_base和PCR_ext可以表示如下PCR base-^^ mod 233
—300PCR ext=^^mod300
—1這樣系統(tǒng)時(shí)間就可以表示為
PCR_basex300+PCR extt =--7-二
L因?yàn)樵趥鬏斶^(guò)程中，每個(gè)TS包在復(fù)用過(guò)程中處理的時(shí)間是不確定的，因此必須進(jìn) 行PCR的調(diào)整，來(lái)保證傳輸系統(tǒng)中的同步。PCR調(diào)整的基本思想是在原始的PCR值上加上一個(gè)校正值，即TS包在復(fù)用器中停 留的時(shí)間APCR。這樣調(diào)整后的PCR值為PCRnew = PCR+ Δ PCR = PCR+PCR。ut_PCRin傳統(tǒng)的PCR調(diào)整模塊如圖1所示，它通過(guò)一個(gè)27MHz的系統(tǒng)時(shí)鐘來(lái)控制PCR計(jì)數(shù) 器產(chǎn)生本地的PCR值，再經(jīng)過(guò)一次減法和一次加法運(yùn)算完成PCR的調(diào)整，圖2是其中的PCR 計(jì)數(shù)器模塊。由于現(xiàn)有的MPEG-2標(biāo)準(zhǔn)節(jié)目傳輸流(TS流)的處理必須運(yùn)行在MPEG-2標(biāo)準(zhǔn)規(guī)定 的27MHz系統(tǒng)時(shí)鐘下，這對(duì)系統(tǒng)的靈活性帶來(lái)了一些限制。

發(fā)明內(nèi)容
本發(fā)明提供了一種適應(yīng)不同條件下的應(yīng)用、電路簡(jiǎn)單、適應(yīng)性強(qiáng)的PCR計(jì)數(shù)器的任意時(shí)鐘實(shí)現(xiàn)方法。為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案所述PCR計(jì)數(shù)器由DDS計(jì)數(shù)器，PCR_ext計(jì)數(shù)器，PCR_base計(jì)數(shù)器按順序級(jí)聯(lián)而 成，所述的DDS計(jì)數(shù)器、PCR_ext計(jì)數(shù)器、PCR_base計(jì)數(shù)器是由可編程邏輯實(shí)現(xiàn)的，DDS計(jì)數(shù) 器的累加步進(jìn)由可調(diào)輸入決定，PCR_ext累加步進(jìn)由DDS計(jì)數(shù)器產(chǎn)生，PCR_ext計(jì)數(shù)器計(jì)數(shù) 值達(dá)到300時(shí)，PCR_base計(jì)數(shù)值加1。優(yōu)選地，所述DDS計(jì)數(shù)器的輸出是其累加的溢出，當(dāng)系統(tǒng)頻率大于等于27MHz時(shí)為 1比特，當(dāng)系統(tǒng)頻率小于27MHz時(shí)為多個(gè)比特。優(yōu)選地，當(dāng)系統(tǒng)時(shí)鐘高于27MHz時(shí)，其具體實(shí)現(xiàn)結(jié)構(gòu)如圖4所示，整個(gè)模塊包括9 比特可調(diào)輸入systen^frequency，加法器A，10比特寄存器Regl，加法器B，9比特寄存器 Reg2，比較器CMP，選擇器MUX，減法器Sub，加法器C，33比特寄存器Reg3。fs為大于27MHz 的系統(tǒng)時(shí)鐘，步進(jìn)值87計(jì)__打叫仙11(^ = 29\271/^，根據(jù)使用的系統(tǒng)時(shí)鐘仁調(diào)整，寄存器 Regl值以步進(jìn)值C進(jìn)行累加，overflowl接寄存器Regl的最高位溢出值，比較器CMP將寄 存器Reg2中的值與300比較，當(dāng)寄存器Reg2中的值大于300時(shí)就減去300，同時(shí)0Verfl0W2 輸出累加值1，使寄存器Reg3的值加1，減法器Sub與寄存器Reg3的輸出分別是PCR_ext 和PCR_base。在以系統(tǒng)頻率fs進(jìn)行累加時(shí)，寄存器Reg2，即PCR_ext在時(shí)刻t時(shí)的值為 (fsX29X27MHz/fs)/29Xt = 27MHzXt，與使用 27MHz 的系統(tǒng)時(shí)鐘時(shí)相同。優(yōu)選地，當(dāng)系統(tǒng)頻率小于27MHz時(shí)可以提高Regl輸出datal的位數(shù)，使寄存器 Reg2的累加步進(jìn)大于1，以保證PCR計(jì)數(shù)器與27MHz系統(tǒng)時(shí)鐘計(jì)數(shù)值相同。以IOMHz的系統(tǒng) 時(shí)鐘為例，overflowl接寄存器Regl的最高2比特，步進(jìn)值system_frequency = 29X27M/ fs，寄存器Regl取10比特，這樣實(shí)質(zhì)上就是將原來(lái)幾個(gè)周期的計(jì)數(shù)值在一個(gè)周期內(nèi)完成。由于采用了上述方法，本發(fā)明的PCR計(jì)數(shù)器的任意時(shí)鐘實(shí)現(xiàn)方法能夠在任何系統(tǒng) 時(shí)鐘下運(yùn)行的PCR計(jì)數(shù)器模塊，以適應(yīng)不同條件下的應(yīng)用，它具有電路簡(jiǎn)單、適應(yīng)性強(qiáng)等優(yōu) 點(diǎn)。


圖1是現(xiàn)有的PCR調(diào)整的簡(jiǎn)單流程圖；
圖2是傳統(tǒng)的PCR計(jì)數(shù)器模塊；圖3是本發(fā)明實(shí)施例的PCR計(jì)數(shù)器模塊結(jié)構(gòu)圖；圖4是本發(fā)明實(shí)施例的PCR計(jì)數(shù)器具體實(shí)現(xiàn)電路。本發(fā)明目的、功能及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說(shuō)明。
具體實(shí)施例方式如圖3所示，本發(fā)明實(shí)施例的PCR計(jì)數(shù)器模塊由DDS計(jì)數(shù)器、PCR_base計(jì)數(shù)器、 PCR_ext計(jì)數(shù)器三部分級(jí)聯(lián)而成，其中DDS計(jì)數(shù)器累加步進(jìn)由可調(diào)輸入systen^frequency 決定。當(dāng)系統(tǒng)時(shí)鐘高于27MHz時(shí)，其具體實(shí)現(xiàn)結(jié)構(gòu)如圖4所示，整個(gè)模塊包括9比特可調(diào) 輸入systen^frequency，加法器A，10比特寄存器Regl，加法器B，9比特寄存器Reg2，比較 器CMP，選擇器MUX，減法器Sub，加法器C，33比特寄存器Reg3。fs為大于27MHz的系統(tǒng)時(shí)鐘，步進(jìn)值systen^frequency = 29X 27M/fs，根據(jù)使用的系統(tǒng)時(shí)鐘fs調(diào)整，寄存器Regl值以步 進(jìn)值C進(jìn)行累加，overflowl接寄存器Regl的最高位溢出值，比較器CMP將寄存器Reg2中 的值與300比較，當(dāng)寄存器Reg2中的值大于300時(shí)就減去300，同時(shí)overflow輸出累加值 i，使寄存器Reg3的值加1，減法器Sub與寄存器Reg3的輸出分別是PCR_ext和PCR_base。 在以系統(tǒng)頻率fs進(jìn)行累加時(shí)，寄存器Reg2，即PCR_ext在時(shí)刻t時(shí)的值為(fsX 29X 27MHz/ fs)/29Xt = 27MHz X t，與使用27MHz的系統(tǒng)時(shí)鐘時(shí)相同。當(dāng)系統(tǒng)頻率小于27MHz時(shí)可以提高Regl輸出datal的位數(shù)，使寄存器Reg2的累加 步進(jìn)大于1，以保證PCR計(jì)數(shù)器與27MHz系統(tǒng)時(shí)鐘計(jì)數(shù)值相同。以IOMHz的系統(tǒng)時(shí)鐘為例， overflowl接寄存器Regl的最高2比特，步進(jìn)值system_frequency = 29X 27M/fs，寄存器 Regl取10比特，這樣實(shí)質(zhì)上就是將原來(lái)幾個(gè)周期的計(jì)數(shù)值在一個(gè)周期內(nèi)完成。所述的PCR計(jì)數(shù)器模塊可以用可編程邏輯實(shí)現(xiàn)，可編程邏輯采用Altera的 StritixII EP2S30，開發(fā)工具使用 QartusII 6.1。在實(shí)現(xiàn)過(guò)程中由于量化效應(yīng)，輸入的步進(jìn)值systen^frequency不可能精確的取 得所需的值，所述的PCR計(jì)數(shù)器產(chǎn)生的PCR值會(huì)存在一定的誤差，下面就這個(gè)誤差進(jìn)行一個(gè) 簡(jiǎn)單的分析假設(shè)TS包在復(fù)用器中停留的時(shí)間為、，輸入步進(jìn)值systenufrequency的最大誤 差是1/2，這樣PCR調(diào)整的誤差為
權(quán)利要求
1.一種PCR計(jì)數(shù)器的任意時(shí)鐘VLSI實(shí)現(xiàn)方法，其特征在于所述PCR計(jì)數(shù)器由DDS計(jì) 數(shù)器，PCR_ext計(jì)數(shù)器，PCR_base計(jì)數(shù)器按順序級(jí)聯(lián)而成，所述的DDS計(jì)數(shù)器、PCR_ext計(jì)數(shù) 器、PCR_base計(jì)數(shù)器是由可編程邏輯實(shí)現(xiàn)的，DDS計(jì)數(shù)器的累加步進(jìn)由可調(diào)輸入決定，PCR_ ext累加步進(jìn)由DDS計(jì)數(shù)器產(chǎn)生，PCR_ext計(jì)數(shù)器計(jì)數(shù)值達(dá)到300時(shí)，PCR_base計(jì)數(shù)值加1。
2.如權(quán)利要求1所述的PCR計(jì)數(shù)器的任意時(shí)鐘VLSI實(shí)現(xiàn)方法，其特征在于所述DDS 計(jì)數(shù)器的輸出是其累加的溢出，當(dāng)系統(tǒng)頻率大于等于27MHz時(shí)為1比特，當(dāng)系統(tǒng)頻率小于 27MHz時(shí)為多個(gè)比特。
3.如權(quán)利要求1所述的PCR計(jì)數(shù)器的任意時(shí)鐘VLSI實(shí)現(xiàn)方法，其特征在于當(dāng)系統(tǒng)時(shí) 鐘高于27MHz時(shí)，整個(gè)模塊包括9比特可調(diào)輸入systen^frequency，加法器A，10比特寄存 器Regl，加法器B，9比特寄存器Reg2，比較器CMP，選擇器MUX，減法器Sub，加法器C，33比 特寄存器Reg3。fs為大于27MHz的系統(tǒng)時(shí)鐘，步進(jìn)值system_frequency = 29X27M/fs，根 據(jù)使用的系統(tǒng)時(shí)鐘fs調(diào)整，寄存器Regl值以步進(jìn)值C進(jìn)行累加，overflowl接寄存器Regl 的最高位溢出值，比較器CMP將寄存器Reg2中的值與300比較，當(dāng)寄存器Reg2中的值大于 300時(shí)就減去300，同時(shí)overflow輸出累加值1，使寄存器Reg3的值加1，減法器Sub與寄 存器Reg3的輸出分別是PCR_ext和PCR_base。在以系統(tǒng)頻率fs進(jìn)行累加時(shí)，寄存器Reg2， 即 PCR_ext 在時(shí)亥Ij t 時(shí)的值為(fsX29X27MHz/fs)/29Xt = 27MHzXt，與使用 27MHz 的系 統(tǒng)時(shí)鐘時(shí)相同。
4.如權(quán)利要求1所述的PCR計(jì)數(shù)器的任意時(shí)鐘VLSI實(shí)現(xiàn)方法，其特征在于當(dāng)系統(tǒng)頻 率小于27MHz時(shí)可以提高Regl輸出datal的位數(shù)，使寄存器Reg2的累加步進(jìn)大于1，以保 證PCR計(jì)數(shù)器與27MHz系統(tǒng)時(shí)鐘計(jì)數(shù)值相同。以IOMHz的系統(tǒng)時(shí)鐘為例，overflowl接寄 存器Regl的最高2比特，步進(jìn)值system_frequency = 29X27M/fs，寄存器Regl取10比特， 這樣實(shí)質(zhì)上就是將原來(lái)幾個(gè)周期的計(jì)數(shù)值在一個(gè)周期內(nèi)完成。
全文摘要
本發(fā)明涉及數(shù)字多媒體節(jié)目的傳輸，尤其是涉及MPEG-2標(biāo)準(zhǔn)中TS流的PCR調(diào)整方法。所述PCR計(jì)數(shù)器由DDS計(jì)數(shù)器，PCR_ext計(jì)數(shù)器，PCR_base計(jì)數(shù)器按順序級(jí)聯(lián)而成，所述的DDS計(jì)數(shù)器、PCR_ext計(jì)數(shù)器、PCR_base計(jì)數(shù)器是由可編程邏輯實(shí)現(xiàn)的，DDS計(jì)數(shù)器的累加步進(jìn)由可調(diào)輸入決定，PCR_ext累加步進(jìn)由DDS計(jì)數(shù)器產(chǎn)生，PCR_ext計(jì)數(shù)器計(jì)數(shù)值達(dá)到300時(shí)，PCR_base計(jì)數(shù)值加1。本發(fā)明的PCR計(jì)數(shù)器的任意時(shí)鐘VLSI實(shí)現(xiàn)方法能夠在任何系統(tǒng)時(shí)鐘下運(yùn)行的PCR計(jì)數(shù)器模塊，以適應(yīng)不同條件下的應(yīng)用，它具有電路簡(jiǎn)單、適應(yīng)性強(qiáng)等優(yōu)點(diǎn)。
文檔編號(hào)H04N7/24GK102065321SQ20091019387
公開日2011年5月18日 申請(qǐng)日期2009年11月12日 優(yōu)先權(quán)日2009年11月12日
發(fā)明者江威, 沈志, 涂重文, 王亞峰, 王宏遠(yuǎn), 許森, 黃育雄 申請(qǐng)人:深圳速浪數(shù)字技術(shù)有限公司